KR20080061851A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20080061851A
KR20080061851A KR1020060136997A KR20060136997A KR20080061851A KR 20080061851 A KR20080061851 A KR 20080061851A KR 1020060136997 A KR1020060136997 A KR 1020060136997A KR 20060136997 A KR20060136997 A KR 20060136997A KR 20080061851 A KR20080061851 A KR 20080061851A
Authority
KR
South Korea
Prior art keywords
layer
hard mask
soc
pattern
etched
Prior art date
Application number
KR1020060136997A
Other languages
English (en)
Inventor
반근도
이기령
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060136997A priority Critical patent/KR20080061851A/ko
Publication of KR20080061851A publication Critical patent/KR20080061851A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 다기능 하드마스크 구조에서 SOC층의 접착력(adhesion)을 향상시키기 위해, 반도체 기판 상부에 피식각층을 형성하는 단계와, 피식각층 표면을 HMDS(Hexamethyldisilane) 처리하는 단계와, HMDS 처리된 피식각층 상부에 SOC(Spin On Carbon)층, 다기능 하드마스크층 및 감광막 패턴을 형성하는 단계와, 감광막 패턴을 마스크로 다기능 하드마스크층, SOC층 및 피식각층 패턴을 식각하는 단계와, 감광막 패턴, 다기능 하드마스크층 및 SOC층 패턴을 제거하는 단계를 포함하여, 피식각층을 HMDS로 처리하여 피식각층을 소수성으로 변화시킴으로써 SOC층 코팅시 접착력을 향상시켜 후속 식각공정에서 형성되는 피식각층 패턴이 소실(missing)되거나, 원형으로 쓰러지는(collapse) 결함을 제거할 수 있는 기술이다.
SOC(Spin On Carbon), HMDS(Hexamethyldisilane)

Description

반도체 소자의 제조방법{METHOD FOR MANUFACTURING OF SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따른 반도체 소자의 제조방법의 문제점을 설명하기 위한 사진.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도.
도 3은 HMDS 처리 시간에 따라 SOC층만 형성된 웨이퍼에서 발생된 결함들을 나타낸 맵(Map)도.
도 4는 HMDS 처리 시간에 따라 웨이퍼에서 발생된 결함들을 나타낸 맵(Map)도.
< 도면의 주요부분에 대한 부호의 설명 >
100 : 반도체 기판 102 : 피식각층
102a : 피식각층 패턴 104 : SOC층
104a : SOC층 패턴 106 : 다기능 하드마스크층
106a : 다기능 하드마스크층 패턴
108 : 감광막 패턴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 다기능 하드마스크 구조에서 SOC층의 접착력(adhesion)을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 기술이다.
반도체 소자의 리소그래피 공정에 있어서, 0.1㎛ 이하의 디자인 룰을 갖는 반도체 소자를 형성하는 것은 매우 어려운 일이다. 특히 70nm급 이하의 반도체 소자를 형성하는 리소그래피 공정은 극도로 공정 마진이 제한된다.
따라서, 리소그래피 공정 마진을 확보하기 위하여 두께가 1200Å이하인 초박막 감광제(UTR;Ultra Thin Resist)를 적용한 방법이 필요하게 되었다.
이를 위해, 폴리실리콘(Poly-Si), 텅스텐(W), 질화물(Nitride) 등과 같은 하드마스크를 대신하여 비정질 카본(Amorphous-Carbon) 또는 폴리머 계열의 유기물과 같은 하드마스크가 제안되었다.
이러한 하드마스크의 도입으로 인해 부가 공정으로 하드마스크 상부에 SiON막과 반사방지막(BARC; Bottom Anti Reflective Coating)을 추가로 사용한다.
최근에는 반사방지막과 하드마스크의 역할을 동시에 수행하는 다기능 하드마스크가 제안되었다.
여기서, 상기 다기능 하드마스크층은 실리콘 원소를 다량 함유한 화합물이면 특별히 한정하지 않으나, 대한민국 특허출원 제2006-0000115호(출원일:2006.01.02, 출원인:하이닉스 반도체), 제2005-0135357호(출원일:2005.12.30, 출원인:하이닉스 반도체), 제2005-0135270호(출원일:2006.12.30, 출원인:하이닉스 반도체), 제2005-0058198호(출원일:2005.06.30, 출원인:하이닉스 반도체), 제2005-0058205호(출원일:2005.06.30, 출원인:하이닉스 반도체), 제2005-0058193호(출원일:2005.06.30, 출원인:하이닉스 반도체)에 기재되어 있는 화합물을 사용하여 형성할 수 있다.
이러한 다기능 하드마스크의 제조방법을 설명하면 다음과 같다.
먼저, 반도체 기판 상부에 식각이 되는 재료, 즉 피식각층을 형성한다.
그 다음, 상기 피식각층 상부에 SOC(Spin On Carbon)층, 다기능 하드마스크층 및 감광막(미도시)을 형성한다.
이때, 상기 SOC층은 1000~7000Å의 두께로 형성하고, 상기 다기능 하드마스크층은 400~3000Å의 두께로 형성한다.
그 다음, 상기 감광막에 대한 노광 및 현상 공정을 수행하여 감광막 패턴을 형성한다.
그 다음, 상기 감광막 패턴을 마스크로 상기 다기능 하드마스크층을 식각하여 다기능 하드마스크층 패턴을 형성한다.
이때, 상기 감광막 패턴은 초박막 감광제(Ultra Thin Resist)를 사용한다.
그 다음, 상기 감광막 패턴을 제거한다.
그 다음, 상기 다기능 하드마스크층 패턴을 마스크로 상기 SOC층을 식각하여 SOC층 패턴을 형성한다.
그 다음, 상기 다기능 하드마스크층 패턴을 제거한다.
그 다음, 상기 SOC층 패턴을 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성한다.
그 다음, 상기 SOC층 패턴을 제거한다.
도 1은 종래기술에 따른 반도체 소자의 제조방법의 문제점을 설명하기 위한 사진이다.
도 1을 참조하면, 상기 SOC층 및 다기능 하드마스크층은 리소그래피 공정에서 패터닝을 할 때 사용되는 트랙(Track)에서 스핀-온(Spin-on) 방식으로 코팅된다.
이때, 친수성(hydrophilic)의 상기 피식각층과 직접 접촉되는 상기 SOC층은 접촉각(Contact Angle)이 80°이상인 소수성(hydrophobic)을 띄기 때문에, 상기 SOC층과 상기 피식각층은 접착력(adhesion)이 저하된다.
여기서, 접촉각(Contact Angle)이란 액체가 고체 표면 상에서 열역학적으로 평형을 이룰 때 가지는 각을 말한다.
그리고, 접촉각이 90°보다 크면 액체는 고체의 표면을 적시지 않고, 접촉각이 90°보다 작으면 액체는 고체 표면을 적셔 흘러내리게 되는데, 일반적으로 접촉각이 낮을수록 높은 친수성을 갖는다.
따라서, 상기 SOC층 코팅시 상기 피식각층에 접착이 잘되지 않아 보이드(void)가 발생되는 불량이 발생한다.
이러한 불량으로 인해 상기 SOC층이 하드마스크층의 역할을 제대로 수행하지 못해 식각공정시 상기 피식각층 패턴이 소실(missing)(a)되거나, 원형으로 쓰러지는(collapse)(b) 결함이 발생한다.
상술한 바와 같이, 종래기술에 따른 반도체 소자의 제조방법은 친수성의 피식각층 상부에 소수성의 SOC층을 직접 접촉되게 형성하여 접착력(adhesion)이 저하되기 때문에, SOC층이 피식각층에 접착이 잘되지 않아 보이드(void)가 발생한다.
이러한 보이드(void)로 인해 후속 식각공정으로 형성되는 피식각층 패턴이 소실(missing)되거나, 원형으로 쓰러지는(collapse) 결함이 발생하는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여 창출된 것으로, 피식각층과 SOC층의 접착력(adhesion)을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은,
반도체 기판 상부에 피식각층을 형성하는 단계와,
상기 피식각층 표면을 HMDS(Hexamethyldisilane) 처리하는 단계와,
HMDS 처리된 상기 피식각층 상부에 SOC(Spin On Carbon)층, 다기능 하드마스크층 및 감광막 패턴을 형성하는 단계와,
상기 감광막 패턴을 마스크로 상기 다기능 하드마스크층, 상기 SOC층 및 상기 피식각층 패턴을 식각하는 단계와,
상기 감광막 패턴, 상기 다기능 하드마스크층 및 상기 SOC층 패턴을 제거하는 단계
를 포함하는 것을 특징으로 한다.
그리고, 본 발명에 따른 반도체 소자의 제조방법에 있어서,
상기 HMDS 처리 공정은 증기 코팅(Fume coating) 방법으로 수행하는 것과,
상기 HMDS 처리 공정은 100℃~130℃의 온도에서 60초~120초의 시간동안 수행하는 것과,
상기 SOC층은 1000~7000Å의 두께로 형성하는 것과,
상기 다기능 하드마스크층은 BARC(Bottom Anti-Reflective Coating) 및 하드마스크의 역할을 동시에 수행하는 것과,
상기 다기능 하드마스크층은 400~3000Å의 두께로 형성하는 것과,
상기 감광막 패턴은 초박막 감광제(Ultra Thin Resist)를 사용하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체 기판(100) 상부에 식각이 되는 재료, 즉 피식각층(102)을 형성한다.
그 다음, 상기 피식각층(102) 표면을 HMDS(Hexamethyldisilane) 처리한다.
여기서, HMDS는 주로 산화막과 감광제 간의 접착성을 높이기 위해 사용되는 약품으로, 물이나 알코올과 접촉했을 때 암모니아 가스를 발생하는 성질을 가지고 있는 실리콘이 함유된 화학물질이다.
이때, HMDS 처리 공정은 100℃~130℃로 가열된 오븐(oven)에서 HMDS를 가열하여 증기 상태로 만들고, 오븐 안에 상기 결과물을 넣어두어 상기 HDMS가 상기 피식각층(102)에 닿도록 하는 증기 코팅(Fume coating) 방법으로 수행하는 것이 바람직하다.
여기서, 상기 HMDS 처리 공정은 60초~120초의 시간동안 수행하는 것이 바람직하다.
그 다음, HMDS 처리된 상기 피식각층(102) 상부에 SOC(Spin On Carbon)층(104), 다기능 하드마스크층(106) 및 감광막(미도시)을 형성한다.
이때, 상기 SOC층(104)은 1000~7000Å의 두께로 형성하고, 상기 다기능 하드마스크층(106)은 BARC(Bottom Anti-Reflective Coating) 및 하드마스크의 역할을 동시에 수행하는 것으로, 400~3000Å의 두께로 형성하는 것이 바람직하다.
여기서, 상기 SOC층(104)과 상기 다기능 하드마스크층(106)은 강한 소수성을 띄고 있기 때문에, 상기 SOC층(104)과 상기 다기능 하드마스크층(106) 표면을 HMDS 처리하는 추가 공정은 실시하지 않는 것이 바람직하다.
그 다음, 상기 감광막에 대한 노광 및 현상 공정을 수행하여 감광막 패턴(108)을 형성한다.
도 2b를 참조하면, 상기 감광막 패턴(108)을 마스크로 상기 다기능 하드마스크층(106)을 식각하여 다기능 하드마스크층 패턴(106a)을 형성한다.
이때, 감광막 패턴(108)은 초박막 감광제(Ultra Thin Resist)를 사용하는 것 이 바람직하며, 이로 인해 상기 다기능 하드마스크층(106)에 대한 식각공정시 상기 감광막 패턴(108)의 두께도 감소하게 된다.
그 다음, 상기 감광막 패턴(108)을 제거한다.
도 2c를 참조하면, 상기 다기능 하드마스크층 패턴(106a)을 마스크로 상기 SOC층(104)을 식각하여 SOC층 패턴(104a)을 형성한다.
그 다음, 상기 감광막 패턴(108) 및 상기 다기능 하드마스크층 패턴(106a)을 제거한다.
도 2d를 참조하면, 상기 SOC층 패턴(104a)을 마스크로 상기 피식각층(102)을 식각하여 피식각층 패턴(102a)을 형성한다.
그 다음, 상기 SOC층 패턴(104a)을 제거한다.
도 3은 HMDS 처리 시간에 따라 SOC층만 형성된 웨이퍼에서 발생된 결함들을 나타낸 맵(Map)도이다.
도 3을 참조하면, 상기 피식각층(102)에 HMDS 처리를 한 경우 상기 피식각층(102)이 친수성에서 소수성으로 변화하여 상기 SOC층(104)과 접착력(adhesion)이 향상된다.
따라서, HMDS 처리를 하지 않은 경우에 비해 상기 SOC층(104)에서 발생된 결함 수가 감소되는 것을 볼 수 있다.
도 4는 HMDS 처리 시간에 따라 웨이퍼에서 발생된 결함들을 나타낸 맵(Map)도이다.
도 4를 참조하면, 상기 피식각층(102)에 HMDS 처리를 60초 이상 실시하는 경 우 상기 피식각층(102), 상기 SOC층(104), 상기 다기능 하드마스크층(106) 및 상기 감광막 패턴(108)의 구조가 형성된 웨이퍼에서 발생되는 결함 수가 감소되는 것을 볼 수 있다.
상술한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 피식각층을 HMDS로 처리함으로써 피식각층을 소수성으로 변화시켜 SOC층 코팅시 접착력을 향상시킬 수 있다.
따라서, SOC층에 보이드(void)가 발생되는 것을 방지하여 이후 형성되는 피식각층 패턴이 소실(missing)되거나, 원형으로 쓰러지는(collapse) 결함을 제거할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 피식각층을 HMDS로 처리하여 피식각층을 소수성으로 변화시킴으로써 SOC층 코팅시 접착력을 향상시켜 후속 식각공정에서 형성되는 피식각층 패턴이 소실(missing)되거나, 원형으로 쓰러지는(collapse) 결함을 제거할 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

  1. 반도체 기판 상부에 피식각층을 형성하는 단계;
    상기 피식각층 표면을 HMDS(Hexamethyldisilane) 처리하는 단계;
    HMDS 처리된 상기 피식각층 상부에 SOC(Spin On Carbon)층, 다기능 하드마스크층 및 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 상기 다기능 하드마스크층, 상기 SOC층 및 상기 피식각층 패턴을 식각하는 단계; 및
    상기 감광막 패턴, 상기 다기능 하드마스크층 및 상기 SOC층 패턴을 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 HMDS 처리 공정은 증기 코팅(Fume coating) 방법으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서, 상기 HMDS 처리 공정은 100℃~130℃의 온도에서 60초~120초의 시간동안 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 SOC층은 1000~7000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 다기능 하드마스크층은 BARC(Bottom Anti-Reflective Coating) 및 하드마스크의 역할을 동시에 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 다기능 하드마스크층은 400~3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 1 항에 있어서, 상기 감광막 패턴은 초박막 감광제(Ultra Thin Resist)를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060136997A 2006-12-28 2006-12-28 반도체 소자의 제조방법 KR20080061851A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136997A KR20080061851A (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136997A KR20080061851A (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20080061851A true KR20080061851A (ko) 2008-07-03

Family

ID=39814053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136997A KR20080061851A (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20080061851A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035695A (zh) * 2021-02-25 2021-06-25 泉芯集成电路制造(济南)有限公司 一种掩膜结构的制备方法、半导体器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035695A (zh) * 2021-02-25 2021-06-25 泉芯集成电路制造(济南)有限公司 一种掩膜结构的制备方法、半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
TWI338332B (en) Method for etching a molybdenum layer suitable for photomask fabrication
US7482280B2 (en) Method for forming a lithography pattern
KR100655536B1 (ko) 최소 선폭 손실 및 레지스트 손실을 감소시키기 위한실릴화 방법
JP5290204B2 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
US20100240219A1 (en) Method of treating a semiconductor substrate
US7718345B2 (en) Composite photoresist structure
TW200947154A (en) Method of forming thin film pattern for semiconductor device and apparatus for the same
US6861367B2 (en) Semiconductor processing method using photoresist and an antireflective coating
KR102159209B1 (ko) 3층 제거를 위한 화학적 조성물
US8003540B2 (en) Method for manufacturing semiconductor device
JP2008218867A (ja) 半導体装置の製造方法
KR101276948B1 (ko) 반도체 장치의 제조 방법
CN103887230B (zh) 等离子体刻蚀AlSi的方法
JP2010027952A (ja) 半導体装置の製造方法
JP4476336B2 (ja) パターン形成方法及び半導体装置の製造方法
KR20080061851A (ko) 반도체 소자의 제조방법
TW569342B (en) Method for forming a pattern in a semiconductor substrate
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
KR100537182B1 (ko) 반도체 소자 제조방법
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
KR100733464B1 (ko) 반도체 소자의 제조 방법
TW202401512A (zh) 圖案化方法及圖案化裝置
KR100198645B1 (ko) 반도체 소자의 패턴 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination