KR100733464B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100733464B1 KR100733464B1 KR1020040087721A KR20040087721A KR100733464B1 KR 100733464 B1 KR100733464 B1 KR 100733464B1 KR 1020040087721 A KR1020040087721 A KR 1020040087721A KR 20040087721 A KR20040087721 A KR 20040087721A KR 100733464 B1 KR100733464 B1 KR 100733464B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- etched layer
- manufacturing
- layer
- photoresist
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Abstract
본 발명은 포토레지스트 패턴 형성시 잔류물(Residue)의 발생을 억제할 수 있는 반도체 소자의 제조 방법에 관한 것으로, 피식각층을 N2가스를 이용하여 HMDS(Hexa Methylene Disilazane)처리하는 단계; 상기 피식각층에 잔류하는 수소 및 산소 결합을 제거하기 위해 열처리하는 단계; 및 상기 피식각층 상에 포토레지스트를 도포하는 단계를 포함한다.
피식각층, HMDS(Hexa Methylene Disilazane), 포토레지스트
Description
도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 제조 방법을 도시한 공정단면도이다.
도 2는 피식각층과 HMDS(Hexa Methylene Disilazane)의 반응과정을 보여주는 도면.
도 3은 피식각층의 표면에 수분(H2O)이 결합되어 있는 모습을 보여주는 도면.
도 4는 종래기술에 따라 제조된 반도체 소자의 피식각층에 토폴로지(Topology) 패턴이 형성된 모습을 보여주는 평면도.
도 5a내지 도 5c는 본 발명의 제1실시예에 따른 반도체 소자의 제조 방법을 도시한 공정단면도.
도 6는 제2실시예의 열처리 및 HMDS(Hexa Methylene Disilazane)처리과정을 도시한 도면.
도 7는 본 발명에 바람직한 실시예에 따라 제조된 반도체 소자의 피식각층에 토폴로지(Topology) 패턴이 형성된 모습을 보여주는 평면도.
*도면의 주요 부분에 대한 부호의 설명*
30 : 피식각층 31 : 포토레지스트 패턴
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 제조 공정중 포토레지스트 패턴 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 의해 각 패턴들의 크기가 함께 줄어들고 있으며, 특히 미세콘택홀등과 같은 종횡비가 큰 패턴의 형성을 위한 포토레지스트 패턴형성과정에서 발생하는 잔류물(Residue)등이 패턴의 미세틈에 남아 반도체소자의 동작특성을 저하시키는 문제를 발생시킨다. 따라서, 이러한 잔류물(Residue)이 발생되지 않게 하거나 발생한 잔류물을 제거하는 방법에 대한 연구가 활발히 진행중이다.
도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 제조 방법을 도시한 공정단면도이다.
도 1a를 참조하면, 실리콘산화막을 포함하는 피식각층(10)을 HMDS(Hexa Methylene Disilazane)처리한다.
도 2는 피식각층과 HMDS(Hexa Methylene Disilazane)의 반응과정을 보여주는 도면이다.
도 2를 참조하면 , 피식각층(10)의 표면과 N2가스에 의해 유기된 HMDS(Hexa Methylene Disilazane)가 반응하여 피식각층(10)의 표면에 탄화수소(CH3)가 결합되고, 반응후 남은 NH3가스는 휘발시킨다.
여기서, 포토레지스트를 도포하기 전에 HMDS(Hexa Methylene Disilazane)처리하는 이유는 기판의 표면에 OH기를 제거함으로써 수분을 제거하여 친수성표면을 소수성으로 변화시킴으로써 포토레지스트의 코팅이 잘 되도록 하기 위함이다.
이어서, 도 1b에 도시된 바와 같이, HMDS(Hexa Methylene Disilazane)처리된 기판 상에 포토레지스트를 도포하고 이를 노광 및 현상하여 포토레지스트 패턴(11)을 형성한다.
도 3은 피식각층의 표면에 수분(H2O)이 결합되어 있는 모습을 보여주는 도면이다.
상기와 같은 종래기술에 따른 반도체 소자의 제조 방법은 도 2에 도시된 이상적인 반응과 달리 HMDS(Hexa Methylene Disilazane)처리전 피식각층(10)의 표면에 도 3에 도시된 바와 같이, 수분(H2O)이 다수 포함되어 있으며, HMDS(Hexa Methylene Disilazane)처리후에도 이러한 수분(H2O)가 증발되지 않고 남아 있게 된다. 이러한 수분(H2O)은 이후 포토레지스트 패턴형성을 위한 식각시 포토레지스트의 H+기와 반응하여 잔류물(Residue)을 발생시키는 원인이 된다.
도 4는 종래기술에 따라 제조된 반도체 소자의 피식각층에 토폴로지 (Topology) 패턴이 형성된 모습을 보여주는 평면도이다.
도 4에 도시된 바와 같이, 이러한 잔류물(Residue)은 토폴로지 패턴이 형성된 영역에 남아 소자특성을 저하시키는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 포토레지스트 패턴 형성시 잔류물(Residue)의 발생을 억제할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명은 피식각층을 N2가스를 이용하여 HMDS(Hexa Methylene Disilazane)처리하는 단계; 상기 피식각층에 잔류하는 수소 및 산소 결합을 제거하기 위해 열처리하는 단계; 및 상기 피식각층 상에 포토레지스트를 도포하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
또한, 본 발명은 피식각층을 형성하는 단계; 상기 피식각층에 잔류하는 수소 및 산소 결합을 제거하기 위해 열처리하는 단계; 상기 피식각층을 N2가스를 이용하여 HMDS(Hexa Methylene Disilazane)처리하는 단계; 및 상기 피식각층 상에 포토레지스트를 도포하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
(제1실시예)
도 5a내지 도 5c는 본 발명의 제1실시예에 따른 반도체 소자의 제조 방법을 도시한 공정단면도이다.
도 5a를 참조하면, 실리콘산화막을 포함하는 피식각층(50)을 상온 내지 120℃의 온도에서 HMDS(Hexa Methylene Disilazane)처리한다.
이어서, 도 5b에 도시된 바와 같이, 도 3에서와 같이 피식각층(50)에 잔류하는 수소 및 산소가 결합된 수분(H2O) 및 OH기를 제거하기 위해 150℃ 내지 250℃의 온도에서 열처리를 실시한다.
이어서, 도 5c에 도시된 바와 같이, 열처리된 기판 상에 포토레지스트를 도포하고 이를 노광 및 현상하여 포토레지스트 패턴(51)을 형성한다.
(제2실시예)
제2실시예는 피식각층(50)에 잔류하는 수분을 제거하기 위해 열처리를 먼저 실시한 후, HMDS(Hexa Methylene Disilazane)처리한다. 이어지는 공정은 제1실시예와 동일하다.
도 6는 제2실시예의 열처리 및 HMDS(Hexa Methylene Disilazane)처리과정을 도시한 도면이다.
도 6를 참조하면, 실리콘 산화막을 포함하는 피식각층(50)의 표면에 수분(A) 이 수소결합되어 있다. 이를 150℃ 내지 250℃의 온도에서 열처리를 실시하면, 수분(H2O)이 제거되고 피식각층(50)의 표면에 H-O-Si결합인 Silanol Group(B)이 남게 된다. 상온 내지 120℃의 온도에서 HMDS(Hexa Methylene Disilazane)처리하여 Silanol Group(B)의 O-H결합을 탄화수소(CH3; C)로 대체한다.
전술한 본 발명은 피식각층의 표면에 HMDS(Hexa Methylene Disilazane)처리하기 전 혹은 후에 열처리를 실시하여 피식각층(50)의 표면에 잔류하는 수분등을 제거하여 이후 포토레지스트 패턴 형성을 위한 식각공정시에 잔류물(Residue)이 발생하는 것을 억제할 수 있다.
도 7는 본 발명에 바람직한 실시예에 따라 제조된 반도체 소자의 피식각층에 토폴로지(Topology) 패턴이 형성된 모습을 보여주는 평면도이다.
도 7에 도시된 바와 같이, 열처리를 통하여 피식각층의 표면에 잔류하는 수분(H2O) 및 OH기를 제거함으로써, 이후 포토레지스트 패턴을 형성하면 잔류물(Residue)의 발생하지 않는다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은, 별도의 추가공정 없이도 포토레지스트 패턴 형성시 잔류물(Residue)의 발생을 억제함으로써, 반도체소자의 성능을 향상시킬 수 있다.
Claims (7)
- 피식각층을 N2가스를 이용하여 HMDS(Hexa Methylene Disilazane)처리하는 단계;상기 피식각층에 잔류하는 수소 및 산소 결합을 제거하기 위해 열처리하는 단계; 및상기 피식각층 상에 포토레지스트를 도포하는 단계를 포함하는 반도체 소자의 제조 방법.
- 피식각층을 형성하는 단계;상기 피식각층에 잔류하는 수소 및 산소 결합을 제거하기 위해 열처리하는 단계;상기 피식각층을 N2가스를 이용하여 HMDS(Hexa Methylene Disilazane)처리하는 단계; 및상기 피식각층 상에 포토레지스트를 도포하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제1항 또는 제2항에 있어서,상기 열처리하는 단계에서, 150℃ 내지 250℃의 온도로 실시하는 반도체 소자의 제조 방법.
- 제1항에 또는 제2항에 있어서,상기 HMDS막을 형성하는 단계는, 상온 내지 120℃의 온도에서 실시하는 반도체 소자의 제조 방법.
- 제1항 또는 제2항에 있어서,상기 수소 및 산소결합은 H2O 및 OH기 인 반도체 소자의 제조 방법.
- 제1항 또는 제2항에 있어서,상기 피식각층은 실리콘산화막을 포함하는 반도체 소자의 제조 방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040087721A KR100733464B1 (ko) | 2004-10-30 | 2004-10-30 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040087721A KR100733464B1 (ko) | 2004-10-30 | 2004-10-30 | 반도체 소자의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060038625A KR20060038625A (ko) | 2006-05-04 |
KR100733464B1 true KR100733464B1 (ko) | 2007-06-28 |
Family
ID=37146099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040087721A KR100733464B1 (ko) | 2004-10-30 | 2004-10-30 | 반도체 소자의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100733464B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151295A (ja) * | 1992-11-13 | 1994-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及びその製造装置 |
KR970063420A (ko) * | 1996-02-29 | 1997-09-12 | 김광호 | 사진 공정의 웨이퍼 전처리 방법 |
KR0175001B1 (ko) * | 1995-01-28 | 1999-03-20 | 김광호 | 화학증폭형 레지스트를 이용한 리소그라피 공정에서 산중화반응 억제방법 |
KR19990085144A (ko) * | 1998-05-14 | 1999-12-06 | 김영환 | 에치엠디에스 공급장비 |
-
2004
- 2004-10-30 KR KR1020040087721A patent/KR100733464B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151295A (ja) * | 1992-11-13 | 1994-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及びその製造装置 |
KR0175001B1 (ko) * | 1995-01-28 | 1999-03-20 | 김광호 | 화학증폭형 레지스트를 이용한 리소그라피 공정에서 산중화반응 억제방법 |
KR970063420A (ko) * | 1996-02-29 | 1997-09-12 | 김광호 | 사진 공정의 웨이퍼 전처리 방법 |
KR19990085144A (ko) * | 1998-05-14 | 1999-12-06 | 김영환 | 에치엠디에스 공급장비 |
Also Published As
Publication number | Publication date |
---|---|
KR20060038625A (ko) | 2006-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5855310B2 (ja) | 基板処理装置、基板処理方法及び基板処理液 | |
JP5100198B2 (ja) | 半導体素子の微細パターンの形成方法 | |
KR100784661B1 (ko) | 반도체 소자의 제조방법 | |
KR101276948B1 (ko) | 반도체 장치의 제조 방법 | |
JP4476336B2 (ja) | パターン形成方法及び半導体装置の製造方法 | |
TW200824002A (en) | Method for fabricating semiconductor device | |
KR100733464B1 (ko) | 반도체 소자의 제조 방법 | |
KR20060104397A (ko) | 반도체 소자의 패턴 형성 방법 | |
KR20080002536A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
JP4550786B2 (ja) | 半導体装置の製造方法 | |
CN104681404A (zh) | 接触孔的制作方法和半导体器件的湿法清洗方法 | |
JP6403017B2 (ja) | インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法 | |
JP2005340288A (ja) | 半導体装置の製造方法 | |
KR100587598B1 (ko) | 금속 배선 형성 방법 | |
JP4178227B2 (ja) | 基板処理方法及び半導体装置の製造方法 | |
KR20000027773A (ko) | 반도체 소자의 제조방법 | |
KR100854455B1 (ko) | 반도체 소자의 워터마크 제거방법 | |
KR100847829B1 (ko) | 반도체 소자 형성 방법 | |
KR20080061851A (ko) | 반도체 소자의 제조방법 | |
KR20050118489A (ko) | 반도체 소자의 소자분리 방법 | |
KR20080060349A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR20040069804A (ko) | 반도체 소자의 제조방법 | |
KR20060038597A (ko) | 반도체 소자의 패턴 형성 방법 | |
KR20100053897A (ko) | 반도체 소자의 콘택홀 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |