JP4178227B2 - 基板処理方法及び半導体装置の製造方法 - Google Patents
基板処理方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4178227B2 JP4178227B2 JP2002176768A JP2002176768A JP4178227B2 JP 4178227 B2 JP4178227 B2 JP 4178227B2 JP 2002176768 A JP2002176768 A JP 2002176768A JP 2002176768 A JP2002176768 A JP 2002176768A JP 4178227 B2 JP4178227 B2 JP 4178227B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- organic solvent
- water
- soluble organic
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板に代表される基板の処理方法、及び当該処理方法を適用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来では、半導体基板上に薄膜を成膜した後、又は基板洗浄後に、基板ストッカーや基板保管ケースを用いて半導体基板の保管を行っていた。
【０００３】
【発明が解決しようとする課題】
近年では、半導体装置の高集積化が益々進行し、製造プロセスにおける微細加工もより精緻なものになってきている。それに伴い、配線等の各種パターンや半導体基板の欠陥を低減することが強く望まれている。
【０００４】
しかしながら、上記した従来の基板保管方法では、保管雰囲気中の有機物等や基板保管ケースから放出される有機物等が半導体基板に付着し、当該基板に分子汚染が生じがちである。このような保管雰囲気中の分子汚染に起因して、その汚染物質によりレジスト塗布不良やレジストのピンホールやパターンの欠落等が生じ、これにより薄膜に密着不良やピンホール等の欠陥が発生する。この不都合を抑止するため、半導体基板を雰囲気中の有機物等による分子汚染から防止する新たな基板保管方法が要求されている。
【０００５】
本発明は、前記課題に鑑みてなされたものであり、薄膜の成膜後又は洗浄後の基板を、雰囲気中の有機物等から分子汚染されることなく保管し、次工程における半導体基板の使用の際に、成膜又は洗浄直後と同様の清浄な基板表面状態を確保する基板処理方法及び当該方法を適用した半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【０００７】
本発明の基板処理方法は、基板表面に水溶性有機溶剤を塗布する工程と、前記基板表面に前記水溶性有機溶剤が塗布された状態で、前記基板表面を疎水化処理する工程と、前記水溶性有機溶剤の沸点以上の温度で前記基板を加熱処理する工程とを含を含み、前記基板表面を疎水化処理する工程において、前記水溶性有機溶剤を塗布した状態で、前記疎水化処理を行うまでの間、前記基板を保管することを特徴とする。
【０００８】
本発明の半導体装置の製造方法は、半導体基板の表面に所望の薄膜を形成する工程と、前記半導体基板の表面に水溶性有機溶剤を塗布する工程と、前記半導体基板の表面に前記水溶性有機溶剤が塗布された状態で、前記半導体基板の表面を疎水化処理する工程と、前記水溶性有機溶剤の沸点以上の温度で前記半導体基板を加熱処理する工程と、前記薄膜上にレジストを塗布し、前記レジストを加工してレジストパターンを形成した後、前記レジストパターンをマスクとして前記薄膜をエッチングする工程とを含み、前記半導体基板の表面を疎水化処理する工程において、前記水溶性有機溶剤を塗布した状態で、前記疎水化処理を行うまでの間、前記基板を保管することを特徴とする。
【０００９】
【発明の実施の形態】
−本発明の基本骨子−
初めに、本発明の基本骨子となる作用原理について説明する。
本発明者は、有機物等の付着による半導体基板の分子汚染発生の主原因が、基板の表面エネルギーが高いことにより、基板に付着した雰囲気中の有機物等を除去することが困難である点に起因することに鑑み、薄膜の成膜又は洗浄後に基板表面を分子レベルでラッピングして保管し、リソグラフィー時には基板を表面エネルギーが低下した状態に制御することに想到した。
【００１０】
この点、特開平５−１３６１１５公報では、洗浄処理の終了した基板を、その後の製造工程に供するまでの間、有機溶剤雰囲気中に保つことで、基板表面を親水性に維持することを提案し、その後、基板に付着している有機溶剤を水洗で除去することが可能であることを報告しているが、水洗から次工程までの時間でも有機汚染が生じてしまうため、完全な解決には至っていない。
【００１１】
例えば、ＡＰＭ処理（アンモニア及び過酸化水素水による処理）ＳＰＭ処理（硫酸及び過酸化水素水による処理）により、表面にシリコン酸化膜の成膜された半導体基板を洗浄した場合、当該基板表面は水酸基により終端された状態とされている。水酸基によって終端された基板は表面エネルギーが高いため、ヘキサメチルジシロキサン（沸点：１１２℃〜１１３℃、ヘキサメチルシシラザンの分解生成物）のような低沸点有機物が雰囲気中より付着した場合、沸点を超える加熱や有機溶剤を用いた洗浄を行っても、有機物が付着する以前の清浄な基板表面状態に戻すことはできない。
【００１２】
本発明者は、半導体基板の表面エネルギーを低減させる観点に基づき、清浄な基板表面の達成のために以下の手法を提案する。
先ず、薄膜の成膜又は洗浄後の基板表面に予め容易に除去可能な水溶性有機溶剤を塗布し、基板表面に分子レベルのラッピングを行い、この状態で当該基板を保管する。
【００１３】
続く工程がリソグラフィーによるパターニング工程の場合には、保管された当該基板にレジストを塗布する前に、基板表面に疎水化処理、具体的にはヘキサメチルジシラザンを用いて基板表面の水酸基をトリメチルシリル基に置換する。このヘキサメチルシシラザンによる基板表面の水酸基のトリメチルシリル基への置換反応により、基板表面の表面エネルギーが低下し、その結果、基板と水溶性有機溶剤との水素結合の割合が低下する。
【００１４】
その後、塗布した水溶性有機物の沸点を超える温度で基板を加熱処理する。このとき、上記の疎水化処理により基板と水溶性有機溶剤との水素結合の割合が低下した状態であるため、加熱処理により容易に基板表面の水溶性有機溶剤が除去される。以上の各工程を経ることにより、有機物に汚染されておらず、且つパターニングにおいて要求される基板表面、ここではトリメチルシリル基に置換された基板表面を形成することができる。
【００１５】
また、水溶性有機溶剤を塗布して保管された半導体基板では、基板表面に残留している水溶性有機溶剤は当該表面と水素結合により付着しているため、水により容易に切断される。従って、基板表面の洗浄（例えば水洗）を行うことにより水溶性有機溶剤で形成された分子汚染遮断層を取り除き、基板表面に水溶性有機溶剤が残留することなく薄膜の成膜又は洗浄直後の基板表面状態を形成することも可能である。
【００１６】
ここで、ヘキサメチルジシラザンを用いた疎水化処理前に基板を加熱処理した場合には、水溶性有機溶剤が基板表面に水素結合により付着しているため、これを除去することは不可能である。
【００１７】
また、本発明では、水溶性有機溶剤による分子レベルによる基板のラッピングの後に、ヘキサメチルシシラザンを用いた疎水化処理による置換反応の惹起、及び加熱処理による水溶性有機溶剤の除去を行うため、特開平５−１３６１１５公報の記載に認められるような、水洗による有機溶剤除去後の待機時間及び環境による基板汚染の問題は起きない。
【００１８】
−本発明を適用した具体的な実施形態−
上述した本発明の基本骨子を踏まえ、具体的な実施形態について説明する。
ここでは主に、半導体装置、例えば図１に示すようなＭＯＳトランジスタを製造するにあたり、ゲート絶縁膜となる熱酸化膜の形成後における基板処理について述べる。
【００１９】
図２は、本実施形態における基板処理方法を工程順に説明するためのフローチャートである。
先ず、シリコン半導体基板１を用意し（ステップＳ１）、この半導体基板１の表面に熱酸化膜を膜厚５ｎｍ程度に成膜する（ステップＳ２）。続いて、水溶性有機溶剤としてイソプロピルアルコールを熱酸化膜上にスピン塗布（ステップＳ３）した後、スピン乾燥を行う。そして、この半導体基板１をオープンストッカーに１日保管する（ステップＳ４）。
【００２０】
次いで、保管されていた半導体基板１の表面にレジストパターンを形成するため、レジスト塗布装置を用い、半導体基板１を１１０℃に加熱しながら、半導体基板１の表面にＮ2により希釈されたヘキサメチルジシラザンによる疎水化処理を２０秒間行う（ステップＳ５）。
【００２１】
次いで、半導体基板１を１５０℃のホットプレート上で６０秒間加熱する（ステップＳ６）。この加熱処理により半導体基板１の表面に付着していたイソプロピルアルコールは完全に除去される。その後、基板を窒素雰囲気下において２３℃±１℃の温度条件でクーリングプレートにて冷却（ステップＳ７）した後、レジスト、ここではノボラック系のポジ型フォトレジストを０．７６μｍ厚にスピン塗布し（ステップＳ８）、９０℃のホットプレート上で９０秒間のプレベークを行う（ステップＳ９）。このように塗布されたレジスト膜は諸欠陥の無い均質なものであった。
【００２２】
そして、このレジスト膜をマスクとして熱酸化膜をウェットエッチングし、ゲート絶縁膜２を形成する。
【００２３】
このようにパターニングされた熱酸化膜をゲート絶縁膜２として用い、多結晶シリコン膜からなるゲート電極３、ゲート電極３をマスクとしたイオン注入によるソース／ドレイン４、ゲート電極３を覆う層間絶縁膜５、層間絶縁膜５上に形成されソース／ドレイン４とコンタクト孔６を介して導通する配線層７等を形成し、ＭＯＳトランジスタを完成させる。
【００２４】
上記のように製造されたＭＯＳトランジスタのゲート絶縁膜２の絶縁特性を調べたところ、極めて良好な結果が得られた。
【００２５】
なお、本実施形態で用いるフォトレジストとしては、ノボラック系のポジ型のものに限定されず、ネガ型でも、また例えば化学増幅型のもの等でも良い。
【００２６】
更に、本例では膜厚０．７６μｍのレジスト膜を形成し、熱酸化膜をウェットエッチングする場合について例示したが、ドライエッチングを行う場合、レジスト膜の膜厚が０．７μｍ以下であると、本発明を適用しない従来の手法ではレジスト膜の欠陥発生が顕著であり、本発明が好適に適用される一場面である。
【００２７】
更に、本実施形態で用いる水溶性有機溶剤としては、イソプロピルアルコールに限定されず、環状エステル類、鎖状エステル類、アルコール類、環状ケトン類、鎖状ケトン類、グリコール類に代表される多価アルコール類、これらのエーテル、エステル誘導体、環状アミド、鎖状アミド、及びカルボン酸類から選ばれた少なくとも１種でも良い。望ましくは、沸点が３００℃以下の水溶性有機溶剤として、メタノール、エタノール、プロパノール、アセトン、メチルアセトン、アセトニリアセトン、ジアセトンアルコール、乳酸エチル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、テトラヒドロフラン、ジオキサン、γ−ブチロラクトン、ｎ−メチルピロリドン、及びジメチルアセトアミドから選ばれた少なくとも１種を用いて好適である。
【００２８】
（比較例１）
一方、本実施形態の比較例１として、熱酸化膜の成膜後、イソプロピルアルコールによる塗布を行わずにオープンストッカーに１日保管した半導体基板に、１１０℃に加熱しながらＮ2で希釈されたヘキサメチルジシラザンによる疎水化処理を２０秒間行い、その後、レジストを０．７６μｍ厚にスピン塗布し、９０℃のホットプレート上で９０秒間のプレベークを行った。この場合、半導体基板の保管中に、当該半導体基板の表面にクリーンルーム雰囲気からさまざまな種類の有機物汚染を受けてしまい、その結果として、レジスト膜に無数の極微小（例えば１００ｎｍ径程度）のピンホールが確認された。
【００２９】
（比較例２）
また、熱酸化膜の成膜後、イソプロピルアルコールによる塗布を行わずにオープンストッカーに１日保管した半導体基板を、１１０℃に加熱しながらＮ2で希釈されたヘキサメチルジシラザンによる疎水化処理を２０秒間行い、次いで、当該基板を１５０℃のホットプレート上で６０秒間加熱し、レジストを塗布した場合でも、無数の極微小（例えば１００ｎｍ径程度）のピンホールが確認された。
【００３０】
（比較例３）
更に、熱酸化膜の成膜後、イソプロピルアルコールによる塗布を行わずにオープンストッカーに１日保管した半導体基板を、ＳＣ−１により洗浄した後、１１０℃に加熱しながらＮ2で希釈されたヘキサメチルジシラザンによる疎水化処理を２０秒間行い、その後、レジストを０．７６μｍ厚にスピン塗布し、９０℃のホットプレート上で９０秒間のプレベークを行った場合には、塗布されたレジスト膜は欠陥の無い均質なものであった。しかしながら、ＳＣ−１を用いた洗浄により酸化膜が浸食されてしまったため、作製されたＭＯＳトランジスタにおいては、ゲート絶縁膜の絶縁特性の劣化が確認された。
【００３１】
以上説明したように、本実施形態によれば、熱酸化膜の成膜後又は洗浄後の基板を、雰囲気中の有機物等から分子汚染されることなく保管し、次工程における半導体基板１の使用の際に、成膜又は洗浄直後と同様の清浄な基板表面状態を確保することを可能とし、この基板処理方法を適用して欠陥の無い均質なゲート絶縁膜２にパターニングし、絶縁特性に優れた信頼性の高い半導体装置（本例ではＭＯＳトランジスタ）を実現することができる。
【００３２】
以下、本発明の諸態様を付記としてまとめて記載する。
【００３３】
（付記１）基板表面に水溶性有機溶剤を塗布する工程と、
前記基板表面を疎水化処理する工程と、
前記水溶性有機溶剤の沸点以上の温度で前記基板を加熱処理する工程と
を含むことを特徴とする基板処理方法。
【００３４】
（付記２）前記水溶性有機溶剤を塗布した状態で、前記疎水化処理を行うまでの間、前記基板を保管することを特徴とする付記１に記載の基板処理方法。
【００３５】
（付記３）前記加熱処理の後、前記基板を冷却する工程を更に含むことを特徴とする付記１又は２に記載の基板処理方法。
【００３６】
（付記４）前記水溶性有機溶剤は、その沸点が３００℃以下のものであることを特徴とする付記１〜３のいずれか１項に記載の基板処理方法。
【００３７】
（付記５）前記水溶性有機溶剤は、環状エステル類、鎖状エステル類、アルコール類、環状ケトン類、鎖状ケトン類、グリコール類に代表される多価アルコール類、これらのエーテル、エステル誘導体、環状アミド、鎖状アミド、及びカルボン酸類から選ばれた少なくとも１種であることを特徴とする付記１〜４のいずれか１項に記載の基板処理方法。
【００３８】
（付記６）沸点が３００℃以下の前記水溶性有機溶剤は、メタノール、エタノール、プロパノール、アセトン、メチルアセトン、アセトニリアセトン、ジアセトンアルコール、乳酸エチル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、テトラヒドロフラン、ジオキサン、γ−ブチロラクトン、ｎ−メチルピロリドン、及びジメチルアセトアミドから選ばれた少なくとも１種であることを特徴とする付記４に記載の基板処理方法。
【００３９】
（付記７）前記疎水化処理を行う際に、先ず前記半導体基板の表面を洗浄処理することを特徴とする付記１〜６のいずれか１項に記載の基板処理方法。
【００４０】
（付記８）半導体基板の表面に所望の薄膜を形成する工程と、
前記半導体基板の表面に水溶性有機溶剤を塗布する工程と、
前記半導体基板の表面を疎水化処理する工程と、
前記水溶性有機溶剤の沸点以上の温度で前記半導体基板を加熱処理する工程と、
前記薄膜上にレジストを塗布し、前記レジストを加工してレジストパターンを形成した後、前記レジストパターンをマスクとして前記薄膜をエッチングする工程と
を含むことを特徴とする半導体装置の製造方法。
【００４１】
（付記９）前記水溶性有機溶剤を塗布した状態で、前記疎水化処理を行うまでの間、前記基板を保管することを特徴とする付記８に記載の半導体装置の製造方法。
【００４２】
（付記１０）前記加熱処理の後、前記レジスト塗布の前に、前記半導体基板を冷却する工程を更に含むことを特徴とする付記８又は９に記載の半導体装置の製造方法。
【００４３】
（付記１１）前記水溶性有機溶剤は、その沸点が３００℃以下のものであることを特徴とする付記８〜１０のいずれか１項に記載の半導体装置の製造方法。
【００４４】
（付記１２）前記水溶性有機溶剤は、環状エステル類、鎖状エステル類、アルコール類、環状ケトン類、鎖状ケトン類、グリコール類に代表される多価アルコール類、これらのエーテル、エステル誘導体、環状アミド、鎖状アミド、及びカルボン酸類から選ばれた少なくとも１種であることを特徴とする付記８〜１１のいずれか１項に記載の半導体装置の製造方法。
【００４５】
（付記１３）沸点が３００℃以下の前記水溶性有機溶剤は、メタノール、エタノール、プロパノール、アセトン、メチルアセトン、アセトニリアセトン、ジアセトンアルコール、乳酸エチル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、テトラヒドロフラン、ジオキサン、γ−ブチロラクトン、ｎ−メチルピロリドン、及びジメチルアセトアミドから選ばれた少なくとも１種であることを特徴とする付記１１に記載の半導体装置の製造方法。
【００４６】
（付記１４）前記疎水化処理を行う際に、先ず前記半導体基板の表面を洗浄処理することを特徴とする付記８〜１３のいずれか１項に記載の半導体装置の製造方法。
【００４７】
【発明の効果】
本発明によれば、薄膜の成膜後又は洗浄後の基板を、雰囲気中の有機物等から分子汚染されることなく保管し、次工程における基板の使用の際に、成膜又は洗浄直後と同様の清浄な基板表面状態を確保することを可能とし、この基板処理方法を適用して欠陥の無い均質な薄膜にパターニングし、各種特性に優れた信頼性の高い半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本実施形態により製造されるＭＯＳトランジスタの構成を示す概略断面図である。
【図２】本実施形態における基板処理方法を工程順に説明するためのフローチャートである。
【符号の説明】
１ シリコン半導体基板
２ ゲート絶縁膜
３ ゲート電極
４ ソース／ドレイン
５ 層間絶縁膜
６ コンタクト孔
７ 配線層
【発明の属する技術分野】
本発明は、半導体基板に代表される基板の処理方法、及び当該処理方法を適用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来では、半導体基板上に薄膜を成膜した後、又は基板洗浄後に、基板ストッカーや基板保管ケースを用いて半導体基板の保管を行っていた。
【０００３】
【発明が解決しようとする課題】
近年では、半導体装置の高集積化が益々進行し、製造プロセスにおける微細加工もより精緻なものになってきている。それに伴い、配線等の各種パターンや半導体基板の欠陥を低減することが強く望まれている。
【０００４】
しかしながら、上記した従来の基板保管方法では、保管雰囲気中の有機物等や基板保管ケースから放出される有機物等が半導体基板に付着し、当該基板に分子汚染が生じがちである。このような保管雰囲気中の分子汚染に起因して、その汚染物質によりレジスト塗布不良やレジストのピンホールやパターンの欠落等が生じ、これにより薄膜に密着不良やピンホール等の欠陥が発生する。この不都合を抑止するため、半導体基板を雰囲気中の有機物等による分子汚染から防止する新たな基板保管方法が要求されている。
【０００５】
本発明は、前記課題に鑑みてなされたものであり、薄膜の成膜後又は洗浄後の基板を、雰囲気中の有機物等から分子汚染されることなく保管し、次工程における半導体基板の使用の際に、成膜又は洗浄直後と同様の清浄な基板表面状態を確保する基板処理方法及び当該方法を適用した半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【０００７】
本発明の基板処理方法は、基板表面に水溶性有機溶剤を塗布する工程と、前記基板表面に前記水溶性有機溶剤が塗布された状態で、前記基板表面を疎水化処理する工程と、前記水溶性有機溶剤の沸点以上の温度で前記基板を加熱処理する工程とを含を含み、前記基板表面を疎水化処理する工程において、前記水溶性有機溶剤を塗布した状態で、前記疎水化処理を行うまでの間、前記基板を保管することを特徴とする。
【０００８】
本発明の半導体装置の製造方法は、半導体基板の表面に所望の薄膜を形成する工程と、前記半導体基板の表面に水溶性有機溶剤を塗布する工程と、前記半導体基板の表面に前記水溶性有機溶剤が塗布された状態で、前記半導体基板の表面を疎水化処理する工程と、前記水溶性有機溶剤の沸点以上の温度で前記半導体基板を加熱処理する工程と、前記薄膜上にレジストを塗布し、前記レジストを加工してレジストパターンを形成した後、前記レジストパターンをマスクとして前記薄膜をエッチングする工程とを含み、前記半導体基板の表面を疎水化処理する工程において、前記水溶性有機溶剤を塗布した状態で、前記疎水化処理を行うまでの間、前記基板を保管することを特徴とする。
【０００９】
【発明の実施の形態】
−本発明の基本骨子−
初めに、本発明の基本骨子となる作用原理について説明する。
本発明者は、有機物等の付着による半導体基板の分子汚染発生の主原因が、基板の表面エネルギーが高いことにより、基板に付着した雰囲気中の有機物等を除去することが困難である点に起因することに鑑み、薄膜の成膜又は洗浄後に基板表面を分子レベルでラッピングして保管し、リソグラフィー時には基板を表面エネルギーが低下した状態に制御することに想到した。
【００１０】
この点、特開平５−１３６１１５公報では、洗浄処理の終了した基板を、その後の製造工程に供するまでの間、有機溶剤雰囲気中に保つことで、基板表面を親水性に維持することを提案し、その後、基板に付着している有機溶剤を水洗で除去することが可能であることを報告しているが、水洗から次工程までの時間でも有機汚染が生じてしまうため、完全な解決には至っていない。
【００１１】
例えば、ＡＰＭ処理（アンモニア及び過酸化水素水による処理）ＳＰＭ処理（硫酸及び過酸化水素水による処理）により、表面にシリコン酸化膜の成膜された半導体基板を洗浄した場合、当該基板表面は水酸基により終端された状態とされている。水酸基によって終端された基板は表面エネルギーが高いため、ヘキサメチルジシロキサン（沸点：１１２℃〜１１３℃、ヘキサメチルシシラザンの分解生成物）のような低沸点有機物が雰囲気中より付着した場合、沸点を超える加熱や有機溶剤を用いた洗浄を行っても、有機物が付着する以前の清浄な基板表面状態に戻すことはできない。
【００１２】
本発明者は、半導体基板の表面エネルギーを低減させる観点に基づき、清浄な基板表面の達成のために以下の手法を提案する。
先ず、薄膜の成膜又は洗浄後の基板表面に予め容易に除去可能な水溶性有機溶剤を塗布し、基板表面に分子レベルのラッピングを行い、この状態で当該基板を保管する。
【００１３】
続く工程がリソグラフィーによるパターニング工程の場合には、保管された当該基板にレジストを塗布する前に、基板表面に疎水化処理、具体的にはヘキサメチルジシラザンを用いて基板表面の水酸基をトリメチルシリル基に置換する。このヘキサメチルシシラザンによる基板表面の水酸基のトリメチルシリル基への置換反応により、基板表面の表面エネルギーが低下し、その結果、基板と水溶性有機溶剤との水素結合の割合が低下する。
【００１４】
その後、塗布した水溶性有機物の沸点を超える温度で基板を加熱処理する。このとき、上記の疎水化処理により基板と水溶性有機溶剤との水素結合の割合が低下した状態であるため、加熱処理により容易に基板表面の水溶性有機溶剤が除去される。以上の各工程を経ることにより、有機物に汚染されておらず、且つパターニングにおいて要求される基板表面、ここではトリメチルシリル基に置換された基板表面を形成することができる。
【００１５】
また、水溶性有機溶剤を塗布して保管された半導体基板では、基板表面に残留している水溶性有機溶剤は当該表面と水素結合により付着しているため、水により容易に切断される。従って、基板表面の洗浄（例えば水洗）を行うことにより水溶性有機溶剤で形成された分子汚染遮断層を取り除き、基板表面に水溶性有機溶剤が残留することなく薄膜の成膜又は洗浄直後の基板表面状態を形成することも可能である。
【００１６】
ここで、ヘキサメチルジシラザンを用いた疎水化処理前に基板を加熱処理した場合には、水溶性有機溶剤が基板表面に水素結合により付着しているため、これを除去することは不可能である。
【００１７】
また、本発明では、水溶性有機溶剤による分子レベルによる基板のラッピングの後に、ヘキサメチルシシラザンを用いた疎水化処理による置換反応の惹起、及び加熱処理による水溶性有機溶剤の除去を行うため、特開平５−１３６１１５公報の記載に認められるような、水洗による有機溶剤除去後の待機時間及び環境による基板汚染の問題は起きない。
【００１８】
−本発明を適用した具体的な実施形態−
上述した本発明の基本骨子を踏まえ、具体的な実施形態について説明する。
ここでは主に、半導体装置、例えば図１に示すようなＭＯＳトランジスタを製造するにあたり、ゲート絶縁膜となる熱酸化膜の形成後における基板処理について述べる。
【００１９】
図２は、本実施形態における基板処理方法を工程順に説明するためのフローチャートである。
先ず、シリコン半導体基板１を用意し（ステップＳ１）、この半導体基板１の表面に熱酸化膜を膜厚５ｎｍ程度に成膜する（ステップＳ２）。続いて、水溶性有機溶剤としてイソプロピルアルコールを熱酸化膜上にスピン塗布（ステップＳ３）した後、スピン乾燥を行う。そして、この半導体基板１をオープンストッカーに１日保管する（ステップＳ４）。
【００２０】
次いで、保管されていた半導体基板１の表面にレジストパターンを形成するため、レジスト塗布装置を用い、半導体基板１を１１０℃に加熱しながら、半導体基板１の表面にＮ2により希釈されたヘキサメチルジシラザンによる疎水化処理を２０秒間行う（ステップＳ５）。
【００２１】
次いで、半導体基板１を１５０℃のホットプレート上で６０秒間加熱する（ステップＳ６）。この加熱処理により半導体基板１の表面に付着していたイソプロピルアルコールは完全に除去される。その後、基板を窒素雰囲気下において２３℃±１℃の温度条件でクーリングプレートにて冷却（ステップＳ７）した後、レジスト、ここではノボラック系のポジ型フォトレジストを０．７６μｍ厚にスピン塗布し（ステップＳ８）、９０℃のホットプレート上で９０秒間のプレベークを行う（ステップＳ９）。このように塗布されたレジスト膜は諸欠陥の無い均質なものであった。
【００２２】
そして、このレジスト膜をマスクとして熱酸化膜をウェットエッチングし、ゲート絶縁膜２を形成する。
【００２３】
このようにパターニングされた熱酸化膜をゲート絶縁膜２として用い、多結晶シリコン膜からなるゲート電極３、ゲート電極３をマスクとしたイオン注入によるソース／ドレイン４、ゲート電極３を覆う層間絶縁膜５、層間絶縁膜５上に形成されソース／ドレイン４とコンタクト孔６を介して導通する配線層７等を形成し、ＭＯＳトランジスタを完成させる。
【００２４】
上記のように製造されたＭＯＳトランジスタのゲート絶縁膜２の絶縁特性を調べたところ、極めて良好な結果が得られた。
【００２５】
なお、本実施形態で用いるフォトレジストとしては、ノボラック系のポジ型のものに限定されず、ネガ型でも、また例えば化学増幅型のもの等でも良い。
【００２６】
更に、本例では膜厚０．７６μｍのレジスト膜を形成し、熱酸化膜をウェットエッチングする場合について例示したが、ドライエッチングを行う場合、レジスト膜の膜厚が０．７μｍ以下であると、本発明を適用しない従来の手法ではレジスト膜の欠陥発生が顕著であり、本発明が好適に適用される一場面である。
【００２７】
更に、本実施形態で用いる水溶性有機溶剤としては、イソプロピルアルコールに限定されず、環状エステル類、鎖状エステル類、アルコール類、環状ケトン類、鎖状ケトン類、グリコール類に代表される多価アルコール類、これらのエーテル、エステル誘導体、環状アミド、鎖状アミド、及びカルボン酸類から選ばれた少なくとも１種でも良い。望ましくは、沸点が３００℃以下の水溶性有機溶剤として、メタノール、エタノール、プロパノール、アセトン、メチルアセトン、アセトニリアセトン、ジアセトンアルコール、乳酸エチル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、テトラヒドロフラン、ジオキサン、γ−ブチロラクトン、ｎ−メチルピロリドン、及びジメチルアセトアミドから選ばれた少なくとも１種を用いて好適である。
【００２８】
（比較例１）
一方、本実施形態の比較例１として、熱酸化膜の成膜後、イソプロピルアルコールによる塗布を行わずにオープンストッカーに１日保管した半導体基板に、１１０℃に加熱しながらＮ2で希釈されたヘキサメチルジシラザンによる疎水化処理を２０秒間行い、その後、レジストを０．７６μｍ厚にスピン塗布し、９０℃のホットプレート上で９０秒間のプレベークを行った。この場合、半導体基板の保管中に、当該半導体基板の表面にクリーンルーム雰囲気からさまざまな種類の有機物汚染を受けてしまい、その結果として、レジスト膜に無数の極微小（例えば１００ｎｍ径程度）のピンホールが確認された。
【００２９】
（比較例２）
また、熱酸化膜の成膜後、イソプロピルアルコールによる塗布を行わずにオープンストッカーに１日保管した半導体基板を、１１０℃に加熱しながらＮ2で希釈されたヘキサメチルジシラザンによる疎水化処理を２０秒間行い、次いで、当該基板を１５０℃のホットプレート上で６０秒間加熱し、レジストを塗布した場合でも、無数の極微小（例えば１００ｎｍ径程度）のピンホールが確認された。
【００３０】
（比較例３）
更に、熱酸化膜の成膜後、イソプロピルアルコールによる塗布を行わずにオープンストッカーに１日保管した半導体基板を、ＳＣ−１により洗浄した後、１１０℃に加熱しながらＮ2で希釈されたヘキサメチルジシラザンによる疎水化処理を２０秒間行い、その後、レジストを０．７６μｍ厚にスピン塗布し、９０℃のホットプレート上で９０秒間のプレベークを行った場合には、塗布されたレジスト膜は欠陥の無い均質なものであった。しかしながら、ＳＣ−１を用いた洗浄により酸化膜が浸食されてしまったため、作製されたＭＯＳトランジスタにおいては、ゲート絶縁膜の絶縁特性の劣化が確認された。
【００３１】
以上説明したように、本実施形態によれば、熱酸化膜の成膜後又は洗浄後の基板を、雰囲気中の有機物等から分子汚染されることなく保管し、次工程における半導体基板１の使用の際に、成膜又は洗浄直後と同様の清浄な基板表面状態を確保することを可能とし、この基板処理方法を適用して欠陥の無い均質なゲート絶縁膜２にパターニングし、絶縁特性に優れた信頼性の高い半導体装置（本例ではＭＯＳトランジスタ）を実現することができる。
【００３２】
以下、本発明の諸態様を付記としてまとめて記載する。
【００３３】
（付記１）基板表面に水溶性有機溶剤を塗布する工程と、
前記基板表面を疎水化処理する工程と、
前記水溶性有機溶剤の沸点以上の温度で前記基板を加熱処理する工程と
を含むことを特徴とする基板処理方法。
【００３４】
（付記２）前記水溶性有機溶剤を塗布した状態で、前記疎水化処理を行うまでの間、前記基板を保管することを特徴とする付記１に記載の基板処理方法。
【００３５】
（付記３）前記加熱処理の後、前記基板を冷却する工程を更に含むことを特徴とする付記１又は２に記載の基板処理方法。
【００３６】
（付記４）前記水溶性有機溶剤は、その沸点が３００℃以下のものであることを特徴とする付記１〜３のいずれか１項に記載の基板処理方法。
【００３７】
（付記５）前記水溶性有機溶剤は、環状エステル類、鎖状エステル類、アルコール類、環状ケトン類、鎖状ケトン類、グリコール類に代表される多価アルコール類、これらのエーテル、エステル誘導体、環状アミド、鎖状アミド、及びカルボン酸類から選ばれた少なくとも１種であることを特徴とする付記１〜４のいずれか１項に記載の基板処理方法。
【００３８】
（付記６）沸点が３００℃以下の前記水溶性有機溶剤は、メタノール、エタノール、プロパノール、アセトン、メチルアセトン、アセトニリアセトン、ジアセトンアルコール、乳酸エチル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、テトラヒドロフラン、ジオキサン、γ−ブチロラクトン、ｎ−メチルピロリドン、及びジメチルアセトアミドから選ばれた少なくとも１種であることを特徴とする付記４に記載の基板処理方法。
【００３９】
（付記７）前記疎水化処理を行う際に、先ず前記半導体基板の表面を洗浄処理することを特徴とする付記１〜６のいずれか１項に記載の基板処理方法。
【００４０】
（付記８）半導体基板の表面に所望の薄膜を形成する工程と、
前記半導体基板の表面に水溶性有機溶剤を塗布する工程と、
前記半導体基板の表面を疎水化処理する工程と、
前記水溶性有機溶剤の沸点以上の温度で前記半導体基板を加熱処理する工程と、
前記薄膜上にレジストを塗布し、前記レジストを加工してレジストパターンを形成した後、前記レジストパターンをマスクとして前記薄膜をエッチングする工程と
を含むことを特徴とする半導体装置の製造方法。
【００４１】
（付記９）前記水溶性有機溶剤を塗布した状態で、前記疎水化処理を行うまでの間、前記基板を保管することを特徴とする付記８に記載の半導体装置の製造方法。
【００４２】
（付記１０）前記加熱処理の後、前記レジスト塗布の前に、前記半導体基板を冷却する工程を更に含むことを特徴とする付記８又は９に記載の半導体装置の製造方法。
【００４３】
（付記１１）前記水溶性有機溶剤は、その沸点が３００℃以下のものであることを特徴とする付記８〜１０のいずれか１項に記載の半導体装置の製造方法。
【００４４】
（付記１２）前記水溶性有機溶剤は、環状エステル類、鎖状エステル類、アルコール類、環状ケトン類、鎖状ケトン類、グリコール類に代表される多価アルコール類、これらのエーテル、エステル誘導体、環状アミド、鎖状アミド、及びカルボン酸類から選ばれた少なくとも１種であることを特徴とする付記８〜１１のいずれか１項に記載の半導体装置の製造方法。
【００４５】
（付記１３）沸点が３００℃以下の前記水溶性有機溶剤は、メタノール、エタノール、プロパノール、アセトン、メチルアセトン、アセトニリアセトン、ジアセトンアルコール、乳酸エチル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、テトラヒドロフラン、ジオキサン、γ−ブチロラクトン、ｎ−メチルピロリドン、及びジメチルアセトアミドから選ばれた少なくとも１種であることを特徴とする付記１１に記載の半導体装置の製造方法。
【００４６】
（付記１４）前記疎水化処理を行う際に、先ず前記半導体基板の表面を洗浄処理することを特徴とする付記８〜１３のいずれか１項に記載の半導体装置の製造方法。
【００４７】
【発明の効果】
本発明によれば、薄膜の成膜後又は洗浄後の基板を、雰囲気中の有機物等から分子汚染されることなく保管し、次工程における基板の使用の際に、成膜又は洗浄直後と同様の清浄な基板表面状態を確保することを可能とし、この基板処理方法を適用して欠陥の無い均質な薄膜にパターニングし、各種特性に優れた信頼性の高い半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本実施形態により製造されるＭＯＳトランジスタの構成を示す概略断面図である。
【図２】本実施形態における基板処理方法を工程順に説明するためのフローチャートである。
【符号の説明】
１ シリコン半導体基板
２ ゲート絶縁膜
３ ゲート電極
４ ソース／ドレイン
５ 層間絶縁膜
６ コンタクト孔
７ 配線層
Claims (2)
- 基板表面に水溶性有機溶剤を塗布する工程と、
前記基板表面に前記水溶性有機溶剤が塗布された状態で、前記基板表面を疎水化処理する工程と、
前記水溶性有機溶剤の沸点以上の温度で前記基板を加熱処理する工程と
を含み、
前記基板表面を疎水化処理する工程において、前記水溶性有機溶剤を塗布した状態で、前記疎水化処理を行うまでの間、前記基板を保管することを特徴とする基板処理方法。 - 半導体基板の表面に所望の薄膜を形成する工程と、
前記半導体基板の表面に水溶性有機溶剤を塗布する工程と、
前記半導体基板の表面に前記水溶性有機溶剤が塗布された状態で、前記半導体基板の表面を疎水化処理する工程と、
前記水溶性有機溶剤の沸点以上の温度で前記半導体基板を加熱処理する工程と、
前記薄膜上にレジストを塗布し、前記レジストを加工してレジストパターンを形成した後、前記レジストパターンをマスクとして前記薄膜をエッチングする工程と
を含み、
前記半導体基板の表面を疎水化処理する工程において、前記水溶性有機溶剤を塗布した状態で、前記疎水化処理を行うまでの間、前記基板を保管することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002176768A JP4178227B2 (ja) | 2002-06-18 | 2002-06-18 | 基板処理方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002176768A JP4178227B2 (ja) | 2002-06-18 | 2002-06-18 | 基板処理方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022856A JP2004022856A (ja) | 2004-01-22 |
| JP4178227B2 true JP4178227B2 (ja) | 2008-11-12 |
Family
ID=31174984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002176768A Expired - Fee Related JP4178227B2 (ja) | 2002-06-18 | 2002-06-18 | 基板処理方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4178227B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194503A (ja) * | 2006-01-20 | 2007-08-02 | Toshiba Corp | 基板処理方法および基板処理装置 |
-
2002
- 2002-06-18 JP JP2002176768A patent/JP4178227B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022856A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3373337A1 (en) | Carbon nanotube semiconductor device and preparation method therefor | |
| JP4178227B2 (ja) | 基板処理方法及び半導体装置の製造方法 | |
| JP4358556B2 (ja) | 半導体装置の製造方法 | |
| JP3871923B2 (ja) | パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法 | |
| US6589337B2 (en) | Method of producing silicon carbide device by cleaning silicon carbide substrate with oxygen gas | |
| KR100470942B1 (ko) | 반도체 소자의 터널산화막 형성 방법 | |
| JP4901020B2 (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| US5874200A (en) | Method for forming a pattern preventing water mark formation | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JP4101130B2 (ja) | 半導体装置の製造方法 | |
| JP2004165286A (ja) | 薄膜トランジスタの製造方法 | |
| US20130001654A1 (en) | Mask-based silicidation for feol defectivity reduction and yield boost | |
| KR100733464B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100383762B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20240012878A (ko) | 미세 패터닝된 유기박막 트랜지스터 및 이의 제조방법 | |
| JPH10172970A (ja) | 配線形成方法 | |
| JPH0927473A (ja) | レジスト除去方法およびその装置 | |
| KR100847829B1 (ko) | 반도체 소자 형성 방법 | |
| KR100779399B1 (ko) | 반도체 소자의 제조방법 | |
| JP3463644B2 (ja) | ドライエッチング方法 | |
| JPH0546997B2 (ja) | ||
| KR20050069709A (ko) | 포토레지스트 패턴 제거 방법 | |
| JP2002261286A (ja) | ポリシリコン薄膜トランジスタの信頼性を改善する製造方法 | |
| KR20070065728A (ko) | 암모니아 습식 식각을 이용한 ｍｏｓ 구조 형성 방법 | |
| JP2000100962A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |