JPH10172970A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPH10172970A JPH10172970A JP32833696A JP32833696A JPH10172970A JP H10172970 A JPH10172970 A JP H10172970A JP 32833696 A JP32833696 A JP 32833696A JP 32833696 A JP32833696 A JP 32833696A JP H10172970 A JPH10172970 A JP H10172970A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resist
- forming
- substrate
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 低抵抗で微細な配線をＡｌの消失といった不
良が生じることなく実現できる配線形成方法を得る。 【解決手段】 基板１１上に、下層１５ａがモリブデン
またはモリブデン合金，上層１５ｂがアルミニウムまた
はアルミニウム合金である配線１５をフォトリソグラフ
ィにより形成する配線形成方法において、レジストを塗
布する前に基板１１を洗浄して１００℃以上１５０℃以
下で加熱乾燥させる。あるいは、二価アルコールまたは
三価アルコールを含んだ現像液にてレジストを現像す
る。
良が生じることなく実現できる配線形成方法を得る。 【解決手段】 基板１１上に、下層１５ａがモリブデン
またはモリブデン合金，上層１５ｂがアルミニウムまた
はアルミニウム合金である配線１５をフォトリソグラフ
ィにより形成する配線形成方法において、レジストを塗
布する前に基板１１を洗浄して１００℃以上１５０℃以
下で加熱乾燥させる。あるいは、二価アルコールまたは
三価アルコールを含んだ現像液にてレジストを現像す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下ＴＦＴと記す）アレイ等における配線形成方法
に関するものである。
タ（以下ＴＦＴと記す）アレイ等における配線形成方法
に関するものである。
【０００２】
【従来の技術】図２ないし図６に、従来からあるガラス
基板上に多結晶シリコン（Ｓｉ）膜を形成した薄膜トラ
ンジスタアレイの製造方法の一例を示す。まず、図２に
おいて、ＳｉＯx 膜よりなるアンダーコート膜１２が形
成されたガラス基板１１上に、所定のパターンの多結晶
Ｓｉ膜１３を形成する。多結晶Ｓｉ膜１３上の全面に、
酸化シリコン（ＳｉＯx ）膜よりなるゲート絶縁膜１４
を形成し、ゲート配線１５を構成するためのモリブデン
（Ｍｏ）膜１５ａとアルミニウム（Ａｌ）膜１５ｂを順
次基板全面に製膜する。
基板上に多結晶シリコン（Ｓｉ）膜を形成した薄膜トラ
ンジスタアレイの製造方法の一例を示す。まず、図２に
おいて、ＳｉＯx 膜よりなるアンダーコート膜１２が形
成されたガラス基板１１上に、所定のパターンの多結晶
Ｓｉ膜１３を形成する。多結晶Ｓｉ膜１３上の全面に、
酸化シリコン（ＳｉＯx ）膜よりなるゲート絶縁膜１４
を形成し、ゲート配線１５を構成するためのモリブデン
（Ｍｏ）膜１５ａとアルミニウム（Ａｌ）膜１５ｂを順
次基板全面に製膜する。
【０００３】次に、図３に示すように、フォトリソグラ
フィにより所定の形状のゲート配線１５に加工する。次
に、図４に示すように、ＴＦＴを駆動するための回路部
および画素電極のスイッチング素子を形成するため、所
定の領域にｐ型およびｎ型のトランジスタを形成できる
ように、レジスト１６を用いて所定の領域にパターンを
形成する。
フィにより所定の形状のゲート配線１５に加工する。次
に、図４に示すように、ＴＦＴを駆動するための回路部
および画素電極のスイッチング素子を形成するため、所
定の領域にｐ型およびｎ型のトランジスタを形成できる
ように、レジスト１６を用いて所定の領域にパターンを
形成する。
【０００４】そして、図５に示すように、前述のゲート
配線１５とそのレジストパターンをそれぞれマスクとし
てボロン（Ｂ）またはリン（Ｐ）を各々選択的に注入す
る工程を繰り返してｐ型半導体領域１７およびｎ型半導
体領域１８を形成する。次に、図６に示すように、Ｓｉ
Ｏx 膜よりなる第１層間絶縁膜１９、透明導電膜よりな
る画素電極２０、ＳｉＯx 膜よりなる第２層間絶縁膜２
１を作製した後、ゲート配線１５および画素電極２０上
の一部を開口し、Ａｌとチタン（Ｔｉ）との積層膜から
なるソース・ドレイン配線２２を形成する。その後、窒
化シリコン（ＳｉＮx ）膜よりなるパッシベーション膜
２３の形成と、水素雰囲気中での熱処理による半導体層
の活性化を経て多結晶ＳｉＴＦＴアレイが完成する。な
お、２４は駆動回路部、２５は画素部である。
配線１５とそのレジストパターンをそれぞれマスクとし
てボロン（Ｂ）またはリン（Ｐ）を各々選択的に注入す
る工程を繰り返してｐ型半導体領域１７およびｎ型半導
体領域１８を形成する。次に、図６に示すように、Ｓｉ
Ｏx 膜よりなる第１層間絶縁膜１９、透明導電膜よりな
る画素電極２０、ＳｉＯx 膜よりなる第２層間絶縁膜２
１を作製した後、ゲート配線１５および画素電極２０上
の一部を開口し、Ａｌとチタン（Ｔｉ）との積層膜から
なるソース・ドレイン配線２２を形成する。その後、窒
化シリコン（ＳｉＮx ）膜よりなるパッシベーション膜
２３の形成と、水素雰囲気中での熱処理による半導体層
の活性化を経て多結晶ＳｉＴＦＴアレイが完成する。な
お、２４は駆動回路部、２５は画素部である。
【０００５】
【発明が解決しようとする課題】上記従来技術では、図
３に示すように、フォトリソグラフィにより所定の形状
のゲート配線１５に加工する際に、通常レジストを塗布
する前に、基板を水により洗浄し、１６０℃程度に加熱
して乾燥させる工程があった。しかしながら、この時、
加熱によってＡｌ膜１５ｂが円形状に消失するという課
題が発生した。この課題は、特にＡｌ膜１５ｂが１５０
ｎｍ以下の薄膜である時に顕著であった。
３に示すように、フォトリソグラフィにより所定の形状
のゲート配線１５に加工する際に、通常レジストを塗布
する前に、基板を水により洗浄し、１６０℃程度に加熱
して乾燥させる工程があった。しかしながら、この時、
加熱によってＡｌ膜１５ｂが円形状に消失するという課
題が発生した。この課題は、特にＡｌ膜１５ｂが１５０
ｎｍ以下の薄膜である時に顕著であった。
【０００６】また、図３に示すゲート配線１５の加工時
においてフォトリソグラフィに用いられるレジストはポ
ジ型であるが、このレジストを現像する工程において、
現像液によってＡｌ膜１５ｂがエッチングされてＡｌが
円形状に消失するという問題が発生した。さらに、図５
に示す所定の領域にｐ型およびｎ型のトランジスタを形
成するためにレジスト１６を用いて所定の領域にパター
ンを形成する工程においても、レジストを現像する現像
液によってゲート配線１５の上層のＡｌがエッチングさ
れてＡｌが完全に消失するという課題が発生した。
においてフォトリソグラフィに用いられるレジストはポ
ジ型であるが、このレジストを現像する工程において、
現像液によってＡｌ膜１５ｂがエッチングされてＡｌが
円形状に消失するという問題が発生した。さらに、図５
に示す所定の領域にｐ型およびｎ型のトランジスタを形
成するためにレジスト１６を用いて所定の領域にパター
ンを形成する工程においても、レジストを現像する現像
液によってゲート配線１５の上層のＡｌがエッチングさ
れてＡｌが完全に消失するという課題が発生した。
【０００７】したがって、この発明の目的は、低抵抗で
微細な配線をＡｌの消失といった不良が生じることなく
実現できる配線形成方法を提供することである。
微細な配線をＡｌの消失といった不良が生じることなく
実現できる配線形成方法を提供することである。
【０００８】
【課題を解決するための手段】請求項１記載の配線形成
方法は、基板上に、下層がモリブデンまたはモリブデン
合金，上層がアルミニウムまたはアルミニウム合金であ
る配線をフォトリソグラフィにより形成する方法であっ
て、レジストを塗布する前に基板を洗浄して１００℃以
上１５０℃以下で加熱乾燥させることを特徴とするもの
である。
方法は、基板上に、下層がモリブデンまたはモリブデン
合金，上層がアルミニウムまたはアルミニウム合金であ
る配線をフォトリソグラフィにより形成する方法であっ
て、レジストを塗布する前に基板を洗浄して１００℃以
上１５０℃以下で加熱乾燥させることを特徴とするもの
である。
【０００９】請求項１記載の配線形成方法によると、ポ
ジ型のレジストを用いたフォトリソグラフィ工程におい
て、基板を洗浄して１００℃以上１５０℃以下で加熱乾
燥させることにより、加熱による配線上層のＡｌの消失
を防ぐことができ、低抵抗で微細な配線を形成できる。
請求項２記載の配線形成方法は、基板上に、下層がモリ
ブデンまたはモリブデン合金，上層がアルミニウムまた
はアルミニウム合金である配線をフォトリソグラフィに
より形成する方法であって、二価アルコールまたは三価
アルコールを含んだ現像液にてレジストを現像すること
を特徴とするものである。
ジ型のレジストを用いたフォトリソグラフィ工程におい
て、基板を洗浄して１００℃以上１５０℃以下で加熱乾
燥させることにより、加熱による配線上層のＡｌの消失
を防ぐことができ、低抵抗で微細な配線を形成できる。
請求項２記載の配線形成方法は、基板上に、下層がモリ
ブデンまたはモリブデン合金，上層がアルミニウムまた
はアルミニウム合金である配線をフォトリソグラフィに
より形成する方法であって、二価アルコールまたは三価
アルコールを含んだ現像液にてレジストを現像すること
を特徴とするものである。
【００１０】二価アルコールまたは三価アルコールとし
ては、エチレングリコールまたはグリセリンを使用す
る。請求項２記載の配線形成方法によると、二価アルコ
ールまたは三価アルコールを含んだ現像液中ではＡｌの
エッチング速度は低下し、ポジ型のレジストを用いたフ
ォトリソグラフィによる配線を形成する工程において、
レジストを現像する現像液によって配線上層のＡｌが消
失せず、低抵抗で微細な配線を形成できる。
ては、エチレングリコールまたはグリセリンを使用す
る。請求項２記載の配線形成方法によると、二価アルコ
ールまたは三価アルコールを含んだ現像液中ではＡｌの
エッチング速度は低下し、ポジ型のレジストを用いたフ
ォトリソグラフィによる配線を形成する工程において、
レジストを現像する現像液によって配線上層のＡｌが消
失せず、低抵抗で微細な配線を形成できる。
【００１１】請求項３記載の配線形成方法は、基板上
に、下層がモリブデンまたはモリブデン合金，上層がア
ルミニウムまたはアルミニウム合金である配線をフォト
リソグラフィにより形成する方法であって、配線の一部
をレジストにて被覆する際に、二価アルコールまたは三
価アルコールを含んだ現像液にてレジストを現像して被
覆することを特徴とするものである。
に、下層がモリブデンまたはモリブデン合金，上層がア
ルミニウムまたはアルミニウム合金である配線をフォト
リソグラフィにより形成する方法であって、配線の一部
をレジストにて被覆する際に、二価アルコールまたは三
価アルコールを含んだ現像液にてレジストを現像して被
覆することを特徴とするものである。
【００１２】二価アルコールまたは三価アルコールとし
ては、エチレングリコールまたはグリセリンを使用す
る。請求項３記載の配線形成方法によると、二価アルコ
ールまたは三価アルコールを含んだ現像液中ではＡｌの
エッチング速度は低下し、ポジ型のレジストを用いたフ
ォトリソグラフィによる所定の領域にレジストパターン
を形成する工程において、レジストを現像する現像液に
よって配線上層のＡｌが消失しない。
ては、エチレングリコールまたはグリセリンを使用す
る。請求項３記載の配線形成方法によると、二価アルコ
ールまたは三価アルコールを含んだ現像液中ではＡｌの
エッチング速度は低下し、ポジ型のレジストを用いたフ
ォトリソグラフィによる所定の領域にレジストパターン
を形成する工程において、レジストを現像する現像液に
よって配線上層のＡｌが消失しない。
【００１３】
【発明の実施の形態】この発明の一実施の形態について
説明する。この実施の形態は、多結晶ＳｉＴＦＴアレイ
の製造における配線形成方法に関するものである。表１
に、ＡｌとＭｏの積層構造の配線の形成に際し、フォト
リソグラフィにおける基板洗浄後の乾燥温度に対するＡ
ｌの消失不良状況およびレジスト密着性との関係を示
す。レジスト密着性は、エッチング後のパターン寸法と
レジスト寸法との差により判定した。
説明する。この実施の形態は、多結晶ＳｉＴＦＴアレイ
の製造における配線形成方法に関するものである。表１
に、ＡｌとＭｏの積層構造の配線の形成に際し、フォト
リソグラフィにおける基板洗浄後の乾燥温度に対するＡ
ｌの消失不良状況およびレジスト密着性との関係を示
す。レジスト密着性は、エッチング後のパターン寸法と
レジスト寸法との差により判定した。
【００１４】
【表１】
【００１５】表１に示すように、乾燥温度を１５０℃以
下にすることにより、Ａｌの円形状の消失不良は発生し
ない。しかしながら、乾燥温度が９０℃ではレジストの
密着性が悪化して微細な配線を形成することができな
い。この結果から、図２ないし図６に示した薄膜トラン
ジスタアレイの製造工程にて、ゲート配線１５を形成す
るためにＭｏ膜１５ａとＡｌ膜１５ｂを順次基板全面に
製膜して所定の形状のゲート配線１５に加工するフォト
リソグラフィにおいて、基板洗浄後の乾燥温度を１００
℃以上１５０℃以下にすることにより微細な低抵抗配線
を良好に形成できた。
下にすることにより、Ａｌの円形状の消失不良は発生し
ない。しかしながら、乾燥温度が９０℃ではレジストの
密着性が悪化して微細な配線を形成することができな
い。この結果から、図２ないし図６に示した薄膜トラン
ジスタアレイの製造工程にて、ゲート配線１５を形成す
るためにＭｏ膜１５ａとＡｌ膜１５ｂを順次基板全面に
製膜して所定の形状のゲート配線１５に加工するフォト
リソグラフィにおいて、基板洗浄後の乾燥温度を１００
℃以上１５０℃以下にすることにより微細な低抵抗配線
を良好に形成できた。
【００１６】次に、図１に、Ａｌ／Ｍｏの積層構造の配
線を形成した基板を、１０％，２０％，３０％の各グリ
セリンの濃度を添加した現像液中に浸漬した時のＡｌの
エッチング速度を示す。グリセリンを３０％添加した現
像液中では、Ａｌは５０Å／分程度でしかエッチングさ
れないため、通常現像時間が１．５分程度の現像工程で
は実用上問題ない。
線を形成した基板を、１０％，２０％，３０％の各グリ
セリンの濃度を添加した現像液中に浸漬した時のＡｌの
エッチング速度を示す。グリセリンを３０％添加した現
像液中では、Ａｌは５０Å／分程度でしかエッチングさ
れないため、通常現像時間が１．５分程度の現像工程で
は実用上問題ない。
【００１７】そこで、図２ないし図６に示した薄膜トラ
ンジスタアレイの製造方法において、フォトリソグラフ
ィ工程中、グリセリンを３０％添加した現像液を用いて
レジストを現像した。図３に示すＡｌ／Ｍｏの積層構造
のゲート配線１５を形成する工程において、ポジ型レジ
ストをグリセリンを添加した現像液にて現像すること
で、上層のＡｌが消失することなく微細で低抵抗なゲー
ト配線１５を形成できた。また、図５に示す所定の領域
にｐ型およびｎ型のトランジスタを形成する工程におい
ても、レジストをグリセリンを添加した現像液にて現像
することで、上層のＡｌが消失することなくｐ型半導体
領域１７ならびにｎ型半導体領域１８を形成できた。
ンジスタアレイの製造方法において、フォトリソグラフ
ィ工程中、グリセリンを３０％添加した現像液を用いて
レジストを現像した。図３に示すＡｌ／Ｍｏの積層構造
のゲート配線１５を形成する工程において、ポジ型レジ
ストをグリセリンを添加した現像液にて現像すること
で、上層のＡｌが消失することなく微細で低抵抗なゲー
ト配線１５を形成できた。また、図５に示す所定の領域
にｐ型およびｎ型のトランジスタを形成する工程におい
ても、レジストをグリセリンを添加した現像液にて現像
することで、上層のＡｌが消失することなくｐ型半導体
領域１７ならびにｎ型半導体領域１８を形成できた。
【００１８】なお、グリセリンの代わりにエチレングリ
コールを添加した現像液でも同等の効果が得られた。ま
た、配線下層をモリブデン（Ｍｏ）の代わりにモリブデ
ン合金にて形成してもよく、配線上層をアルミニウム
（Ａｌ）の代わりにアルミニウム合金にて形成してもよ
い。
コールを添加した現像液でも同等の効果が得られた。ま
た、配線下層をモリブデン（Ｍｏ）の代わりにモリブデ
ン合金にて形成してもよく、配線上層をアルミニウム
（Ａｌ）の代わりにアルミニウム合金にて形成してもよ
い。
【００１９】
【発明の効果】請求項１記載の配線形成方法によると、
ポジ型のレジストを用いたフォトリソグラフィ工程にお
いて、基板を洗浄して１００℃以上１５０℃以下で加熱
乾燥させることにより、加熱による配線上層のＡｌの消
失を防ぐことができ、低抵抗で微細な配線を形成でき
る。
ポジ型のレジストを用いたフォトリソグラフィ工程にお
いて、基板を洗浄して１００℃以上１５０℃以下で加熱
乾燥させることにより、加熱による配線上層のＡｌの消
失を防ぐことができ、低抵抗で微細な配線を形成でき
る。
【００２０】請求項２記載の配線形成方法によると、二
価アルコールまたは三価アルコールを含んだ現像液中で
はＡｌのエッチング速度は低下し、ポジ型のレジストを
用いたフォトリソグラフィによる配線を形成する工程に
おいて、レジストを現像する現像液によって配線上層の
Ａｌが消失せず、低抵抗で微細な配線を形成できる。請
求項３記載の配線形成方法によると、二価アルコールま
たは三価アルコールを含んだ現像液中ではＡｌのエッチ
ング速度は低下し、ポジ型のレジストを用いたフォトリ
ソグラフィによる所定の領域にレジストパターンを形成
する工程において、レジストを現像する現像液によって
配線上層のＡｌが消失しない。
価アルコールまたは三価アルコールを含んだ現像液中で
はＡｌのエッチング速度は低下し、ポジ型のレジストを
用いたフォトリソグラフィによる配線を形成する工程に
おいて、レジストを現像する現像液によって配線上層の
Ａｌが消失せず、低抵抗で微細な配線を形成できる。請
求項３記載の配線形成方法によると、二価アルコールま
たは三価アルコールを含んだ現像液中ではＡｌのエッチ
ング速度は低下し、ポジ型のレジストを用いたフォトリ
ソグラフィによる所定の領域にレジストパターンを形成
する工程において、レジストを現像する現像液によって
配線上層のＡｌが消失しない。
【００２１】以上の結果、薄膜トランジスタ形成プロセ
スにおいて、アルミニウムとモリブデンの積層構造の低
抵抗で微細な配線をＡｌの消失といった不良が生じるこ
となく実現でき、多結晶ＳｉＴＦＴアレイのより一層の
開口率の向上，高解像度化，大型化が図れるという効果
が得られる。
スにおいて、アルミニウムとモリブデンの積層構造の低
抵抗で微細な配線をＡｌの消失といった不良が生じるこ
となく実現でき、多結晶ＳｉＴＦＴアレイのより一層の
開口率の向上，高解像度化，大型化が図れるという効果
が得られる。
【図１】この発明の実施の形態における現像液中のＡｌ
のエッチング速度を示すグラフである。
のエッチング速度を示すグラフである。
【図２】従来からある薄膜トランジスタの製造工程の断
面図である。
面図である。
【図３】従来からある薄膜トランジスタの製造工程の断
面図である。
面図である。
【図４】従来からある薄膜トランジスタの製造工程の断
面図である。
面図である。
【図５】従来からある薄膜トランジスタの製造工程の断
面図である。
面図である。
【図６】従来からある薄膜トランジスタの製造工程の断
面図である。
面図である。
１１ ガラス基板 １２ アンダーコート膜 １３ 多結晶Ｓｉ膜 １４ ゲート絶縁膜 １５ ゲート配線 １５ａ モリブデン膜 １５ｂ アルミニウム膜 １６ レジスト １７ ｐ型半導体領域 １８ ｎ型半導体領域 １９ 第１層間絶縁膜 ２０ 画素電極 ２１ 第２層間絶縁膜 ２２ ソース・ドレイン配線 ２３ パッシベーション膜 ２４ 駆動回路部 ２５ 画素部
Claims (4)
- 【請求項１】 基板上に、下層がモリブデンまたはモリ
ブデン合金，上層がアルミニウムまたはアルミニウム合
金である配線をフォトリソグラフィにより形成する配線
形成方法であって、レジストを塗布する前に前記基板を
洗浄して１００℃以上１５０℃以下で加熱乾燥させるこ
とを特徴とする配線形成方法。 - 【請求項２】 基板上に、下層がモリブデンまたはモリ
ブデン合金，上層がアルミニウムまたはアルミニウム合
金である配線をフォトリソグラフィにより形成する配線
形成方法であって、二価アルコールまたは三価アルコー
ルを含んだ現像液にてレジストを現像することを特徴と
する配線形成方法。 - 【請求項３】 基板上に、下層がモリブデンまたはモリ
ブデン合金，上層がアルミニウムまたはアルミニウム合
金である配線をフォトリソグラフィにより形成する配線
形成方法であって、前記配線の一部をレジストにて被覆
する際に、二価アルコールまたは三価アルコールを含ん
だ現像液にて前記レジストを現像して被覆することを特
徴とする配線形成方法。 - 【請求項４】 二価アルコールまたは三価アルコールが
エチレングリコールまたはグリセリンであることを特徴
とする請求項２または請求項３記載の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32833696A JPH10172970A (ja) | 1996-12-09 | 1996-12-09 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32833696A JPH10172970A (ja) | 1996-12-09 | 1996-12-09 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10172970A true JPH10172970A (ja) | 1998-06-26 |
Family
ID=18209104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32833696A Pending JPH10172970A (ja) | 1996-12-09 | 1996-12-09 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10172970A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054836A (ja) * | 2007-08-28 | 2009-03-12 | Mitsubishi Electric Corp | Ｔｆｔ基板及びその製造方法 |
| JP2009237270A (ja) * | 2008-03-27 | 2009-10-15 | Mitsubishi Electric Corp | パターン形成方法、及び配線構造、並びに電子機器 |
-
1996
- 1996-12-09 JP JP32833696A patent/JPH10172970A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054836A (ja) * | 2007-08-28 | 2009-03-12 | Mitsubishi Electric Corp | Ｔｆｔ基板及びその製造方法 |
| JP2009237270A (ja) * | 2008-03-27 | 2009-10-15 | Mitsubishi Electric Corp | パターン形成方法、及び配線構造、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3916334B2 (ja) | 薄膜トランジスタ | |
| JP4296234B2 (ja) | 薄膜トランジスターの製造方法 | |
| JPH10172970A (ja) | 配線形成方法 | |
| JPH03136280A (ja) | 薄膜トランジスタマトリクス及びその製造方法 | |
| JP2000332125A (ja) | 半導体装置及びその製造方法 | |
| JPH118396A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| KR100992631B1 (ko) | 반도체 소자의 제조방법 | |
| JP2002353236A (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JP4178227B2 (ja) | 基板処理方法及び半導体装置の製造方法 | |
| JP2004165286A (ja) | 薄膜トランジスタの製造方法 | |
| JP2720833B2 (ja) | 半導体装置の製造方法 | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| KR0161232B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
| JP2002261286A (ja) | ポリシリコン薄膜トランジスタの信頼性を改善する製造方法 | |
| JP3303545B2 (ja) | 半導体装置の製法 | |
| JPH0936379A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01297620A (ja) | 透明電極の形成方法 | |
| JPH10200000A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1064904A (ja) | 半導体装置の製造方法 | |
| JPH117848A (ja) | 導電膜の形成方法 | |
| JP2000100962A (ja) | 半導体装置の製造方法 | |
| JPH02237032A (ja) | 半導体装置およびその製造方法 | |
| JPS63265447A (ja) | 半導体装置の多層配線の製造方法 | |
| JPH0862630A (ja) | 液晶表示装置の製造方法 |