JP2009237270A - パターン形成方法、及び配線構造、並びに電子機器 - Google Patents

パターン形成方法、及び配線構造、並びに電子機器 Download PDF

Info

Publication number
JP2009237270A
JP2009237270A JP2008083222A JP2008083222A JP2009237270A JP 2009237270 A JP2009237270 A JP 2009237270A JP 2008083222 A JP2008083222 A JP 2008083222A JP 2008083222 A JP2008083222 A JP 2008083222A JP 2009237270 A JP2009237270 A JP 2009237270A
Authority
JP
Japan
Prior art keywords
pattern
wiring
film
patterns
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008083222A
Other languages
English (en)
Other versions
JP5398158B2 (ja
Inventor
Ichiji Yamayoshi
一司 山吉
Atsunori Nishiura
篤徳 西浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008083222A priority Critical patent/JP5398158B2/ja
Publication of JP2009237270A publication Critical patent/JP2009237270A/ja
Application granted granted Critical
Publication of JP5398158B2 publication Critical patent/JP5398158B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】隣接するパターン間の開口部を、投影露光機の解像度よりも微細化することが可能であって、かつパターン間の寸法精度ずれが生じにくいパターン形成方法を提供する。
【解決手段】本発明に係るパターン形成方法は、被エッチング膜を成膜する工程と、複数のパターンとして残したい領域に対応して被エッチング膜の上層に複数のマスクパターンを形成する工程と、複数のマスクパターンをマスクとして、エッチング処理を行うことにより被エッチング膜のパターンを形成する工程とを備える。この複数のマスクパターンは、其々が、第1の被覆パターンと、この第1の被覆パターンの一部の領域において積層領域を有する第2の被覆パターンとにより形成されている。積層領域の短手方向の幅は、異なる複数のマスクパターンにおける隣接するマスクパターン間で同一になるようにする。
【選択図】図4

Description

本発明は、パターン形成方法、及び配線構造に関する。さらに、前記配線構造を備える電子機器に関する。
液晶表示装置のパネルには、表示領域、及びその外側に区画される額縁領域がある。近時においては、装置の小型化の要求に伴い、額縁領域の狭額縁化が強く求められている。額縁領域には、外部から表示領域に信号を供給するための複数の引回し配線が配設されており、この引回し配線の配設エリアは額縁領域のかなりの領域を占有している。従って、引回し配線の配設エリアを縮小化することができれば、狭額縁化を実現できる。
配線形成工程においては、基板上に金属膜を成膜し、その上層にレジスト膜を成膜し、露光、現像工程等のいわゆる写真製版工程によりレジストパターンを形成する。そして、このレジストパターンをマスクとして、その下層に成膜された金属膜をエッチングすることにより、額縁領域の配線を形成する。額縁領域の配線を2層構造としたものが既に製品化されている。2層構造の間隙には、配線同士が短絡しないように絶縁膜が配設されている。
引回し配線の配設エリアの縮小化を実現する方法として、配線ピッチを小さくする方法がある。露光工程の際の投影露光機が持つ解像度Rは、投影光学系の開口数NA,露光波長λ、レジスト材料に応じた定数kを用いて、下記<式1>により表わされる。
<式1> R=k・λ/NA
高解像度Rを得るためには、上記<式1>より、定数kの大きなレジスト材料を選択する、開口数NAの大きな投影光学系を用いる、若しくは波長λを短波長化することが有効であることがわかる。現在、パネル製造で用いられる投影露光機の開口数は、NA=0.1、若しくはNA=0.145であり、露光波長は、λ=436nm、405nmの混合光源、若しくはλ=365nmの光源が一般に用いられている。また、定数kは、レジスト材料の改良、プロセス条件の最適化により現在0.6程度となっている。現状の投影露光機においては、露光波長が436、405nmの混合光源の場合には、解像度R=2.62(NA=0.1)、露光波長が365nmの場合には、解像度R=1.51(NA=0.145)が実現可能レベルである。
特許文献1〜6及び非特許文献1には、フォトリソグラフィにおける光学的な解像度の限界よりも微細なパターンを形成する方法が提案されている。
図9(a)〜(e)に、特許文献1に記載のパターン形成方法の説明図を示す。まず、下地基板102の全面にエッチングストッパ層108、アルミニウム層(被エッチング層)103、ネガ型のレジスト層105を順次積層したものを用意し(図9(a)参照)、ピッチPのライン・アンド・スペースパターンが形成されたレチクル(不図示)を介して露光を行う。このときの基板102上に転写される投影像のX方向の光強度分布を、図9(b)に示す。
露光後、基板の露光位置を−X方向にP/4だけずらし、前記と同様のレチクルを介して露光を行う。このときの基板上に転写される投影像のX方向の光強度分布を図9(c)に示す。2回目の露光後、現像処理をすることにより、基板上の未露光領域のフォトレジストが溶解して除去される。これにより、図9(d)に示すように、幅P/4の領域が開口したレジスト層105のパターンが得られる。
続いて、ドライエッチングにより露出部分のアルミニウムを除去し、残されているレジストパターンを除去する。これにより、図9(e)に示すように、幅P/4の領域が開口したアルミニウム層103のパターンが得られる。
図10(a)〜(c)に、特許文献2に記載の微細パターン製造工程断面図を示す。下地基板202に積層されたパターン加工すべき導電層(被エッチング層)203の上層に、レジスト補助層208、第1レジスト205を成膜する。次いで、第1レジスト膜205のパターン形成を行い(図10(a)参照)、第1レジスト膜205のパターンをマスクとして、レジスト補助層208のパターンを得る。このレジスト補助層208のパターンが、第1のマスクパターンM208として機能する。
そして、露出された導電層203表面に、レジスト補助層208のパターン(第1のマスクパターンM208)に近接して、第2レジスト膜を成膜し、パターン形成を行う(図10(b)参照)。この第2レジスト膜のパターンが、第2のマスクパターンM206として機能する。次に、第1のマスクパターンM208と第2のマスクパターンM206をマスクとして、導電層203をエッチング加工する。これにより、投影露光機の解像度よりも微細な開口部を有する導電層203のパターンが得られる(図10(c)参照)。
図11(a)〜(d)に、特許文献3に記載の微細パターン形成工程断面図を示す。基板(不図示)上に、被エッチング膜303、第1感光膜(レジスト膜)305、第1中間膜308、第2中間膜309、非反射膜310、第2感光膜306が形成されたものを用意し、図11(a)に示すように、第1のフォトマスク(レチクル)320を介して露光を行う。そして、現像、エッチング処理により、非反射膜310、及び第2中間膜309のパターン形成を行う。これらのパターンが、第1のマスクパターンとして機能する。第2感光膜306を除去した後、第3感光膜311を塗布し、第2のフォトマスク321を介して露光を行う(図11(b)参照)。そして、第3感光膜311のパターンを得る。この第3感光膜311のパターンが、第2のマスクパターンとして機能する。
次いで、これらのマスクパターンをマスクとして、第1中間膜308のパターン形成を行う(図11(c)参照)。その後、第1感光膜305のパターン形成を行い、第1感光膜パターンのみを被エッチング層303の上部に残す(図11(d)参照)。被エッチング層303の微細パターンは、この第1感光膜305のパターンをマスクとしてエッチング加工を行うことにより得られる。
特開平10−177947号公報 第3図、第4図、段落番号0019−0037 特開平6−310470号公報 第2図 段落番号0019−0022 特開平9−181059号公報 第1図−第8図、段落番号0012−0028 特開平9−205081号公報 第1図−第6図 特開平8−264512号公報 第1図 特開2006−303504号公報 MICRODEVICES2007(12月号雑誌)次世代露光技術
高解像度Rを得る方法として、パターンを転写するレチクルに位相シフトレチクルを用いる方法、投影光学系の方で光軸を偏心させた変形照明法が提案され、シリコン基板を用いた半導体素子を製造する分野において実用化されている。しかしながら、これらの方法は、設備面、コスト面等から限界がある。とりわけ、コスト重視のパネル製造分野においては不向きであり、コスト面に優れる技術の開発が切望されている。
微細パターンを形成するに際しては、投影露光機の解像度の他に、レジストのパターニング特性等の性能が重要となる。上記特許文献1において使用するネガ型のフォトレジストは、現像時に膜が膨潤しやすく、隣接するレジストパターンがくっついたり、現像後のレジストパターンが蛇行したりしやすいといった問題がある。このため、レジストメーカにより、ポジ型のレジスト開発が精力的になされてきた。その結果、ポジ型レジストの高性能化が進展してきた。そして、現在の標準は、ポジ型レジストとなっている。
上記特許文献2の方法においては、第1のマスクパターンと第2のマスクパターンを異なる材料により形成している。異なるマスクパターンを用いた場合、得られる被エッチング層のパターンは必ずしも同一形状とはならず、第1のマスクパターンにより形成された被エッチング層パターンと、第2のマスクパターンにより形成された被エッチング層のパターンとで寸法差が生じやすいという問題がある。とりわけ、同一の幅や形状のパターンを異なる材料のマスクにより形成する場合には、その寸法差は深刻となり、信頼性低下を招来する。また、上記特許文献3においては、第1のマスクパターンと第2のマスクパターンの位置ずれが生じた場合に、配線間隔の幅に差が生じてしまうという問題点もある。上記特許文献4〜6、非特許文献1においても同様の問題が生じ得る。
本発明は、上記背景に鑑みてなされたものであり、その目的とするところは、パターン間の開口部を、投影露光機の解像度よりも微細化することが可能であって、かつパターン間の寸法精度ずれが生じにくいパターン形成方法、配線構造、及び当該配線構造を有する電子機器を提供することである。
本発明に係るパターン形成方法は、複数のパターンにおける隣接するパターン間の開口部を、投影露光機の解像度よりも微細化することが可能なパターン形成方法であって、被エッチング膜を成膜する工程と、前記複数のパターンとして残したい領域に対応して前記被エッチング膜の上層に複数のマスクパターンを形成する工程と、前記複数のマスクパターンをマスクとして、エッチング処理を行うことにより前記被エッチング膜のパターンを形成する工程と、を備え、前記複数のマスクパターンは、其々が、第1の被覆パターンと、当該第1の被覆パターンと一部の領域において積層領域を有する第2の被覆パターンとを用いて形成され、前記積層領域の短手方向の幅は、前記複数のマスクパターンにおける隣接するマスクパターン間で同一になるようにする。
本発明に係る第1の態様の配線構造は、上記パターン形成方法により形成されたものである。
本発明に係る第2の態様の配線構造は、周期構造を有する配線構造であって、前記配線の直上層には、当該配線の延在方向に直交する配線幅の一端部から、他端部の手前の領域に、当該配線の延在方向に亘って形成された無機絶縁膜を備え、前記無機絶縁膜の上層に、パッシベーション膜が形成されているものである。
本発明に係る電子機器は、上記第1の態様、又は第2の態様に係る配線構造を有するものである。
本発明によれば、パターン間の開口部を、投影露光機の解像度よりも微細化することが可能であって、かつパターン間の寸法精度ずれが生じにくいパターン形成方法、配線構造、及び当該配線構造を有する電子機器を提供することができるという優れた効果を有する。
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。
[実施形態1]
本実施形態1に係る表示装置は、アクティブマトリクス型であり、スイッチング素子として薄膜トランジスタ(TFT)を有する。図1は、本実施形態1に係る液晶表示装置100の構成を示す断面図であり、図2は、液晶表示装置100に備えられたTFTアレイ基板1の模式的平面図である。
液晶表示装置100は、図1に示すように、液晶表示パネル70とバックライト77を備えている。液晶表示パネル70は、入力される表示信号に基づいて画像表示を行うように構成されている。バックライト77は、液晶表示パネル70の反視認側に配置されており、液晶表示パネル70を介して視認側へ光を照射するように構成されている。バックライト77は、光源、導光板、反射シート、拡散シート、プリズムシート、反射偏光シートなどを備えた一般的な構成のものを用いることができる。
液晶表示パネル70は、図1に示すように、薄膜トランジスタアレイ基板(以下、「TFTアレイ基板」という)1、対向基板71、偏光板72、対向電極73、配向膜74、液晶75、スペーサ76、シール材78等を有する。また、TFTアレイ基板1には、図2に示すように、ゲート線(走査信号線)30、ゲート引回し配線31、ソース線(表示信号線)40、ソース引回し配線41、ゲートドライバ32、ソースドライバ42、配線基板50等を備えている。
TFTアレイ基板1には、図2に示すように、矩形状に形成された表示領域60と、この外側に区画される額縁領域61がある。表示領域60には、複数のゲート線30と複数のソース線40が形成されている。ゲート線30は、図2中の横方向に延在し、縦方向に複数並設されている。また、ゲート線30と平行に蓄積容量線33が複数並設されている。ソース線40は、ゲート線30と絶縁層(不図示)を介して交差するように、図2中の縦方向に延在し、横方向に複数並設されている。
ゲート線30とソース線40の交差点付近には、マトリクス状にTFT62が設けられている。そして、隣接するゲート線30とソース線40とで囲まれた領域に、画素電極(不図示)が形成され、この領域が画素63として機能する。TFT62を構成するゲート、ソース、及びドレインは、それぞれゲート線30、ソース線40及び画素電極に接続されている。画素電極は、例えば、ITO(Indium Tin Oxide)などの透明導電性薄膜から形成されている。この複数の画素63が形成されている領域が、表示領域60である。
額縁領域61には、図2に示すように、ゲートドライバ32、ソースドライバ42、ゲート引回し配線31、ソース引回し配線41等が配設されている。ゲートドライバ32やソースドライバ42は、COG(Chip On Glass)技術により実装されている。ゲートドライバ32は、外部配線51を介してフレキシブルプリント回路基板(「FPC」(Flexible Printed Circuit))等の配線基板50と接続されている。同様にして、ソースドライバ42は、外部配線51を介してFPC等の配線基板50と接続されている。そして、配線基板50を介してゲートドライバ32やソースドライバ42に外部からの各種信号が供給される。
ゲート引回し配線31は、ゲートドライバ32から図2中の額縁領域61の右側部に設けられた引回し配線エリアに配設されている。ソース引回し配線41は、額縁領域61の図2中の下側領域にて、ソースドライバ42から表示領域60までの領域に配設されている。
ゲート引回し配線31は、表示領域60に配設されたゲート線30に信号を供給する。同様にしてソース引回し配線41は、表示領域60に配設されたソース線40に信号を供給する。本実施形態1に係る引回し配線は、全ての引回し配線の配線幅、及び配線間隔を同一とした。
画素63には、少なくとも1つのTFT62と、このTFT62と接続する蓄積容量素子34とが形成されている。蓄積容量素子34は、TFT62と電気的に接続されているのみならず、蓄積容量線33を介して対向電極73とも電気的に接続されている、従って、蓄積容量素子34は画素電極と対向電極73との間の容量と並列に接続されていることになる。
ゲートドライバ32は、外部からの制御信号に基づいてゲート引回し配線を介して走査信号をゲート線30に供給する。この走査信号によって、ゲート線30が順次選択されることになる。また、ソースドライバ42は、外部からの制御信号や表示データに基づいて、ソース引回し配線を介して表示信号をソース線40に供給する。これにより、表示データに応じた表示電圧を各画素電極に供給することができる。
なお、ここでは、ゲートドライバ32やソースドライバ42は、COG技術を用いてTFTアレイ基板1上に直接実装したが、この構成に限られるものではない。例えば、TCP(Tape Carrier Package)によりドライバをTFTアレイ基板1に接続してもよい。
液晶表示パネル70は、図1に示すように、互いに対向配置されるTFTアレイ基板1及び対向基板71と、両基板を接着するシール材78とで囲まれる空間に、液晶75が封入されている。両基板の間は、スペーサ76によって、所定の間隔となるように維持されている。
TFTアレイ基板1において、上述した各電極及び配線等の上には配向膜74が形成されている。一方、対向基板71のTFTアレイ基板1に対向する面には、カラーフィルタ(不図示)、BM(Black Matrix)(不図示)、対向電極73、配向膜74等が形成されている。また、TFTアレイ基板1及び対向基板71の外側の面にはそれぞれ、偏光板72や位相差板(不図示)等が設けられている。なお、対向電極はTFTアレイ基板1側に配置されている場合もある。
上記構成の液晶表示装置100は、例えば以下のように駆動する。走査信号が、ゲートドライバ32から各ゲート線30に供給される。各走査信号によって、1つのゲート線30に接続されているすべてのTFT62が同時にオンとなる。一方、表示信号は、ソースドライバ42から各ソース線40に供給され、画素電極に表示信号に応じた電荷が蓄積される。表示信号が書き込まれた画素電極と対向電極73との電位差に応じて、画素電極と対向電極73間の液晶の配列が変化する。これによって液晶層を透過する光の偏光状態が変化する。すなわち、バックライトユニットからの光が偏光板を透過して直線偏光となり、液晶層を通過することによって偏光状態に変化する。
従って、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。換言すると、バックライトユニットから液晶表示パネルを通過する透過光のうち、視認側の偏光板を通過する光の量が変化する。液晶の配列方向は、印加される表示電圧によって変化するため、表示電圧を制御することで、視認側の偏光板を通過する光量を変化させることができる。画素63毎に表示電圧を変えることによって、所望の画像を表示することができる。なお、蓄積容量素子34において、画素電極と対向電極との間の電界と並列に電界を形成させることにより、表示電圧を保持することができる。
次に、隣接するパターン間の開口部を、投影露光機の解像度よりも微細化することが可能なパターンの形成方法について、周期構造を有するソース引回し配線41の配線構造を例にとって詳細に説明する。ここで、「周期構造」とは、同一寸法、若しくは異なる寸法の同一の機能を有するパターンが並列に複数配置されている構造をいうものとする。
前述したように、額縁領域61の狭額縁化を実現するためには、ゲート引回し配線エリア、ソース引回し配線エリアの面積を小さくすることが効果的である。一方で、引回し配線は図1に示すように長い距離に亘るので、配線抵抗を考慮する必要がある。従って、引回し配線の幅を、配線抵抗を考慮して必要な幅を確保しつつ、引回し配線の配線間隔を狭くすることが望ましい。さらに、高信頼性化、高品質化を実現するためには、複数の配線、配線間隔の寸法精度を高めることが重要である。配線の寸法精度が低く、配線毎に意図した配線抵抗にずれが生じると表示品位が低下してしまい、場合によっては正常な表示ができなくなってしまう場合がある。
図3及び図4は、本実施形態1に係るTFTアレイ基板1上のソース引回し配線41近傍の模式的な製造工程断面図である。なお、TFT62については、公知の方法により製造することができるので、本明細書においては割愛する。
下地基板2上に、被エッチング膜3、無機絶縁膜4、第1レジスト5をこの順に基板全面に成膜する(図3(a)参照)。ここで、下地基板2とは、例えば、ガラス基板等の絶縁性基板、その上層に形成された下地膜、半導体層、ゲート絶縁膜、ゲート電極、層間絶縁膜により構成される。また、被エッチング膜3は、ソース引回し配線、ソース電極、ドレイン電極、ソース線等のパターンを形成するための膜である。被エッチング膜3としては、例えば、アルミニウム等の金属材料を好適に用いることができる。第1レジスト5は、前述したようにポジ型のレジストを用いる。
図5(a)は、本実施形態1に係る露光工程の際の投影露光機に用いるレチクルの概略図であり、図5(b)は、投影光学系から作られる空間像の光強度分布図である。
上記第1レジスト5を積層したTFTアレイ基板1に対して、投影露光機(不図示)によって第1レチクル10(図5(a)参照)を介して露光を行う。第1レチクル10は、無機絶縁膜4が所望のパターンとなるように、透光基板11表面に遮光パターン12が形成されている。遮光パターン12は、クロム膜などにより構成することができる。
前述したように、ソース引回し配線41は、ソース線等と同時にパターン形成するため、本来ならば、第1レチクル10にソース電極、ドレイン電極、ソース線などを形成するためのパターンが盛り込まれているが、説明の便宜上、これらを省略して図示する。また、遮光パターン12の間隔が投影露光機の解像度Rの寸法である遮光パターン形成領域を第1の領域A1とし、解像度R以上の寸法である遮光パターン形成領域を第2の領域A2とする。本実施形態1においては、引回しソース配線41を形成するための遮光パターン12の幅w1は、一定のものを用いた。なお、ここでいう幅とは、配線の延在方向に直交する方向における幅を云うものとする。
投影露光機によって第1レチクル10を透過した照射光は、投影光学系によって図5(b)のような方形波状の光強度分布15を持った投影像が形成される。そして、遮光パターンをTFTアレイ基板1上の第1レジスト5に転写する。その後、アルカリ現像液により現像処理する。これにより、現像液に不溶な未露光部が残存し、第1レジスト5のパターンが得られる(図3(b)参照)。上記第1の領域A1における第1レジスト5のパターン間の開口部寸法は、解像度Rとなる。
次いで、第1レジスト5のパターンをマスクとして、無機絶縁膜4のエッチングを行う。具体的には、CFガスを用いたドライエッチング等を行う。その後、第1レジスト5のパターンは、Oアッシングや剥離液によって除去する。これにより、無機絶縁膜4のパターンが被エッチング膜3上に形成される(図3(c)参照)。この無機絶縁膜4のパターンが、第1の被覆パターンM4として機能する。なお、上記第1の領域A1における第1の被覆パターンM4のパターン間の開口部寸法は、解像度Rとなる。
続いて、無機絶縁膜4のパターン(第1の被覆パターンM4)の上層に第2レジスト6を塗布する(図3(d)参照)。そして、第2レジスト6を積層したTFTアレイ基板1に対して、投影露光機(不図示)によって第2レチクル20(図6(a)参照)を介して露光を行う。第2レチクル20は、第2レジスト6が所望のパターンとなるように、透光基板21表面に遮光パターン22が形成されている。第2レチクル20には、第1の被覆パターンM4の一部と重なり合う位置に遮光パターン22が形成されたものを用いる。本実施形態1においては、引回し配線41を形成するための遮光パターン22の幅w2は、一定のものを用いた。
なお、被エッチング膜3を用いて形成するソース電極、ドレイン電極、ソース線などのパターンは、無機絶縁膜4のパターン(第1の被覆パターンM4)により形成する。従って、第2レチクル20の遮光パターン82は、主にソース引回し配線41部分を形成するために用いられる。
投影露光機によって第2レチクル20を透過した照射光は、投影光学系によって図6(b)のような方形波状の光強度分布25を持った投影像が形成される。そして、遮光パターン22をTFTアレイ基板1上の第2レジスト6に転写する。その後、アルカリ現像液により現像処理する。これにより、現像液に不溶な未露光部が残存し、第2レジスト6のパターンが得られる(図4(a)参照)。このパターンが、第2の被覆パターンM6として機能する。
其々のマスクパターンは、第1の被覆パターンM4と、第2の被覆パターンM6により構成される。そして、これらの第1の被覆パターンM4と第2の被覆パターンM6には、その一部の領域に積層領域がある。この積層領域は、本実施形態1においては、配線の延在方向に直交する幅方向の中央領域近傍に、配線の延在方向に亘って形成されている。
第2の被覆パターンM6の開口部の寸法は、解像度Rとなる。従って、第1の被覆パターンM4と第2の被覆パターンM6との間隙W4は、解像度Rの寸法よりも小さくなる。また、第1の被覆パターンM4と第2の被覆パターンM6との配線の延在方向と直交する配線幅方向(図4中のX方向)の積層幅W3は、隣接するマスクパターン間において同一となるようにする。
第2レジスト6のパターン(第2の被覆パターンM6)と無機絶縁膜4のパターン(第1の被覆パターンM4)の積層幅W3は、第1の露光工程と、第2の露光工程で生じる位置合わせずれ量と、無機絶縁膜4のパターンの寸法制御性と、第2レジスト6のパターンの寸法制御性を考慮して決定する。露光装置の解像度、用いる被覆パターンの精度等により変動するので一概には言えないが、積層幅W3を0.8μm以上確保することが好ましい。積層幅W3を0.8μm以上とすることにより、信頼性の高い配線構造を提供することができる。
続いて、第2の被覆パターンM6と第1の被覆パターンM4をマスクとし、これらの側壁を利用することにより被エッチング膜3のエッチングを行う。被エッチング膜として、例えばアルミ材料を用いた場合、Cl等の塩化物のエッチングガスを用いることができる。塩素原子や分子は、アルミとの反応性が高く、アンダーカットが生じやすい。また、塩化物は水分と反応してアルミを腐食する。アンダーカットは寸法制御性が悪く、特に形状が好ましくない。また、アルミの腐食が発生すると配線の信頼性低下や配線間の短絡を生じる可能性がある。このため、側壁保護膜を形成させることが有効であり、臭素系ガス等を用いてアルミ側壁にデポ膜を形成したりする。同様に、レジストからの分解物により側壁保護膜を形成するようにしてもよい。この場合、第2レジスト6のパターンが側壁保護膜の供給源となる。
被エッチング膜3のパターンを形成した後、第2の被覆パターンM6(第2レジスト6のパターン)をOアッシング、若しくは剥離液等によって除去する。これにより、第1の被覆パターンM4である無機絶縁膜4のパターンが上層に形成された被エッチング膜3の配線が形成される(図4(b)参照)。これにより、第1の領域A1に形成された被エッチング膜3から構成される配線は、幅W5のものが得られる。この配線が、本実施形態1においては、ソース引回し配線41として機能する。
なお、ソース引回し配線41以外のTFTのソース・ドレイン電極やソース線部分の被エッチング膜3は無機絶縁膜4をマスクとして加工され、これらの上層にも無機絶縁膜4のパターンがそのまま残っている。ソース引回し配線41等を形成後、全面にパッシベーション膜7を形成する(図4(c)参照)。無機絶縁膜4は、パッシベーション膜の一部として、TFTアレイ基板の保護膜として機能する。
本実施形態1に係るパターン形成方法によれば、マスクパターンを第1の被覆パターンM4と第2の被覆パターンM6により構成し、かつ、第1の被覆パターンM4と第2の被覆パターンM6が積層された領域を設けることにより、投影露光機の解像度よりも微細な開口部を簡便な方法にて形成することができる。従って、現行のパネル製造ラインで利用されている投影露光機と、標準的なポジレジストによって、特殊なプロセスや追加設備なしに、解像度R以下の微細パターンを形成することが可能である。また、第1の露光工程と、第2の露光工程を分けているので、互いの光干渉がなく、解像度R以下の配線間隔を良好に得ることができる。本実施形態1においては、引回し配線にこの構造を採用することにより、額縁領域の狭額縁化を図ることができる。
また、本実施形態1においては、配線間の間隙(開口部の幅)と同一方向の第1の被覆パターンM4と第2の被覆パターンM6の積層幅W3を隣接する配線間で同一としているので、露光時の位置合わせ精度の誤差により、積層幅W3の方向に位置合わせずれが生じた場合においても、異なる配線間で配線幅を一定に保つことが可能となる。すなわち、積層幅W3により、位置合わせずれ分を吸収することにより、配線の幅を一定に保つことが可能となる。これにより、配線毎に抵抗が変動し、表示品位が低下してしまうことを防止することができる。また、上記位置合わせずれが生じた場合、配線間の間隙も略同一とすることが可能となる。以上により、本発明は、ライン・アンド・スペースパターン等の周期構造を有するパターン形成に特に有効に利用することができる。
また、本実施形態1においては、第1の被覆パターンと第2の被覆パターンを異なる材料により形成している点において上記特許文献2と類似しているが、第1の被覆パターンと第2の被覆パターンの積層領域W3を設け、第1の被覆パターンM4、及び第2の被覆パターンM6により1つのマスクパターンを形成している点で相違している。従って、本実施形態1によれば、隣接するマスクパターンを比較した際に、被覆パターンの構成材料に起因したパターン形状の相違は生じない。
なお、本実施形態1においては、被エッチング膜3の配線パターンがソース引回し配線41である例について説明したが、ゲート引回し配線31においても同様の方法により製造することができる。また、第1の被覆パターンを無機絶縁膜により構成した例について説明したが、これに限定されるものではなく、例えば、レジスト膜や有機絶縁膜により構成してもよい。また、第2の被覆パターンをレジスト膜により構成した例について説明したが、絶縁膜等により構成してもよい。また、本実施形態1においては、額縁領域に形成された配線構造の例について説明したが、これに限定されるものではなく、表示領域の配線構造に適用してもよい。
さらに、配線パターンに限定されず、投影露光機の解像度よりも微細な開口部を有するパターンを形成したい場合に本件発明を利用することが可能である。この場合には、第1の被覆パターンと第2の被覆パターンの一部が互いに重なる積層領域の短手方向の幅を、複数のマスクパターンにおける隣接するマスクパターン間で同一になるように設定する。
また、本実施形態1においては、電子機器の例として液晶表示装置を例にとり説明したが、EL表示装置、プラズマ表示装置等のフラットパネル表示装置、半導体装置等の種々の電子機器に適用することができることは言うまでもない。また、本実施形態1に係るパターン形成方法は、投影露光機の解像度よりも微細な開口部を形成するために有効なパターン形成方法であるが、投影露光機の解像度よりも大きな開口部を形成するために利用することを排除するものではない。
[実施形態2]
次に、上記実施形態とは異なる配線構造の一例について説明する。なお、以降の説明において、上記実施形態と同一の要素部材は同一の符号を付し、適宜その説明を省略する。
本実施形態2に係るTFTアレイ基板1上のソース引回し配線は、以下の点を除く基本的な構成、及び動作は、上記実施形態1と同様である。すなわち、上記実施形態1においては、ソース引回し配線の配線幅を略同一としていたのに対し、本実施形態2においては、ソース引回し配線の配線幅が異なる点において相違する。
図7(a)〜(c)に、本実施形態2に係るTFTアレイ基板のソース引回し配線近傍の模式的な製造工程断面図を示す。本実施形態2に係るTFTアレイ基板は、図7(c)に示すように、配線幅(W5、W6,W7)が異なる周期構造を有するライン・アンド・スペースパターンを備える。
上記実施形態1と同様の方法により、被エッチング膜3、無機絶縁膜4のパターンからなる第1の被覆パターンM4を得る。そして、その上層に第2レジスト6を塗布し、無機絶縁膜4のパターンとその一部の領域が重なり合うように第2レジスト6のパターンを形成する。第2レチクル(不図示)の遮光パターンの幅は、目的とする配線幅に応じて適宜設定する。露光後、現像処理により第2レジスト6のパターンが得られる(図7(a)参照)。このパターンが第2の被覆パターンM6として機能する。
第2の被覆パターンM6の開口部の寸法は、解像度Rであり、上記実施形態1と同様に第1の被覆パターンM4と第2の被覆パターンM6との間隙W4は、解像度Rの寸法よりも小さくなる。第2レジスト6のパターン(第2の被覆パターン)と無機絶縁膜4のパターン(第1の被覆パターン)との積層幅W3は、複数のマスクパターンにおける隣接するマスクパターン間で一定とする。積層幅W3は、第1の露光工程と、第2の露光工程で生じる位置合わせずれ量と、無機絶縁膜4のパターンの寸法制御性と、第2レジスト6のパターンの寸法制御性を考慮して決定する。
続いて、第2レジスト6のパターン(第2の被覆パターンM6)と無機絶縁膜4のパターン(第1の被覆パターンM4)とをマスクパターンとして、被エッチング膜3のエッチングを行う。被エッチング膜3のパターンを形成した後、第2レジスト6のパターンをOアッシング、若しくは剥離液等によって除去する。これにより、無機絶縁膜4のパターンと、第2レジスト6のパターンが形成されていた位置に被エッチング膜よりなる配線が形成される(図7(b)参照)。この配線が、本実施形態2において、ソース引回し配線41として機能する。
無機絶縁膜4のパターンは、被エッチング膜3のパターンであるソース引回し配線41上に残存する。すなわち、上記第2レジスト6のパターンの除去時に、無機絶縁膜4のパターンが残存するようにする。ソース引回し配線41等を形成後、全面にパッシベーション膜7を形成する(図7(c)参照)。
本実施形態2に係るパターン形成方法によれば、上記実施形態1と同様に、投影露光機の解像度よりも微細な開口部を簡便な方法にて形成することができる。また、本実施形態2においては、配線間の間隙(開口部の幅)と同一方向の第1の被覆パターンM4と第2の被覆パターンM6の積層幅W3を隣接する配線間で同一としているので、露光時の位置合わせ精度の誤差により、積層幅W3の方向に位置合わせずれが生じた場合、異なる配線間で配線幅にばらつきが生じることを抑制し、表示品位が低下してしまうことを防止することができる。また、位置合わせ精度の誤差により、積層幅W3の方向に位置合わせずれが生じた場合において、配線間隔W4を略同一間隔とすることが可能となる。
[実施形態3]
本実施形態3に係るTFTアレイ基板1上のソース引回し配線は、以下の点を除く基本的な構成、及び動作は、上記実施形態1と同様である。すなわち、上記実施形態1においては、ソース引回し配線の配線積層幅W3、配線間隔W4を略同一としていたのに対し、本実施形態3においては、ソース引回し配線の配線幅、配線間隔が場所によって異なる点において相違する。
図8(a)〜(c)に、本実施形態3に係るTFTアレイ基板のソース引回し配線近傍の模式的な製造工程断面図を示す。本実施形態3に係るTFTアレイ基板は、図8(c)に示すように、配線幅(W5、W6,W7)が異なり、かつ配線間隔(W4、W8)が異なる周期構造を有するライン・アンド・スペースパターンを備える。
上記実施形態1と同様に、無機絶縁膜4のパターンからなる第1の被覆パターンM4を得る。そして、その上層に第2レジスト6を塗布し、無機絶縁膜4のパターンとその一部の領域が重なり合うように第2レジスト6のパターンを形成する。第2レチクル(不図示)の遮光パターンの幅は、目的とする配線幅に応じて適宜設定する。露光後、現像処理により第2レジスト6のパターンが得られる(図8(a)参照)。このパターンが第2の被覆パターンM6として機能する。
第2の被覆パターンM6の開口部の寸法は、解像度Rとなる。従って、第1の被覆パターンM4と第2の被覆パターンM6との間隙W4及びW8は、解像度Rの寸法よりも小さくなる。第2レジスト6のパターンと無機絶縁膜4のパターンの積層幅W3は、各マスクパターン間で一定とする。積層幅W3は、第1の露光工程と、第2の露光工程で生じる位置合わせずれ量と、無機絶縁膜4のパターンの寸法制御性と、第2レジスト6のパターンの寸法制御性を考慮して決定する。
続いて、第2レジスト6のパターン(第2の被覆パターンM6)と無機絶縁膜4のパターン(第1の被覆パターンM4)をマスクパターンとして、被エッチング膜3のエッチングを行う。被エッチング膜3のパターンを形成した後、第2レジスト6のパターンをOアッシング、若しくは剥離液等によって除去する。これにより、無機絶縁膜4のパターンと、第2レジスト6のパターンが形成されていた位置に被エッチング膜よりなる配線が形成される(図8(b)参照)。この配線が、本実施形態3において、ソース引回し配線41として機能する。
無機絶縁膜4のパターンは、被エッチング膜3のパターンであるソース引回し配線41上に残存する。すなわち、上記第2レジスト6のパターンの除去時に、無機絶縁膜4のパターンが残存するようにする。ソース引回し配線41等を形成後、全面にパッシベーション膜7を形成する(図8(c)参照)。
本実施形態3に係るパターン形成方法によれば、上記実施形態1と同様に、投影露光機の解像度よりも微細な開口部を簡便な方法にて形成することができる。また、本実施形態3においては、配線間の間隙(開口部の幅)と同一方向の第1の被覆パターンM4と第2の被覆パターンM6の積層幅W3を隣接する配線間で同一としているので、露光時の位置合わせ精度の誤差により、積層幅W3の方向に位置合わせずれが生じた場合、異なる配線間で配線幅のばらつきが生じることを抑制し、表示品位が低下してしまうことを防止することができる。また、位置合わせ精度の誤差により、積層幅W3の方向に位置合わせずれが生じた場合において、配線間隔のばらつきが生じることを抑制することが可能となる。
実施形態1に係る液晶表示装置の要部の模式的な切断部断面図。 実施形態1に係る液晶表示パネルの模式的平面図。 (a)〜(d)は、実施形態1に係る配線パターン製造工程断面図。 (a)〜(c)は、実施形態1に係る配線パターン製造工程断面図。 (a)は、実施形態1に係る第1レチクルの模式的断面図であり、(b)は、第1の露光工程で投影光学系によって形成される空間像の光強度分布図。 (a)は、実施形態1に係る第2レチクルの模式的断面図であり、(b)は、第2の露光工程で投影光学系によって形成される空間像の光強度分布図。 (a)〜(c)は、実施形態2に係る配線パターン製造工程断面図。 (a)〜(c)は、実施形態3に係る配線パターン製造工程断面図。 (a)〜(e)は、特許文献1に記載の微細パターンの製造工程説明図。 (a)〜(c)は、特許文献2に記載の微細パターン製造工程説明図。 (a)〜(d)は、特許文献3に記載の微細パターン製造工程説明図。
符号の説明
1 TFTアレイ基板
2 下地基板
3 被エッチング膜
4 無機絶縁膜
5 第1レジスト
6 第2レジスト
7 パッシベーション膜
10 第1レチクル
11 透光基板
12 遮光パターン
20 第2レチクル
21 透光基板
22 遮光パターン
30 ゲート線
31 ゲート引回し配線
32 ゲートドライバ
33 蓄積容量線
34 蓄積容量素子
40 ソース線
41 ソース引回し配線
42 ソースドライバ
60 表示領域
61 額縁領域
62 TFT
63 画素
70 液晶表示パネル
71 対向基板
72 偏光板
73 対向電極
74 液晶
75 配向膜
76 スペーサ
77 バックライト
78 シール材
100 液晶表示装置

Claims (7)

  1. 複数のパターンにおける隣接するパターン間の開口部を、投影露光機の解像度よりも微細化することが可能なパターン形成方法であって、
    被エッチング膜を成膜する工程と、
    前記複数のパターンとして残したい領域に対応して前記被エッチング膜の上層に複数のマスクパターンを形成する工程と、
    前記複数のマスクパターンをマスクとして、エッチング処理を行うことにより前記被エッチング膜のパターンを形成する工程と、を備え、
    前記複数のマスクパターンは、其々が、第1の被覆パターンと、当該第1の被覆パターンと一部の領域において積層領域を有する第2の被覆パターンとを用いて形成され、
    前記積層領域の短手方向の幅は、前記複数のマスクパターンにおける隣接するマスクパターン間で同一になるようにするパターン形成方法。
  2. 前記被エッチング膜のパターンは、周期構造を有する配線であり、
    前記積層領域は、前記配線の延在方向に直交する幅方向の中央領域近傍に、当該配線の延在方向に亘って形成することを特徴とする請求項1に記載のパターン形成方法。
  3. 前記配線の配線幅、配線間隔が略同一であることを特徴とする請求項2に記載のパターン形成方法。
  4. 前記第1の被覆パターンを無機絶縁膜により形成し、前記第2の被覆パターンをポジ型レジストにより形成することを特徴とする請求項1、2又は3に記載のパターン形成方法。
  5. 請求項1〜4のいずれか1項に記載のパターン形成方法により形成された配線構造。
  6. 周期構造を有する配線構造であって、
    前記配線の直上層には、当該配線の延在方向に直交する配線幅の一端部から、他端部の手前の領域に、当該配線の延在方向に亘って形成された無機絶縁膜を備え、
    前記無機絶縁膜の上層に、パッシベーション膜が形成されている配線構造。
  7. 請求項5又は6に記載の配線構造を有する電子機器。
JP2008083222A 2008-03-27 2008-03-27 パターン形成方法、及び配線構造、並びに電子機器 Active JP5398158B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008083222A JP5398158B2 (ja) 2008-03-27 2008-03-27 パターン形成方法、及び配線構造、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008083222A JP5398158B2 (ja) 2008-03-27 2008-03-27 パターン形成方法、及び配線構造、並びに電子機器

Publications (2)

Publication Number Publication Date
JP2009237270A true JP2009237270A (ja) 2009-10-15
JP5398158B2 JP5398158B2 (ja) 2014-01-29

Family

ID=41251277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008083222A Active JP5398158B2 (ja) 2008-03-27 2008-03-27 パターン形成方法、及び配線構造、並びに電子機器

Country Status (1)

Country Link
JP (1) JP5398158B2 (ja)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656630A (en) * 1979-10-15 1981-05-18 Nec Corp Manufacture of semiconductor element
JPH04206813A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 露光方法
JPH08138996A (ja) * 1994-11-09 1996-05-31 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10172970A (ja) * 1996-12-09 1998-06-26 Matsushita Electric Ind Co Ltd 配線形成方法
JPH1116910A (ja) * 1997-06-24 1999-01-22 Sony Corp 半導体装置およびその製造方法
JPH11202469A (ja) * 1998-01-16 1999-07-30 Nec Corp 縮小投影露光用マスク
JPH11214280A (ja) * 1998-01-20 1999-08-06 Nec Corp パターン形成方法
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2001142224A (ja) * 1999-08-31 2001-05-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005294822A (ja) * 2004-03-16 2005-10-20 Interuniv Micro Electronica Centrum Vzw 半導体デバイス製造方法および半導体構造
JP2006154127A (ja) * 2004-11-26 2006-06-15 Nec Lcd Technologies Ltd 表示装置の製造方法及びパターン形成方法
JP2007243177A (ja) * 2006-03-07 2007-09-20 Internatl Business Mach Corp <Ibm> ゲートパターンを形成するための二重露光二重レジスト層プロセス
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
JP2008033174A (ja) * 2006-07-31 2008-02-14 Tokyo Ohka Kogyo Co Ltd パターン形成方法、金属酸化物膜形成用材料およびその使用方法
JP2009064951A (ja) * 2007-09-06 2009-03-26 Panasonic Corp アライメントマーク、アライメントマーク形成方法及びパターン形成方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656630A (en) * 1979-10-15 1981-05-18 Nec Corp Manufacture of semiconductor element
JPH04206813A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 露光方法
JPH08138996A (ja) * 1994-11-09 1996-05-31 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10172970A (ja) * 1996-12-09 1998-06-26 Matsushita Electric Ind Co Ltd 配線形成方法
JPH1116910A (ja) * 1997-06-24 1999-01-22 Sony Corp 半導体装置およびその製造方法
JPH11202469A (ja) * 1998-01-16 1999-07-30 Nec Corp 縮小投影露光用マスク
JPH11214280A (ja) * 1998-01-20 1999-08-06 Nec Corp パターン形成方法
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2001142224A (ja) * 1999-08-31 2001-05-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005294822A (ja) * 2004-03-16 2005-10-20 Interuniv Micro Electronica Centrum Vzw 半導体デバイス製造方法および半導体構造
JP2006154127A (ja) * 2004-11-26 2006-06-15 Nec Lcd Technologies Ltd 表示装置の製造方法及びパターン形成方法
JP2007243177A (ja) * 2006-03-07 2007-09-20 Internatl Business Mach Corp <Ibm> ゲートパターンを形成するための二重露光二重レジスト層プロセス
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
JP2008033174A (ja) * 2006-07-31 2008-02-14 Tokyo Ohka Kogyo Co Ltd パターン形成方法、金属酸化物膜形成用材料およびその使用方法
JP2009064951A (ja) * 2007-09-06 2009-03-26 Panasonic Corp アライメントマーク、アライメントマーク形成方法及びパターン形成方法

Also Published As

Publication number Publication date
JP5398158B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
US10663821B2 (en) Display board having insulating films and terminals, and display device including the same
US7924356B2 (en) Electrooptical device, electronic apparatus, and projector
JP4932602B2 (ja) 多層薄膜パターン及び表示装置の製造方法
JP2005018079A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2010169704A (ja) 液晶表示装置
US20020036725A1 (en) Liquid crystal display device and a manufacturing method thereof
JP5107596B2 (ja) 液晶表示装置、及びその製造方法
JP5007171B2 (ja) 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2009031537A (ja) 光学素子およびその製造方法、液晶装置、ならびに電子機器
US9541805B2 (en) Liquid crystal display device including shield electrodes and light shielding films and method of manufacturing the same
US20220057679A1 (en) Array substrate and method for manufacturing the same, display panel and display device
WO2021171714A1 (ja) 表示装置及び液晶表示装置
KR20110016242A (ko) 액정표시장치
JP5513020B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP5525773B2 (ja) Tft基板及びその製造方法
US20080191211A1 (en) Thin film transistor array substrate, method of manufacturing the same, and display device
JP5398158B2 (ja) パターン形成方法、及び配線構造、並びに電子機器
KR20170037074A (ko) 표시 장치 및 이의 제조 방법
JP5043474B2 (ja) 表示装置
KR101725993B1 (ko) 액정표시장치 제조방법
KR102244836B1 (ko) 컬러필터를 포함하는 어레이 기판
JP5172177B2 (ja) 表示装置及び表示装置用基板の製造方法
US9229285B2 (en) Method of manufacturing a display device
WO2017145941A1 (ja) 表示パネル用基板の製造方法
JP5236370B2 (ja) Tft基板の製造方法及びtft基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131022

R151 Written notification of patent or utility model registration

Ref document number: 5398158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250