JP2005294822A - 半導体デバイス製造方法および半導体構造 - Google Patents

半導体デバイス製造方法および半導体構造 Download PDF

Info

Publication number
JP2005294822A
JP2005294822A JP2005067344A JP2005067344A JP2005294822A JP 2005294822 A JP2005294822 A JP 2005294822A JP 2005067344 A JP2005067344 A JP 2005067344A JP 2005067344 A JP2005067344 A JP 2005067344A JP 2005294822 A JP2005294822 A JP 2005294822A
Authority
JP
Japan
Prior art keywords
mask layer
pattern
layer
mask
upper mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005067344A
Other languages
English (en)
Other versions
JP4583980B2 (ja
Inventor
Greja Johanna Adriana Maria Verheijden
フレヤ・ヨハンナ・アドリアナ・マリア・フェルヘエイデン
Pascal Henri Leon Bancken
パスカル・ヘンリー・レオン・バンケン
Wingerden Johannes Van
ヨハネス・ファン・ウィンヘルデン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Koninklijke Philips NV
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Koninklijke Philips Electronics NV filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2005294822A publication Critical patent/JP2005294822A/ja
Application granted granted Critical
Publication of JP4583980B2 publication Critical patent/JP4583980B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】より小さなサイズを有する構造の提供を可能にする。
【解決手段】半導体デバイスの製造方法において、同一のパターンであるが、ある距離だけ互いに対して移動している、第１および第２パターンを利用して、小さなサイズの構造を半導体材料などの材料内に作成する。２つのマスク層が使用される。第１パターンは、選択的エッチングで上部マスクへエッチングされ、第２パターンは上部マスク層上、または、上部マスク層が除去された位置の下部マスク層上に作成される。第２パターンに従って、下部マスク層および／または上部マスク層の一部がエッチングされ、下部および上部マスク層の残余部分で形成されたマスクをもたらし、マスクは、第１パターンに対する第２パターンの移動により決定されたサイズを伴う構造を有する。マスクは、無めっき材料をエッチングするのに使用可能であり、小さなサイズを有する材料構造が作成される。
【選択図】 図１ｄ

Description

本発明は、パターンが材料内で作成される半導体デバイスの製造方法に関し、本方法は、材料を下部マスク層で覆うこと、および、下部マスク層を上部マスク層で覆うこと、リソグラフマスクを用いて上部マスク層上に第１パターンを作成すること、および、第１パターンに応じて上部マスク層の一部分を除去することを含んでいる。さらに、本発明は、本発明に従う方法で処理される半導体構造に関する。
特許文献１の要約は、半導体デバイスの製造を説明している。シリコン酸化膜上に有機層が形成される。その後、有機層は、下部無機マスクが有機層を保護しながら、レジストを除去する形で、２つの積重ね無機マスクにより覆われる。
特開２０００−２２３４９０号公報
従来技術における問題は、集積回路など、超小型回路のサイズがいっそう小さくなっていることである。ところが、こうした材料、あるいは他の材料で形作られたパターンのサイズは、パターンを材料に適用する作像システムの解像度により制限されている。したがって、溝およびＩＭＤなどの構造のサイズは、作像システムの解像度により制限される。
本発明の目的は、より小さなサイズを有する構造の提供を可能にすることである。
この目的を達成するために、本発明に従う方法は、リソグラフマスクを用いて、上部マスク層上、あるいは上部マスク層が除去された位置の下部マスク層上に第２パターンを作成することにより特徴付けられ、マスクは、第２パターンが第１パターンに対して移される形で、ある距離だけ移され、さらに、少なくとも第２パターンに従って、下部マスク層、および／または、上部マスク層の一部分を除去し、そして、下部および上部マスク層の残余部分により形成されたマスクに従って、材料の一部分を除去する。
最初に、上部マスク層は、リソグラフマスクに従ってパターン化される。その後、マスクはある距離だけ移動し、そして、上述のように、第１パターンと同一の第２パターンが作成されるが、それは、第１パターンに対して前記距離だけ移動している。第２パターンは、上部マスク層が第１パターンに応じて除去された位置で、上部マスク層上あるいは下部マスク層上に提供される。次いで、少なくとも第２パターンに従い、下部マスク層、および／または、上部マスク層の一部分が除去される。結果として、マスクは、下部マスク層と上部マスク層の残余部分により作成される。この結果として生成されるマスクの解像度は、それぞれの層上にリソグラフマスクを投影する作像システムの解像度により排他的に決定される。しかしながら、移動されたために、構造は、主に移動精度により決定された解像度で作成可能である。マスクが移動されることにより、つまり、第１パターンに対して第２パターンを移動することにより、結果的に、小さなサイズの、したがって高解像度を有する構造が作成可能となる。次のステップとして、下部および上部マスク層の残余部分により形成されたマスクに従い、材料の一部分が除去される。
本方法は、例えば小さな溝などの小さな構造の作成へ適用可能であり、さらにこの目的のために有利な実施例では、少なくとも第２パターンに従い、下部マスク層、および／または、上部マスク層の一部分を除去するステップは、上部マスク層の残余部分により形成されたパターンで覆われた第２パターンに従って、下部マスク層の一部分を除去することを含んでいる。第１パターンに応じて上部マスク層の一部分を除去した後は、下部マスク層の一部分は、もはや上部マスク層で覆われてはいない。移動されたパターンに従って、現時点で覆われていない下部マスク層の一部分は、上部マスク層の残余部分、すなわち、第１パターンに応じて上部マスク層の一部分を除去した後の上部マスク層の残余部分により覆われた、第２パターンにより形成されたパターンに従って有効に除去される。次のステップとして、基礎を成す材料の一部分は、下部および上部マスク層の残余部分により形成された、結果として得られるマスクで除去可能である。下部マスク層のより小さな部分が除去されるので、材料内に、小さな溝あるいは他の開口部などの小さな構造が作成可能となる。
代替的に、あるいはそれに加えて、本発明に従う方法により、材料内に小さなスペーシングなどの小さな残余部分を作成することが可能であり、この目的のために、有利な実施例では、少なくとも第２パターンに従い、下部マスク層、および／または、上部マスク層の一部分を除去するステップは、第２パターンに従って上部マスク層の一部分を除去し、さらに、上部マスク層により形成されたパターンに従って下部マスク層の一部分を除去することを含んでいる。したがって、第１パターンに応じた上部マスク層の一部分の除去に続いて、上部マスク層の一部分は、第２パターンに応じて除去される。結果として、例えば、上部マスクの小さなスペーシングなどの小さな構造が残ることになり、そのサイズは、マスクおよび第１パターンに対する第２パターンの移動により決定されるように、パターンの原幅により決定されることになる。その後、下部マスク層の一部分は、上部マスク層により形成されたパターンに応じて除去され、それに続き、基礎を成す材料が除去される。結果として、基礎を成す材料の小さなスペーシングが残ることになり、そのサイズは、本質的に、第１パターンに対する第２パターンの移動、およびパターンの原幅により決定される。
有利なことに、マスク層、すなわち、下部マスク層、および／または、上部マスク層のいずれかの一部分の除去は、それぞれのパターンに従って、それぞれの層の選択的エッチングにより実行される。結果として、それぞれの層、すなわち、上部マスク層あるいは下部マスク層のみがエッチングされ、他方のマスク層はエッチングされない。
材料は、有機材料、および／または、無機材料を含むことが可能である。無機誘電体材料などの無機材料では、マスク層に対する良好な選択性の達成は困難である。この問題を解決するために、有利な実施例では、材料は無機材料層を覆う有機材料層を含んでいる。下部および上部マスク層の残余部分により形成されたマスクに従う材料の一部分の除去は、下部および上部マスク層の残余部分により形成されたマスクに従った有機材料の一部分の除去、および、少なくとも有機材料の残余部分により形成されたマスクに従った無機材料の一部分の除去、および、有機材料の残余部分の除去を含んでいる。したがって、有機材料は、上述のようなステップに従ってパターン化され、その後、無機材料の一部分が、マスクとしての有機材料の残余部分を用いて除去され、そして、有機材料の残余部分が除去可能であり、その後、有機材料の所望のパターンが結果として生じることになる。
上述の実施例のいずれにおいても、本方法は、下部および上部マスク層の残余部分を除去するさらなるステップを有利に含んでいる。この層は、ウェットもしくはドライエッチング、化学的機械的研磨などの、いかなる適当な除去技術によっても除去可能である。
ここで、本発明のさらなる利点および特徴は、本発明の非制限実施例を示す図面を参照して説明される。
図１ａから図１ｄは、基板７上に形成された無機誘電体１を含む、半導体構造（の一部分）の断面図を示している。この基板は、シリコン、ゲルマニウム、シリコンオンインシュレータなど、伝導性あるいは半導性基板であってもよい。この基板は、セラミック板、水晶板、薄膜基板などの絶縁性基板であってもよい。無機誘電体のトップ上には、有機材料層２が提供されている。有機材料層２は、図にハードマスク２（無機）として示した下部マスク層で順番に覆われており、それが、図にハードマスク１（無機）として示した上部マスク層により順番に覆われている。無機材料はパターン化を要する層であり、図示した他の層は、本処理で使われる犠牲層である。この構造のトップ上には、レジスト層５が適用されており、図１ｂに示したように、パターンは、例えば標準のリソグラフィステップによりレジスト５へ移される。図１ｃに示したように、ここで、下部マスク層に対して選択的な、すなわち、上部マスク層４のみをエッチングし下部マスク層３はエッチングしないエッチングレシピを用いることにより、パターンが上部マスク層４へエッチングされる。その後、レジスト５が剥がされ、その結果は図１ｃに示される。次に、レジスト６の新しい層が構造のトップ上へ提供され、そのパターンが再びレジスト６内へ移され、さらに、図１ｂに示したパターンと同様に、レジスト６の適用可能な部分がパターンに応じて除去されるが、しかしながら、図１ｄに関連して示したように第２パターンは、図１ｂに関連して示したように、以前の（すなわち、第１）パターンに対してある距離だけ移動されている。図１ｄのレジスト６内のパターンは、パターンを、存在している上部マスク層４上、および、上部マスク層４が除去された位置の下部マスク層３上に作成する。ひとたび図１ｄに描かれたステージに達すると、２つの異なるアプローチが使用可能である。一方は小さな溝の作成、他方は小さなスペーシングの作成である。小さな溝の作成のためのさらなるステップは図２ａから図２ｄに関連して示されており、小さなスペーシングの作成のためのさらなるステップは図３ａから図３ｄに関連して示されている。いずれの場合も、さらなるステップは、少なくとも第２パターンに従う、下部マスク層、および／または、上部マスク層の一部分の除去、および、下部および上部マスク層の残余部分により形成されたマスクに従う材料、すなわち、有機あるいは無機層の一部の除去を含んでいる。
図２ａに示したように、図１ｄに示したような状態から開始し、次のステップとして、下部マスク層３の一部分が、上部マスク層４に対して選択的なエッチングレシピによりエッチングされ、したがって、結果的に、有機材料２あるいは上部マスク層４に影響することはない。結果として、小さな溝は下部マスク層３の中に作成され、その溝は３ａにより示されている。下部マスク層３内の小さな溝３ａは、第１パターンおよび第２パターンの露出部分と重なるだけの幅を有している。このように、溝３ａのサイズ（この例では幅）は、例えばレジスト５あるいは上部マスク層４などにある第１パターン内の、あるいは、レジスト６などにある第２パターンの開口部幅と比べて減少される。次のステップとして、図２ｂに関連して示したように、有機材料２はエッチングされ、それによりレジスト６も除去される。下部マスク層３の溝３ａは小さなサイズであるため、有機材料２内の溝も、同一あるいは実質的に同一の小さいサイズを有している。次に、図２ｃに関連して示したように、有機材料２内に存在しているパターンは、無機誘電体１へエッチングされ、続いて、２つのハードマスク３、４が除去される。最終的に、図２ｄに示したように、有機材料２も除去される。
ここで、図１ｄに示したような状態から開始して、小さなスペーシングを作成するためのさらなるステップは、図３ａから図３ｆに関連して示される。図１ａから図１ｄに関連して説明されたステップを実行した後、図３ａに関連して示したように、次のステップとして、上部マスク層４が、レジスト６内に形成されたような第２パターンで、再び選択的にエッチングされる。それから、レジスト６は、図３ｂに示したように、例えば、その後剥がされるなどして除去される。結果として、スペーシング４ａが作成され、そのサイズは、第１パターンおよび第２パターンの解像度により取得可能なサイズより小さい。上部マスク層４の選択的エッチングは、（実質的に）下部マスク層３に影響しないエッチング動作として解釈されるべきであり、逆もまた同様であることに留意しなければならない。次に、下部マスク層３は、上部マスク層４に影響することなく、選択的にエッチングされ、その結果は図３ｃに示されている。結果として、ここで、上部マスク層４および下部マスク層３に形作られたスペーシング４ａは、２つのパターンが重なる部分のみから成っている。したがって、スペーシング４ａのサイズは、第１および第２パターンのスペーシングと比べて減少される。そして、下部マスク層３、および／または、上部マスク層４内のパターンは、有機層２をエッチングするマスクとして使用され、その結果は、図３ｄに示されている。このステップに続いて、ここで有機層２内に存在するパターンは、無機質層１をエッチングする際に、無機質層１に対するマスクとして使用される。このエッチングステップでは、下部マスク層３および上部マスク層４もエッチングされ、その結果は、図３ｅに示されている。最終的に、無機材料２は、例えば剥がされるなどして、除去される。
図１から図３では、第１パターンに対する第２パターンの移動が、一次元的な移動である、一次元的な例のみを示しているが、当業者であるならば、マスクは、第２パターンが材料層の平面内で二次元的に移動される形で、移動可能なことを理解するであろう。したがって、小さなサイズを有する構造は、図１および図２、あるいは図１および図３に関連して説明されたような、一連の処理ステップにより、材料層の平面内に二次元的に達成可能である。さらに、第１パターンに対する第２パターンの移動は、小さくすることが可能であり、さらに、その移動により層内で取得可能な最小サイズが決定されるので、本発明に従う方法により取得可能な最小サイズに対する基本的な限界は存在しない。
パターン化される無機材料１を覆う有機材料層２を使用することにより、（無機）ハードマスク、すなわち、上部マスク層４および下部マスク層３に対して良好な選択性を有することが困難であるという問題は解決される。こうした選択性は、無機誘電体のみで達成することは困難である。有機材料層２を使用することにより、本発明に従う方法を用いて、最初に有機材料を小さなサイズにエッチングし、その後、無機材料をエッチングするマスクとして有機材料２を用いることが可能となる。
レジスト内に小さなサイズのパターンを作成することは、残余レジスト材料の崩壊に起因する問題を避けるために、概して、十分に薄いレジスト層を必要とする。当技術分野で知られている一般ルールとして、レジストの厚みは、臨界、すなわち最小の、作成される構造のサイズの三倍を超えることは許されていない。無機材料を覆う有機材料層を利用し、有機材料内に所望のパターン（すなわち、第２パターンとの組合せで第１パターンからもたらされるパターン）を作成することにより、良好な機械的安定性特性を有する有機材料を選択可能となるので、良好な機械的安定性が達成可能となる。
したがって、第１パターンと同一の第２パターンを作成するが、第１パターンに対して、ある距離だけ移動し、少なくとも第２パターンに従ってマスク層の一部分を除去し、さらに、下部および上部マスク層の残余部分により形成されたマスクに従って材料の一部分を除去することにより、パターン自体の解像度、すなわち、例えば、層へパターンを適用する作像システムにより決定された解像度より小さなサイズで、構造を作成可能となる。したがって、より少ない高度なステッパおよびレジストシステムにより、より小さなトランジスタゲートなどの、より小さなサイズを有する構造が作成可能である。
本発明に従うパターン化機構を示す、マスク層および材料層の断面図である。 本発明に従うパターン化機構を示す、マスク層および材料層の断面図である。 本発明に従うパターン化機構を示す、マスク層および材料層の断面図である。 本発明に従うパターン化機構を示す、マスク層および材料層の断面図である。 図１に従うステップに続いて、小さな溝の作成のためのステップを示す、マスク層および材料層の断面図である。 図１に従うステップに続いて、小さな溝の作成のためのステップを示す、マスク層および材料層の断面図である。 図１に従うステップに続いて、小さな溝の作成のためのステップを示す、マスク層および材料層の断面図である。 図１に従うステップに続いて、小さな溝の作成のためのステップを示す、マスク層および材料層の断面図である。 図１に従うステップに続いて、小さなスペーシングの作成に導くステップを示す、マスク層および材料層の断面図である。 図１に従うステップに続いて、小さなスペーシングの作成に導くステップを示す、マスク層および材料層の断面図である。 図１に従うステップに続いて、小さなスペーシングの作成に導くステップを示す、マスク層および材料層の断面図である。 図１に従うステップに続いて、小さなスペーシングの作成に導くステップを示す、マスク層および材料層の断面図である。 図１に従うステップに続いて、小さなスペーシングの作成に導くステップを示す、マスク層および材料層の断面図である。 図１に従うステップに続いて、小さなスペーシングの作成に導くステップを示す、マスク層および材料層の断面図である。
符号の説明
１ 無機誘電体、２ 有機材料層、３ 下部マスク層、４ 上部マスク層、５ レジスト層、６ レジスト。

Claims (9)

  1. 材料を下部マスク層（３）で覆い、かつ、下部マスク層（３）を上部マスク層（４）で覆うことと、
    リソグラフマスクを用いて上部マスク層（４）上に第１パターンを作成することと、
    第１パターンに応じて上部マスク層（４）の一部分を除去することとを含む、材料内にパターンが作成された半導体デバイスの製造方法であって、
    リソグラフマスクを用いて、上部マスク層（４）上、又は上部マスク層（４）が除去された位置の下部マスク層（３）上に第２パターンを作成することであって、マスクは、第２パターンが第１パターンに対して置き換えられる形態で、ある距離にわたって置き換えられることと、
    少なくとも第２パターンに従って、下部マスク層（３）、および／または、上部マスク層（４）の一部分を除去することと、
    下部および上部のマスク層（３、４）の残余部分により形成されたマスクに従って、材料の一部分を除去することとを含むことを特徴とする半導体デバイスの製造方法。
  2. 少なくとも第２パターンに従って、下部マスク層（３）、および／または、上部マスク層（４）の一部分を除去するステップが、
    上部マスク層（４）の残余部分により形成されたパターンで覆われた第２パターンに従って、下部マスク層（３）の一部分を除去することを含む、請求項１に記載の半導体デバイスの製造方法。
  3. 少なくとも第２パターンに従って、下部マスク層（３）、および／または、上部マスク層（４）の一部分を除去するステップが、
    第２パターンに従って、上部マスク層（４）の一部分を除去することと、
    上部マスク層（４）により形成されたパターンに従って、下部マスク層（３）の一部分を除去することとを含む、請求項１に記載の半導体デバイスの製造方法。
  4. 第１または第２のパターンに従って、下部マスク層（３）または上部マスク層（３）の一部分の除去が、そのパターンに従うそれぞれの層の選択的なエッチングを含む、請求項１〜３のいずれか１つに記載の半導体デバイスの製造方法。
  5. 材料が、有機材料、および／または、無機材料を含む、請求項１〜４のいずれか１つに記載の半導体デバイスの製造方法。
  6. 材料が、無機材料層（１）を覆っている有機材料層（２）を含む、請求項５に記載の半導体デバイスの製造方法。
  7. 下部および上部のマスク層（３、４）の残余部分で形成されたマスクに従う、材料の一部分の除去が、
    下部および上部のマスク層（３、４）の残余部分により形成されたマスクに従って、有機材料（２）の一部分を除去することと、
    少なくとも有機材料（２）の残余部分により形成されたマスクに従って、無機材料（１）の一部分を除去することと、
    有機材料（２）の残余部分を除去することとを含む、請求項６に記載の半導体デバイスの製造方法。
  8. 下部および上部のマスク（３、４）の残余部分を除去するさらなるステップを含む、請求項１〜７のいずれか１つに記載の半導体デバイスの製造方法。
  9. 請求項１〜８のいずれか１つに記載の半導体デバイスの製造方法で形成された半導体構造。
JP2005067344A 2004-03-16 2005-03-10 半導体デバイス製造方法および半導体構造 Expired - Fee Related JP4583980B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04101072 2004-03-16

Publications (2)

Publication Number Publication Date
JP2005294822A true JP2005294822A (ja) 2005-10-20
JP4583980B2 JP4583980B2 (ja) 2010-11-17

Family

ID=34990360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005067344A Expired - Fee Related JP4583980B2 (ja) 2004-03-16 2005-03-10 半導体デバイス製造方法および半導体構造

Country Status (4)

Country Link
US (1) US7361453B2 (ja)
JP (1) JP4583980B2 (ja)
CN (1) CN1681084B (ja)
TW (1) TWI303751B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009237270A (ja) * 2008-03-27 2009-10-15 Mitsubishi Electric Corp パターン形成方法、及び配線構造、並びに電子機器
US9587791B2 (en) 2007-12-26 2017-03-07 Olympus Corporation Light source device and endoscope apparatus comprising the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018286A1 (en) * 2005-07-14 2007-01-25 Asml Netherlands B.V. Substrate, lithographic multiple exposure method, machine readable medium
EP1850369A1 (en) * 2006-04-28 2007-10-31 STMicroelectronics S.r.l. Manufacturing process of an organic mask for microelectronic industry
TW200926261A (en) * 2007-12-12 2009-06-16 Nanya Technology Corp Method of forming iso space pattern
TWI409852B (zh) * 2009-12-31 2013-09-21 Inotera Memories Inc 利用自對準雙重圖案製作半導體元件微細結構的方法
US10557939B2 (en) 2015-10-19 2020-02-11 Luminar Technologies, Inc. Lidar system with improved signal-to-noise ratio in the presence of solar background noise
WO2017079483A1 (en) 2015-11-05 2017-05-11 Luminar Technologies, Inc. Lidar system with improved scanning speed for high-resolution depth mapping
US10591600B2 (en) 2015-11-30 2020-03-17 Luminar Technologies, Inc. Lidar system with distributed laser and multiple sensor heads
US9810775B1 (en) 2017-03-16 2017-11-07 Luminar Technologies, Inc. Q-switched laser for LIDAR system
US9905992B1 (en) 2017-03-16 2018-02-27 Luminar Technologies, Inc. Self-Raman laser for lidar system
US9810786B1 (en) 2017-03-16 2017-11-07 Luminar Technologies, Inc. Optical parametric oscillator for lidar system
US9869754B1 (en) 2017-03-22 2018-01-16 Luminar Technologies, Inc. Scan patterns for lidar systems
US10007001B1 (en) 2017-03-28 2018-06-26 Luminar Technologies, Inc. Active short-wave infrared four-dimensional camera
US10545240B2 (en) 2017-03-28 2020-01-28 Luminar Technologies, Inc. LIDAR transmitter and detector system using pulse encoding to reduce range ambiguity
CN109148269B (zh) * 2017-06-27 2021-05-04 联华电子股份有限公司 半导体装置的形成方法
US10153161B1 (en) * 2017-11-27 2018-12-11 Nanya Technology Corporation Method for manufacturing a semiconductor structure
CN114496771B (zh) * 2020-11-11 2024-05-03 长鑫存储技术有限公司 半导体结构的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137627A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
JPS6255934A (ja) * 1985-09-05 1987-03-11 Matsushita Electronics Corp 樹脂パタ−ンの形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010508B1 (ko) 1991-09-18 1994-10-24 삼성전자 주식회사 미세패턴 형성방법
JPH05343279A (ja) 1992-06-11 1993-12-24 Sony Corp 半導体装置の製造方法
TW505984B (en) * 1997-12-12 2002-10-11 Applied Materials Inc Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
US6605541B1 (en) * 1998-05-07 2003-08-12 Advanced Micro Devices, Inc. Pitch reduction using a set of offset masks
JP3279276B2 (ja) 1999-01-27 2002-04-30 日本電気株式会社 半導体装置の製造方法
US6660456B2 (en) * 2001-06-27 2003-12-09 International Business Machines Corporation Technique for the size reduction of vias and other images in semiconductor chips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137627A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
JPS6255934A (ja) * 1985-09-05 1987-03-11 Matsushita Electronics Corp 樹脂パタ−ンの形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9587791B2 (en) 2007-12-26 2017-03-07 Olympus Corporation Light source device and endoscope apparatus comprising the same
JP2009237270A (ja) * 2008-03-27 2009-10-15 Mitsubishi Electric Corp パターン形成方法、及び配線構造、並びに電子機器

Also Published As

Publication number Publication date
US7361453B2 (en) 2008-04-22
CN1681084B (zh) 2012-03-21
JP4583980B2 (ja) 2010-11-17
US20050214690A1 (en) 2005-09-29
TWI303751B (en) 2008-12-01
CN1681084A (zh) 2005-10-12
TW200532394A (en) 2005-10-01

Similar Documents

Publication Publication Date Title
JP4583980B2 (ja) 半導体デバイス製造方法および半導体構造
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
JP4929168B2 (ja) 分離相補型マスクパターン転写方法
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
KR20100106455A (ko) 고밀도 패턴 형성 방법
US9034762B2 (en) Triple patterning method
TW200901278A (en) Method of fabricating pattern in semiconductor device using spacer
JP2009218574A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
CN109767978B (zh) 图案化目标层的制备方法
JP2008066713A (ja) フラッシュメモリ素子の製造方法
US7910289B2 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
US7935638B2 (en) Methods and structures for enhancing perimeter-to-surface area homogeneity
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
JP2010087300A (ja) 半導体装置の製造方法
JP2009239030A (ja) 半導体装置の製造方法
KR20090093869A (ko) 반도체 장치를 제조하는 방법
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
TW200847235A (en) Method for forming fine patterns in semiconductor device
KR20100078499A (ko) 반도체 소자의 미세 패턴 형성방법
US9711358B2 (en) Method of forming non-continuous line pattern and non-continuous line pattern structure
US10176289B2 (en) Method for decomposing semiconductor layout pattern
US9348230B2 (en) Method of manufacturing semiconductor device
US7939451B2 (en) Method for fabricating a pattern
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
EP1577941B1 (en) Method for creating a pattern in a material and semiconductor structure processed therewith

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070914

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100901

R150 Certificate of patent or registration of utility model

Ref document number: 4583980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees