CN1681084B - 在一种材料和用该材料加工的半导体结构中产生图形的方法 - Google Patents

在一种材料和用该材料加工的半导体结构中产生图形的方法 Download PDF

Info

Publication number
CN1681084B
CN1681084B CN200510055104.3A CN200510055104A CN1681084B CN 1681084 B CN1681084 B CN 1681084B CN 200510055104 A CN200510055104 A CN 200510055104A CN 1681084 B CN1681084 B CN 1681084B
Authority
CN
China
Prior art keywords
mask layer
mask
last
layer
stays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510055104.3A
Other languages
English (en)
Other versions
CN1681084A (zh
Inventor
G·J·A·M·费尔海登
P·H·L·邦克肯
J·范温格登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Imec Corp
Original Assignee
NXP BV
Imec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV, Imec Corp filed Critical NXP BV
Publication of CN1681084A publication Critical patent/CN1681084A/zh
Application granted granted Critical
Publication of CN1681084B publication Critical patent/CN1681084B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明是一种制造半导体器件的方法，其中在诸如半导体材料的材料中产生小尺寸的结构，该方法利用第一和第二图形，第二图形和第一图形完全相同，但互相之间位移一段距离。应用两个掩模层；第一图形通过选择性刻蚀被刻蚀进上掩模层，第二图形产生在上掩模层上或在下掩模层上的上掩模层已经被去除的位置上。现在，根据第二图形，部分下掩模层和/或上掩模层被刻蚀掉，导致一个由下掩模层和上掩模层的留下部分形成的掩模，该掩模具有由第二图形相对于第一图形的位移确定的尺寸的结构。现在该掩模可用于将未覆盖的材料刻蚀掉，因此在材料中产生具有小尺寸的结构。

Description

在一种材料和用该材料加工的半导体结构中产生图形的方法
技术领域
本发明涉及制造半导体器件的方法，其中图形在一种材料中产生，该方法包括用一个下掩模层覆盖该材料和用一个上掩模层覆盖该下掩模层，通过光刻掩模的方法形成上掩模层上的第一图形并取决于该第一图形去除部分上掩模层。另外，本发明涉及一种用根据本发明的方法加工的半导体结构。
背景技术
日本专利2000-223490的专利说明书摘要叙述了一种半导体器件的制造。在硅氧化薄膜上形成一个有机层。然后该有机层由两个叠加的有机掩模覆盖，因此下有机掩模保护该有机层同时去除光刻胶。
和该现有技术相关的问题是，诸如集成电路的微电路的尺寸正在变得越来越小。但在这样的材料或其他材料中限定的图形的尺寸由于在材料上施加图形的图象系统的分辨率而受到限制。这样，诸如沟道和IMD的结构的尺寸也由于该图象系统的分辨率而受到限制。
发明内容
本发明的目的是能提供具有更小尺寸的各种结构。
为了达到本目的，根据本发明的方法的特点是，通过光刻掩模的方法在上掩模层上或下掩模层上的上掩模层已经去除的位置上产生一个第二图形，掩模被位移一段距离，使第二图形相对于第一图形位移，至少根据该第二图形去除下掩模层和/或上掩模层的一部分，并根据下掩模层和上掩模层的留下部分形成的掩模去除材料的一部分。
首先，上掩模层根据光刻掩模形成图形。然后，该掩模被位移一段距离，产生一个第二图形，该第二图形第一图形完全相同，但相对于第一图形位移了所述的距离。第二图形设置在上掩模层上，或设置在下掩模层上的上掩模层已经取决于第一图形去除的位置上。接着，至少根据该第二图形去除下掩模层和/或上掩模层的一部分。结果，由下掩模层和上掩模层的留下部分产生一个掩模。该结果掩模的分辨率唯一地由在各个层次上投射光刻掩模的图象系统的分辨率确定。但由于该位移，结构能以主要通过该位移的精确性确定的分辨率产生。由于掩模的位移，以及由于这样产生的第二图形相对于第一图形的位移，就能产生具有小尺寸并且因此有高分辨率的结果的结构。作为下一个步骤，根据下掩模层和上掩模层的留下部分形成的掩模去除材料的一部分。
本方法可应用于产生例如小沟道的小结构，对于该方面，在一个有利的实施例中，至少根据第二图形去除部分下掩模层和/或上掩模层的步骤包括根据其上覆有由上掩模层的留下部分形成的图形的第二图形去除部分下掩模层。在取决于第一图形去除部分上掩模层之后，下掩模层的一部分不再由上掩模层覆盖。根据被位移的图形，现在未被覆盖的下掩模层的一部分根据由其上覆有上掩模层的留下部分，即取决于第一图形去除部分上掩模后上掩模的留下部分的第二图形形成的图形有效去除。作为下一个步骤，可用由下掩模层和上掩模层的留下部分形成的结果掩模去除下面材料的一部分。由于下掩模层的更小部分的去除，可以在材料中产生诸如小沟道或其他开口的小结构。
或者，或除此之外，用根据本发明的方法能产生例如材料中的小间隔的小留下部分，对于该方面，在一个有利的实施例中，至少根据第二图形去除部分下掩模层和/或上掩模层的步骤包括根据第二图形去除部分上掩模层，并根据由上掩模层形成的图形去除部分下掩模层。这样，在取决于第一图形去除部分上掩模层之后，再取决于第二图形去除部分上掩模层。结果，留下例如上掩模层的小间隔的小结构，该小结构的尺寸由图形的初始宽度确定，该图形的初始宽度由掩模和第二图形相对于第一图形的位移确定。然后，部分下掩模层取决于由上掩模层形成的图形去除，接着去除下面的材料。结果，留下下面材料的小间隔，该小间隔的尺寸主要由第二图形相对于第一图形的位移和图形的初始宽度确定。
有利的是，任何掩模层，即下掩模层和/或上掩模层的-部分的去除通过根据各自的图形有选择地刻蚀各个层次进行。结果，仅有该各个层次即上掩模层或下掩模层被刻蚀，另一个掩模层不被刻蚀。
材料可包括有机的和/或无机的材料。对于诸如无机电介质材料的无机材料，难以达到对于掩模层的良好的选择性。为了解决该问题，在一个有利的实施例中，材料包括覆盖无机材料层的有机材料层。根据由下掩模层和上掩模层的留下部分形成的掩模去除部分材料的步骤包括根据由下掩模层和上掩模层的留下部分形成的掩模去除部分有机材料，根据至少由有机材料的留下部分形成的掩模去除部分无机材料，并去除该有机材料的留下部分。这样，根据上述步骤形成有机材料的图形，然后用作为掩模的有机材料的留下部分去除部分无机材料，并且可去除该有机材料的留下部分，之后就得到有机材料中的符合要求的图形。
在上述任何实施例中，该方法有利地包括去除下掩模层和上掩模层的留下部分的进一步的步骤。这些层次可通过任何适当的去除技术去除，诸如湿法或干法刻蚀，化学机械抛光等。
附图说明
本发明的进一步的优点和特点将参考附图进行叙述，附图中显示了本发明的非限制性实施例，这些附图为：
图1a到1d显示了掩模层和材料层的截面图，图中显示了根据本发明的形成图形的方案；
图2a到2d也显示了掩模层和材料层的截面图，图中显示了以根据图1步骤的顺序产生小沟道的步骤；和
图3a到3f显示了掩模层和材料层的截面图，图中显示了导致以根据图1步骤的顺序产生小沟道的步骤。
具体实施方式
图1a-1d显示了包括形成在衬底7上的无机电介质1的(部分)半导体结构的截面图。该衬底可以是导电衬底或诸如硅，锗，绝缘体上的硅的半导体衬底。也可以是诸如陶瓷板，石英板，薄膜衬底的非导体衬底。在无机电介质的顶面设置一层有机材料2。该有机材料层2继而由下掩模层覆盖，图中下掩模层被标为硬掩模2(无机)，该下掩模层继而被上掩模层覆盖，图中上掩模层被标为硬掩模1(无机)。无机材料是需要被形成图形的层次，所显示的其他层次是工艺中用的保护性层次。在该结构的顶面施加一层光刻胶5，如图1b所示，例如通过标准的光刻步骤的方法将图形转移到光刻胶5中。如图1c所示，通过使用对于下掩模层选择性的刻蚀方法，即仅刻蚀上上掩模层4不刻蚀下掩模层3，该图形被刻蚀成上掩模层4。然后光刻胶5被剥离，其结果显示在图1c中。接着，在该结构的顶面设置新光刻胶层6，图形再次转移到光刻胶6中，取决于该图形，该光刻胶6的施加部分被去除，该方式和参考图1b显示的图形相似，但参考图1d显示的第二图形相对于参考图1b显示的先前的图形(即第一图形)位移一段距离。图1d的光刻胶6中的图形在上掩模4上产生一个图形，该图形存在于下掩模层3上的上掩模层4已经被去除的位置上。一旦达到图1d描绘的阶段，可以用两种不同的方法，一种用于产生小沟道，另一种用于产生小间隔。参考图2a-2d显示产生小沟道的进一步的步骤，而参考图3a-3d显示产生小间隔的进一步的步骤。在两种情况下，进一步的步骤都包括至少根据第二图形去除下掩模和/或上掩模的一部分，以及根据由下掩模和上掩模的留下部分形成的掩模去除材料，即有机或无机层的一部分。
如图2a所示，从图1d所示的情况开始，作为下一个步骤，下掩模层3的一部分用对于上掩模层4选择性的刻蚀方法刻蚀，因此不影响有机材料2或上掩模层4。结果，小沟道产生在下掩模层3中，该沟道由3a表示。下掩模层3中的小沟道3a具有仅由第一图形和第二图形重叠的暴露部分构成的宽度。这样，和第一图形中的诸如光刻胶5中和上掩模层4中的开口宽度相比，或和第二图形中的诸如光刻胶6中的开口宽度相比，沟道3a的尺寸(本实例中为宽度)被减小。作为下一个步骤，如参考图2b所示，有机材料2被刻蚀，从而也去除光刻胶6。由于下掩模层3中沟道3a的小尺寸，有机材料2中的沟道将也有形态或基本相同的小尺寸。接着，如参考图2c所示，在有机材料2中存在的图形被刻蚀进有机材料1，并相继去除两个硬掩模3，4。最后，也将去除有机材料2，如图2d所示。
现在，将参考图3a-3f显示从图1d所示的情况开始的产生小间隔的进一步的步骤。在已经进行了如参考图1a-1d所述的步骤之后，作为下一个步骤，如参考图3a所示，上掩模层4再次用如光刻胶6中形成的第二图形选择性地刻蚀。然后光刻胶6被去除，例如事后进行剥离，如图3b所示。结果，产生间隔4a，其尺寸小于用第一图形和第二图形的分辨率可获得的尺寸。值得注意的是，上掩模层4的选择性刻蚀被解释成(基本)不影响下掩模层3的刻蚀操作，反之亦然。接着，选择性地刻蚀下掩模层3，不影响上掩模层4，其结果显示在图3c中。结果，现在限定在上掩模层4和下掩模层3中的间隔4a仅由两个图形的重叠部分构成。这样，和第一和第二图形中的间隔相比，间隔4a的尺寸被减小。然后，下掩模层3和/或上掩模层3中的图形被用作掩模刻蚀有机层2，其结果显示在图3d中。该步骤之后，当可是非有机层1时，现在存在于有机层2中的图形被用作非有机层1的掩模。在该刻蚀步骤中，下掩模层3和上掩模层4也被刻蚀，其结果显示在图3e中。最后，有机层2被例如通过剥离去除。
虽然图1-3中仅显示了一维的实例，其中第二图形相对于第一图形的位移是一维位移，但技术熟练的人员将理解，掩模的位移也可以使第二图形在材料层平面中进行二维位移。这样，就可以用参考图1和图2或参考图1和图3所述的处理步骤的一种顺序在材料层平面中得到具有二维的小尺寸的结构。另外，因为第二图形相对于第一图形的位移可以更小，该位移确定了可以在该层次中获得的最小尺寸，因此对于用根据本发明的方法能获得的最小尺寸就没有基本的限制。
通过利用覆盖将被形成图形的无机材料1的有机材料层2，解决了对(无机)硬掩模，即对上掩模层4和下掩模层3难以具有良好选择性的问题。仅用一种无机电介质材料难以达到这样的选择性。通过使用有机材料层2，就可以利用根据本发明的方法首先将有机材料刻蚀到小尺寸，然后用有机材料2作为掩模刻蚀无机材料1。
光刻胶中更小尺寸的图形的产生通常要求充分薄的光刻胶层以避免由于留下的光刻胶材料的崩塌造成的问题。作为技术上已知的通用规则，光刻胶的厚度不能大于将产生结构的三倍的临界(即最小)尺寸。通过利用覆盖无机材料的有机材料层并在有机材料中产生所需要的图形(即产生于和第二图形相结合的第一图形的图形)，就能获得更好的机械稳定性，因为有机材料能经选择使其具有良好的机械稳定性能。
这样，通过产生和第一图形完全相同但相对于第一孤行位移一段距离的第二图形，至少根据第二图形去除部分掩模层，和根据由下掩模和上掩模的留下的部分形成的掩模去除部分材料，就可以产生比图形本身的分辨率，即由例如用于在各个层次上施加图形的图象系统确定的分辨率更小尺寸的结构。这样，用并不十分先进的步进电机和光刻胶系统就能产生诸如更小的晶体管门的小尺寸结构。

Claims (7)

1.一种制造半导体器件的方法，其中图形在一种材料中产生，该方法包括：
用一个下掩模层(3)覆盖该材料和用一个上掩模层(4)覆盖该下掩模层(3)；
通过光刻掩模的方法产生上掩模层(4)上的第一图形；
取决于该第一图形去除上掩模层(4)的一部分；
其特征在于：
通过所述光刻掩模的方法在上掩模层(4)上和下掩模层(3)上的上掩模层(4)已经去除的位置上产生一个第二图形，所述光刻掩模被位移一段距离，使第二图形相对于第一图形位移；
根据其上覆有由上掩模层(4)的留下部分形成的图形的第二图形去除至少下掩模层(3)的一部分，或者根据第二图形去除上掩模层(4)的一部分并根据由上掩模层(4)形成的图形去除下掩模层(3)的一部分；然后
根据下掩模层(3)和上掩模层(4)的留下部分形成的掩模去除材料的一部分。
2.如权利要求1所述的方法，其特征在于，去除下掩模层(3)或上掩模层(4)的一部分包括根据所述图形选择性地刻蚀各个层次。
3.如权利要求1所述的方法，其特征在于，材料包括有机和/或无机材料。
4.如权利要求3所述的方法，其特征在于，材料包括覆盖无机材料(1)的有机材料(2)。
5.如权利要求4所述的方法，其特征在于，根据由下掩模层(3)和上掩模层(4)的留下部分形成的掩模去除部分材料包括：
根据由下掩模层(3)和上掩模层(4)的留下部分形成的掩模去除部分有机材料(2)；
根据至少由有机材料(2)的留下部分形成的掩模去除部分无机材料(1)；
去除有机材料(2)的留下部分。
6.如权利要求1所述的方法，进一步包括去除部分下掩模层(3)和上掩模层(4)的留下部分的步骤。
7.一种用根据权利要求1所述的方法形成的半导体结构。
CN200510055104.3A 2004-03-16 2005-03-15 在一种材料和用该材料加工的半导体结构中产生图形的方法 Expired - Fee Related CN1681084B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04101072.9 2004-03-16
EP04101072 2004-03-16

Publications (2)

Publication Number Publication Date
CN1681084A CN1681084A (zh) 2005-10-12
CN1681084B true CN1681084B (zh) 2012-03-21

Family

ID=34990360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510055104.3A Expired - Fee Related CN1681084B (zh) 2004-03-16 2005-03-15 在一种材料和用该材料加工的半导体结构中产生图形的方法

Country Status (4)

Country Link
US (1) US7361453B2 (zh)
JP (1) JP4583980B2 (zh)
CN (1) CN1681084B (zh)
TW (1) TWI303751B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018286A1 (en) * 2005-07-14 2007-01-25 Asml Netherlands B.V. Substrate, lithographic multiple exposure method, machine readable medium
EP1850369A1 (en) * 2006-04-28 2007-10-31 STMicroelectronics S.r.l. Manufacturing process of an organic mask for microelectronic industry
TW200926261A (en) * 2007-12-12 2009-06-16 Nanya Technology Corp Method of forming iso space pattern
JP2009153712A (ja) 2007-12-26 2009-07-16 Olympus Corp 光源装置およびそれを備えた内視鏡装置
JP5398158B2 (ja) * 2008-03-27 2014-01-29 三菱電機株式会社 パターン形成方法、及び配線構造、並びに電子機器
TWI409852B (zh) * 2009-12-31 2013-09-21 Inotera Memories Inc 利用自對準雙重圖案製作半導體元件微細結構的方法
US10557939B2 (en) 2015-10-19 2020-02-11 Luminar Technologies, Inc. Lidar system with improved signal-to-noise ratio in the presence of solar background noise
CN108369274B (zh) 2015-11-05 2022-09-13 路明亮有限责任公司 用于高分辨率深度映射的具有经改进扫描速度的激光雷达系统
EP3411660A4 (en) 2015-11-30 2019-11-27 Luminar Technologies, Inc. LIDAR SYSTEM WITH DISTRIBUTED LASER AND MULTIPLE SENSOR HEADS AND PULSED LASER FOR LIDAR SYSTEM
US9810775B1 (en) 2017-03-16 2017-11-07 Luminar Technologies, Inc. Q-switched laser for LIDAR system
US9810786B1 (en) 2017-03-16 2017-11-07 Luminar Technologies, Inc. Optical parametric oscillator for lidar system
US9905992B1 (en) 2017-03-16 2018-02-27 Luminar Technologies, Inc. Self-Raman laser for lidar system
US9869754B1 (en) 2017-03-22 2018-01-16 Luminar Technologies, Inc. Scan patterns for lidar systems
US10545240B2 (en) 2017-03-28 2020-01-28 Luminar Technologies, Inc. LIDAR transmitter and detector system using pulse encoding to reduce range ambiguity
US10007001B1 (en) 2017-03-28 2018-06-26 Luminar Technologies, Inc. Active short-wave infrared four-dimensional camera
CN109148269B (zh) * 2017-06-27 2021-05-04 联华电子股份有限公司 半导体装置的形成方法
US10153161B1 (en) * 2017-11-27 2018-12-11 Nanya Technology Corporation Method for manufacturing a semiconductor structure
CN114496771B (zh) * 2020-11-11 2024-05-03 长鑫存储技术有限公司 半导体结构的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458516B1 (en) * 1997-12-12 2002-10-01 Applied Materials Inc. Method of etching dielectric layers using a removable hardmask
US6605541B1 (en) * 1998-05-07 2003-08-12 Advanced Micro Devices, Inc. Pitch reduction using a set of offset masks

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137627A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
JPS6255934A (ja) * 1985-09-05 1987-03-11 Matsushita Electronics Corp 樹脂パタ−ンの形成方法
KR940010508B1 (ko) 1991-09-18 1994-10-24 삼성전자 주식회사 미세패턴 형성방법
JPH05343279A (ja) 1992-06-11 1993-12-24 Sony Corp 半導体装置の製造方法
JP3279276B2 (ja) 1999-01-27 2002-04-30 日本電気株式会社 半導体装置の製造方法
US6660456B2 (en) * 2001-06-27 2003-12-09 International Business Machines Corporation Technique for the size reduction of vias and other images in semiconductor chips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458516B1 (en) * 1997-12-12 2002-10-01 Applied Materials Inc. Method of etching dielectric layers using a removable hardmask
US6605541B1 (en) * 1998-05-07 2003-08-12 Advanced Micro Devices, Inc. Pitch reduction using a set of offset masks

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-223490A 2000.08.11

Also Published As

Publication number Publication date
US7361453B2 (en) 2008-04-22
US20050214690A1 (en) 2005-09-29
JP4583980B2 (ja) 2010-11-17
JP2005294822A (ja) 2005-10-20
CN1681084A (zh) 2005-10-12
TW200532394A (en) 2005-10-01
TWI303751B (en) 2008-12-01

Similar Documents

Publication Publication Date Title
CN1681084B (zh) 在一种材料和用该材料加工的半导体结构中产生图形的方法
US10553433B2 (en) Method for preparing a semiconductor structure
CN100472714C (zh) 用于制造硬掩模的方法
US7709275B2 (en) Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
US8343871B2 (en) Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning
TWI345813B (en) Method of forming a micro pattern of a semiconductor device
KR20100106455A (ko) 고밀도 패턴 형성 방법
CN104681410B (zh) 形成图案的机制
KR20150137025A (ko) 이중 패터닝을 사용한 자기-정렬 나노와이어 형성
TW201839914A (zh) 特徵尺寸縮減技術(三)
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
US7666800B2 (en) Feature patterning methods
CN101221890B (zh) 半导体结构形成的方法
US20090206442A1 (en) Method and structure for relieving transistor performance degradation due to shallow trench isolation induced stress
KR970051945A (ko) 반도체장치의 제조방법
US10147611B1 (en) Method for preparing semiconductor structures
CN109411334B (zh) 半导体元件的精细线图案形成方法
US20090061635A1 (en) Method for forming micro-patterns
US7569477B2 (en) Method for fabricating fine pattern in semiconductor device
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
EP1577941B1 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
US20100173497A1 (en) Method of fabricating semiconductor integrated circuit device
US20080146031A1 (en) Method for forming a semiconductor structure
US20080038910A1 (en) Multiple lithography for reduced negative feature corner rounding

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20100518

Address after: Leuven

Applicant after: IMEC Corp.

Co-applicant after: NXP B.V.

Address before: Leuven

Applicant before: IMEC Corp.

Co-applicant before: INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM VZW

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

CF01 Termination of patent right due to non-payment of annual fee