KR970051945A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR970051945A KR970051945A KR1019960064114A KR19960064114A KR970051945A KR 970051945 A KR970051945 A KR 970051945A KR 1019960064114 A KR1019960064114 A KR 1019960064114A KR 19960064114 A KR19960064114 A KR 19960064114A KR 970051945 A KR970051945 A KR 970051945A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- region
- semiconductor device
- resist pattern
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract 24
- 238000000059 patterning Methods 0.000 claims abstract 20
- 238000000206 photolithography Methods 0.000 claims abstract 9
- 238000000609 electron-beam lithography Methods 0.000 claims abstract 8
- 239000000758 substrate Substances 0.000 claims abstract 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 22
- 229920005591 polysilicon Polymers 0.000 claims 7
- 238000000034 method Methods 0.000 claims 6
- 238000003475 lamination Methods 0.000 claims 4
- 239000000463 material Substances 0.000 claims 4
- 238000002844 melting Methods 0.000 claims 4
- 230000008018 melting Effects 0.000 claims 4
- 239000002184 metal Substances 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electron Beam Exposure (AREA)
Abstract
반도체장치의 미세화가 진행되어 종래까지의 광 리소그라피에서는 패터닝이 곤란한 부분이 생기고 있다. 또한, 전자선 리소그리피는 광 리소그라피 보다 해상도가 높지만, 드로우풋을 고려한 경우, 반도체장치의 양산에는 적합하지 않다.
동일기판상에는 디자인룰이 큰 패턴과 같은 작은 패턴이 혼재하지만, 광리소그라피와 전자선 리소그라피에 이용하는 레지스트의 종류가 달라, 단순하게 광 리소그라피와 전자선 리소그라피를 병용하는 것은 곤란하다.
본 발명은 반도체장치의 미세화에 대응할 수 있는 다로우풋의 저하를 방지하는 것을 목적으로 해서 디자인룰의 작은 부분의 레지스트의 패터닝에는 전자선 리소그라피를 적용하고, 그 외의 부분의 레지스트의 패터닝에는 광 리소그라피를 이용한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4a, b, c도는 본 발명의 제1실시예를 설명하는 공정단면도.
Claims (30)
- 제1 및 제1영역을 갖춘 반도체기판 표면상에 제1절연막(13)과, 도전막(14), 제2절연막(15) 및 , 상기 도전막과 에칭특성이 실질적으로 동일한 선택막(16)을 순차 형성하는 공정과; 광 리소그라피법에 의해 상기 선택막 표면의 상기 제1영역상에 제1레지스트패턴(21)을 형성하는 공정; 상기 제1레지스트패턴을 마스크로 해서 상기 선택막을 패터닝하는 공정; 상기 제1레지스트패턴을 제거하는 공정; 전자선 리소그라피법에 의해 적어도 상기 제2절연막 표면의 상기 제2영역상에 제2레지스트패턴(41)을 형성하는 공정; 상기 제2레지스트패턴과 상기 선택막을 마스크로 해서 상기 제2절연막을 패터닝하는 공정; 상기 제2레지스트패턴을 제거하는 공정 및; 패터닝된 상기 제2절연막을 마스크로 해서 상기 도전막을 패터닝하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1 및 제1영역을 갖춘 반도체기판상에 제1절연막(13)과, 도전막(14), 제2절연막(15) 및, 상기 도전막과 에칭특성이 실질적으로 동일한 선택막(16)을 순차 형성하는 공정과; 전자선 리소그라피법에 의해 상기 선택막 표면의 제2영역상에 제2레지스트(71)를 형성하는 공정; 상기 제2레지스트패턴을 마스크로 해서 상기 선택막을 패터닝하는 공정; 상기 제2레지스트패턴을 제거하는 공정; 광 리소그라피법에 의해 적어도 상기 제2절연막상에 제1레지스트패턴(91)을 형성하는 공정; 상기 제1레지스트패턴과 상기 선택막을 마스크로 해서 상기 제2절연막을 패터닝하는 공정; 상기 제2절연막을 패터닝하는 공정 후, 상기 제1레지스트패턴을 제거하는 공정 및 ; 패터닝된 상기 제2절연막을 마스크로 해서 상기 도전막을 패터닝하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 도전막을 패터닝하는 공정에 있어서, 패터닝된 상기 선택막을 동시에 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 도전막을 패터닝하는 공정에 있어서, 패터닝된 상기 선택막을 동시에 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 선택막의 막두께가 상기 도전막의 막두께 이하로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 선택막의 막두께가 상기 도전막의 막두께 이하로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제1영역은 배선접속부 형성영역이고, 상기 제2영역은 게이트전극배선 형성영역인 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 제1영역은 배선접속부 형성영역이고, 상기 제2영역은 게이트전극배선 형성영역인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제1영역은 저항소자접속부 형성영역이고, 상기 제2영역은 저항소자 형성영역인 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 제1영역은 저항소자접속부 형성영역이고, 상기 제2영역은 저항소자 형성영역인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 도전막과 상기 선택막을 동일한 재료나 또는 동일한 재료를 포함시켜 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 도전막과 상기 선택막을 동일한 재료나 또는 동일한 재료를 포함시켜 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 도전막을 고융점금속실리사이드와 다결정실리콘의 적층으로 형성하고, 상기 선택막을 다결정실리콘에 의해 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 도전막을 고융점금속실리사이드와 다결정실리콘의 적층으로 형성하고, 상기 선택막을 다결정실리콘에 의해 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 도전막을 고융점금속과 다결정실리콘의 적층으로 형성하고, 상기 선택막을 다결정실리콘에 의해 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 도전막을 고융점금속과 다결정실리콘의 적층으로 형성하고, 상기 선택막을 다결정실리콘에 의해 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 도전막과 상기 선택막을 다결정실리콘으로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 도전막과 상기 선택막을 다결정실리콘으로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제13항에 있어서, 상기 선택막으로서 형성하는 다결정실리콘의 막두께를 상기 도전막으로서 형성하는 다결정실리콘의 막두께 이하로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제14항에 있어서, 상기 선택막으로서 형성하는 다결정실리콘의 막두께를 상기 도전막으로서 형성하는 다결정실리콘의 막두께 이하로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 선택막으로서 형성하는 다결정실리콘의 막두께를 상기 도전막으로서 형성하는 다결정실리콘의 막두께 이하로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제16항에 있어서, 상기 선택막으로서 형성하는 다결정실리콘의 막두께를 상기 도전막으로서 형성하는 다결정실리콘의 막두께 이하로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제17항에 있어서, 상기 선택막으로서 형성하는 다결정실리콘의 막두께를 상기 도전막으로서 형성하는 다결정실리콘의 막두께 이하로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제18항에 있어서, 상기 선택막으로서 형성하는 다결정실리콘의 막두께를 상기 도전막으로서 형성하는 다결정실리콘의 막두께 이하로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제2절연막이 실리콘산화막 또는 실리콘질화막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 제2절연막이 실리콘산화막 또는 실리콘질화막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제1영역과 상기 제2영역이 인접하는 경우, 상기 제2레지스트패턴을 상기 제1영역상의 일부에도 상기 제2영역으로부터 연장해서 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 상기 제1영역과 상기 제2영역이 인접하는 경우, 상기 제2레지스트패턴을 상기 제1영역상의 일부에도 상기 제2영역으로부터 연장해서 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1 및 제2영역을 갖춘 반도체기판 표면상에 제1절연막(13)과, 도전막(14), 제2절연막(15) 및 선택막(16)을 순차형성하는 공정과; 광 리소그라피법에 의해 상기 선택막 표면의 상기 제1영역상에 제1레지스트패턴(21)을 형성하는 공정; 상기 제1레지스트패턴을 마스크로 해서 상기 선택막을 패터닝하는 공정; 상기 제1레지스트패턴을 제거하는 공정; 전자선 리소그라피법에 의해 적어도 상기 제2절연막 표면의 상기 제2영역상에 제2레지스트패턴(41)을 형성하는 공정; 상기 제2레지스트패턴과 상기 선택막을 마스크로 해서 상기 제2절연막을 패터닝하는 공정; 상기 제2레지스트패턴을 제거하는 공정 및; 패터닝된 상기 제2절연막을 마스크로 해서 상기 도전막을 패터닝 하는 공정을 구비하여 구성되고, 상기 선택막은 상기 도전막을 패터닝하는 공정에 있어서, 동시에 제거되는 특성을 가지고 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1 및 제2영역을 갖춘 반도체기판상에 제1절연막(13)과, 도전막(14), 제2절연막(15) 및 선택막(16)을 순차형성하는 공정과; 전자선 리소그라피법에 의해 상기 선택막 표면의 제2영역상에 제2레지스트패턴(71)을 형성하는 공정; 상기 제2레지스트패턴을 마스크로 해서 상기 선택막을 패터닝하는 공정; 상기 제2레지스트패턴을 제거하는 공정; 광 리소그라피법에 의해 적어도 상기 제2절연막상에 제2레지스트패턴(91)을 형성하는 공정; 상기 제1레지스트패턴과 상기 선택막을 마스크로 해서 상기 제2절연막을 패터닝하는 공정; 상기 제2절연막을 패터닝하는 공정 후, 상기 제1레지스트패턴을 제거하는 공정 및; 패터닝된 상기 제2절연막을 마스크로 해서 상기 도전막을 패터닝하는 공정을 구비하여 구성되고, 상기 선택막은 상기 도전막을 패터닝하는 공정에 있어서, 동시에 제거되는 특성을 가지고 형성하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-321535 | 1995-12-11 | ||
JP32153595 | 1995-12-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970051945A true KR970051945A (ko) | 1997-07-29 |
KR100225831B1 KR100225831B1 (ko) | 1999-10-15 |
Family
ID=18133654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960064114A KR100225831B1 (ko) | 1995-12-11 | 1996-12-11 | 반도체장치의 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5916733A (ko) |
EP (1) | EP0779556B1 (ko) |
KR (1) | KR100225831B1 (ko) |
DE (1) | DE69615642T2 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6312874B1 (en) * | 1998-11-06 | 2001-11-06 | Advanced Micro Devices, Inc. | Method for forming a dual damascene trench and underlying borderless via in low dielectric constant materials |
US6218056B1 (en) * | 1999-03-30 | 2001-04-17 | International Business Machines Corporation | Method of making highly defined bilayer lift-off mask |
FR2810447B1 (fr) | 2000-06-16 | 2003-09-05 | Commissariat Energie Atomique | Procede de creation d'un etage de circuit integre ou conexistent des motifs fins et larges |
US7071121B2 (en) * | 2003-10-28 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | Patterned ceramic films and method for producing the same |
DE102004056369B4 (de) * | 2004-11-22 | 2008-08-28 | Renk Ag | Betätigungseinrichtung für Fahrzeuggetriebe von Kettenfahrzeugen oder Radfahrzeugen mit Radseitenlenkung |
WO2007116362A1 (en) * | 2006-04-07 | 2007-10-18 | Nxp B.V. | Method of manufacturing a semiconductor device |
US8048764B2 (en) * | 2009-09-30 | 2011-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual etch method of defining active area in semiconductor device |
CN103390584A (zh) * | 2012-05-09 | 2013-11-13 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
US8906244B2 (en) * | 2012-10-25 | 2014-12-09 | The United States Of America As Represented By The Secretary Of The Army | Method for forming a device having nanopillar and cap structures |
US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5669835A (en) * | 1979-11-09 | 1981-06-11 | Japan Electronic Ind Dev Assoc<Jeida> | Method for forming thin film pattern |
EP0037708B1 (en) * | 1980-04-02 | 1986-07-30 | Hitachi, Ltd. | Method of forming patterns |
JPS5968928A (ja) * | 1982-10-13 | 1984-04-19 | Pioneer Electronic Corp | 半導体装置の製造方法 |
US4591547A (en) * | 1982-10-20 | 1986-05-27 | General Instrument Corporation | Dual layer positive photoresist process and devices |
US4610948A (en) * | 1984-01-25 | 1986-09-09 | The United States Of America As Represented By The Secretary Of The Army | Electron beam peripheral patterning of integrated circuits |
US4612274A (en) * | 1985-11-18 | 1986-09-16 | Motorola, Inc. | Electron beam/optical hybrid lithographic resist process in acoustic wave devices |
US5194749A (en) * | 1987-11-30 | 1993-03-16 | Hitachi, Ltd. | Semiconductor integrated circuit device |
US5034091A (en) * | 1990-04-27 | 1991-07-23 | Hughes Aircraft Company | Method of forming an electrical via structure |
KR100188508B1 (ko) * | 1993-03-26 | 1999-06-01 | 세끼사와 다까시 | 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법 |
JP2803999B2 (ja) * | 1993-11-10 | 1998-09-24 | 現代電子産業株式会社 | 半導体装置の微細パターン製造法 |
-
1996
- 1996-12-10 US US08/762,856 patent/US5916733A/en not_active Expired - Fee Related
- 1996-12-11 KR KR1019960064114A patent/KR100225831B1/ko not_active IP Right Cessation
- 1996-12-11 EP EP96119868A patent/EP0779556B1/en not_active Expired - Lifetime
- 1996-12-11 DE DE69615642T patent/DE69615642T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0779556A3 (en) | 1997-07-02 |
DE69615642T2 (de) | 2002-08-01 |
EP0779556A2 (en) | 1997-06-18 |
DE69615642D1 (de) | 2001-11-08 |
US5916733A (en) | 1999-06-29 |
EP0779556B1 (en) | 2001-10-04 |
KR100225831B1 (ko) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05343370A (ja) | 微細パタ−ンの形成方法 | |
KR950024337A (ko) | 게이트 스택 제조 공정 | |
KR970051945A (ko) | 반도체장치의 제조방법 | |
US5942787A (en) | Small gate electrode MOSFET | |
KR960035802A (ko) | 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법 | |
KR100253702B1 (ko) | 반도체 소자의 제조방법 | |
KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
KR950034415A (ko) | 반도체 소자의 미세패턴 제조방법 | |
KR960001875A (ko) | 포토리소그래피 공정을 통한 식각패턴 형성방법 | |
KR0165340B1 (ko) | 반도체 소자의 전기적 배선을 위한 접촉 구조 및 그 접촉 방법 | |
JPH0391243A (ja) | 半導体装置の製造方法 | |
KR970023635A (ko) | 반도체장치의 미세패턴 형성방법 | |
KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR970054239A (ko) | 비휘발성 메모리장치 및 그 제조방법 | |
KR19980045162A (ko) | 반도체장치의 배선형성방법 | |
KR950027971A (ko) | 반도체소자의 미세패턴 제조방법 | |
KR960015751A (ko) | 반도체소자의 미세패턴 형성방법 | |
KR970052506A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR960019517A (ko) | 반도체 소자의 콘택 홀 제조방법 | |
KR970018049A (ko) | 보조 패턴 방법을 이용한 미세 패턴 형성 방법 | |
KR960035766A (ko) | 반도체 소자의 패턴 형성방법 | |
KR970052537A (ko) | 반도체장치의 제조방법 | |
KR980003891A (ko) | 노광용 정렬 키 제조방법 | |
KR950021079A (ko) | 반도체장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100622 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |