KR19980045162A

KR19980045162A - 반도체장치의 배선형성방법

Info

Publication number: KR19980045162A
Application number: KR1019960063323A
Authority: KR
Inventors: 김민정
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-12-09
Filing date: 1996-12-09
Publication date: 1998-09-15

Abstract

본 발명은 반도체장치의 배선형성방법에 관해 개시한다.

본 발명은 두개의 식각선택비를 갖는 절연층을 도전층상에 형성하여 이방성식각과 등방성식각을 순차적으로 실시하여 축차적으로 노광장치의 분해능을 능가하는 미세한 선폭을 갖는 절연층 패턴을 실제 배선층이 되는 도전층 상에 형성하고 상기 절연층 패턴을 식각마스크로 하여 상기 도전층을 이방성식각한다.

따라서 포토레지스트막의 직접적인 개재없이 노광장치의 분해능을 능가하는 배선을 형성할 수 있다. 아울러 이러한 결과로 인해 상기 배선사이의 간격은 상대적으로 종래보다 넓어져서 이 부분에 콘택을 형성하고자 하는 경우 보다 넓은 콘택마진을 확보할 수 있다.

Description

반도체장치의 배선형성방법

본 발명은 반도체장치의 배선형성방법에 관한 것으로 특히, 배선의 미세화에관한 것이다.

반도체장치의 고 집적화에 따라 웨이퍼에서 셀 영역은 더욱 작아지고 있다. 따라서 셀 내에서는 게이트 라인과 같은 배선의 폭도 더욱 미세화되고 있는 추세이고 셀 밖으로는 인접셀을 서로 전기적으로 연결시키 위한 금속배선등도 그 폭이 더욱 미세화되고 있다. 이와 같은 배선폭의 미세화는 고 집적화과정에서는 필연적인 결과로서 공정의 복잡성과 배선의 손상가능성을 증가시키고 있다.

여기서 종래 기술에 의한 반도체장치의 배선 형성방법을 첨부된 도면을 참조하여 상세하게 설명한다.

도 1 내지 도 4는 종래 기술에 의한 반도체장치의 배선형성방법을 단계별로 나타낸 도면들이다.

도 1을 참조하면, 먼저, 기판(10) 상에 통상적인 방법으로 활성영역과 필드영역을 구분한 다음 필드영역에는 필드산화막을 형성한다. 이어서 기판(10)의 전면에 절연막(12)을 형성하고 절연막(12)의 전면에는 도전층(14)을 형성하는데 도전층(14)은 인-시츄(in-situ) 도핑된 폴리실리콘층으로 형성하고 그 두께는 1,000Å∼2,000Å정도로 형성한다.

계속해서 도전층(14)의 전면에는 포토레지스트막(16)을 형성한다. 다음공정으로 포토레지스트막(16)을 패터닝하여 도 2에 도시된 바와 같이 도전층(16)을 일정한 폭으로 한정하는 포토레지스트 패턴(16a)을 형성한다. 이 포토레지스트 패턴(16a)에 의해 도전성 배선의 패턴폭과 그 사이의 간격(18)이 결정된다.

포토레지스트 패턴(16a)을 마스크로 하여 도전층(14)의 전면을 이방성식각하면 도 3에 도시된 바와 같이 포토레지스트 패턴(16a)과 동일한 패턴의 도전성 패턴(14a)이 형성된다. 이어서 포토레지스트 패턴(16a)을 제거하면 완전한 도전성 배선 패턴(14a)이 형성되는데, 그 결과는 도 4에 도시되어 있다.

상술한 바와 같은 종래 기술에 의한 반도체장치의 배선형성방법에서는 미세배선 형성시 두께가 약 2,000Å정도로 밑변 대비 높이가 10배이상인 포토레지스트 패턴이 노광 및 현상공정에서 쓰러지거나 기울어지는 일이 발생하여 원하는 구조의 배선을 형성하기 어려운 단점이 있다.

따라서 본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로서, 사진공정에서 노광장치의 분해능을 넘어서는 미세 선폭을 갖는 배선 패턴을 형성할 수 있고 따라서 배선간에는 충분한 콘택마진을 확보할 수 있는 반도체장치의 배선형성방법을 제공함에 있다.

도 5 내지 도 10은 본 발명의 실시예에 의한 반도체장치의 배선형성방법을 단계별로 나타낸 도면들이다.

*도면의 주요부분에 대한 부호설명*

38:반도체기판. 40:제1 절연층.

42:도전층. 44:제2 절연층.

46:제3 절연층.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 의한 반도체장치의 배선 형성방법은 반도체기판의 전면에 제1 절연층을 형성하는 단계; 상기 제1 절연층의 전면에 도전층을 형성하는 단계; 상기 도전층의 전면에 상기 도전층에 비해 높은 식각선택비를 갖는 제2 절연막을 형성하는 단계; 상기 제2 절연막의 전면에 상기 제2 절연막에 비해 식각선택비 낮은 제3 절연층을 형성하는 단계; 상기 제3 절연층 상에 제3 절연층의 일부를 노출시키는 배선 형태의 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 하여 상기 제3 절연층을 패터닝하는 단계; 상기 제2 절연층을 상기 패터닝된 제3 절연층의 패턴폭보다 좁게 패터닝하는 단계; 상기 패터닝된 제3 절연층을 제거하는 단계; 및 상기 패터닝된 제2 절연층을 식각마스크로 하여 상기 도전층을 패터닝하는 단계; 및 상기 제2 절연층을 제거하는 단계를 포함한다.

상기 도전층은 단층으로 형성하지만 복층으로 형성할 수도 있다.

상기 도전층은 텅스텐 실리사이드층으로 형성하는데, 그 두께는 1,000Å∼2,000Å정도의 두께로 형성한다.

상기 도전층을 복층으로 형성하는 경우 도핑된 폴리실리콘층과 텅스텐 실리사이드층을 순차적으로 형성한다.

상기 도핑된 폴리실리콘층은 1,000Å∼2,000Å정도의 두께로 형성한다.

상기 제2 절연층은 질화막(Si₃N₄)으로 형성하는데, 그 두께는 1,000Å∼2,000Å정도의 두께로 형성한다.

상기 제3 절연층은 HTO(High Temperature Oxide)막 또는 P-TEOS(Tetra Ethyl Ortho Silicate)막중 선택된 어느 한 막으로 형성하는데, 그 두께는 1,000Å∼2,000Å정도로 형성한다.

본 발명은 노광장치의 분해능 이상의 미세한 폭을 갖는 배선을 형성할 수 있고 그 사이에서는 종래 보다 넓은 콘택마진을 제공한다.

이하, 본 발명의 실시예에 의한 반도체장치의 배선형성방법을 첨부된 도면을 참조하여 상세하게 설명한다.

도 5를 참조하면, 반도체기판(38)의 전면을 활성영역과 필드영역으로 구분한다. 이어서 상기 필드영역에는 필드산화막(도시하지 않음)을 형성한다. 상기 반도체기판(38)의 전면에는 제1 절연막(40), 도전층(42)을 순차적으로 형성한다. 상기 도전층(42)은 단층으로 형성하는데 이때는 텅스텐 실리사이드층으로 1,000Å∼2,000Å정도의 두께로 형성한다. 또한, 상기 도전층(42)은 복층으로도 형성할 수 있다. 상기 도전층(42)을 복층으로 형성하는 경우에는 도핑된 폴리실리콘층과 텅스텐 실리사이드층으로 형성할 수 있는데, 이때 상기 도핑된 폴리실리콘층과 텅스텐 실리사이드층은 각각 1,000Å∼2,000Å정도의 두께로 형성할 수 있다.

계속해서 상기 도전층(42)의 전면에는 제2 및 제3 절연층(44, 46)을 순차적으로 형성하고 상기 제3 절연층(46) 상에는 제3 절연층(46)의 일부영역을 노출시키는 포토레지스트 패턴(48)을 형성한다. 상기 제2 절연층(44)은 상기 도전층(42)에 비해 식각선택비가 높은 절연물질로 형성한다. 이와 같은 특성을 갖는 상기 제2 절연층(44)으로는 질화막(Si₃N₄)을 사용한다. 상기 제3 절연층(46)은 상기 제2 절연층(44)에 비해 식각선택비가 낮은 절연물질을 사용하여 형성한다. 이러한 특성을 갖는 상기 제3 절연층(46)으로는 HTO(High Temperature Oxide)막 또는 P-TEOS(Tetra Ethyl Ortho Silicate)막중 선택된 어느 한 막으로 형성하는데, 그 두께는 1,000Å∼2,000Å정도로 형성한다.

상기 제2 절연막(44)은 결국, 상기 도전층(42)과 상기 제3 절연층(46) 모두에 대해 식각선택비가 높은 절연물질이다.

계속해서 상기 포토레지스트 패턴(48)을 식각마스크로 하여 상기 제2 절연층(44)의 계면이 노출될 때 까지 상기 제3 절연층(46)의 노출된 전면을 이방성식각한다. 이 결과 도 6에 도시한 바와 같이 상기 포토레지스트 패턴(48)에 의해 한정된 형태의 제3 절연층 패턴(46a)이 형성된다.

다음에는 상기 제2 절연층(도 5의 44)을 패터닝하는 단계인데, 구체적으로는 상기 제3 절연층 패턴(46a)이 형성된 결과물을 상기 제2 절연층(도 5의 44)에 대해 식각선택성이 우수한 에쳔터를 사용하여 상기 도전층(42)의 계면이 노출될 때 까지등방성 식각을 실시한다. 상기 등방성식각결과는 도 7에 도시되어 있는데, 이를 참조하면 상기 등방성식각에 의해 형성된 상기 제2 절연층(도 5의 44)의 패턴(44a)은 상기 제3 절연층 패턴(46a) 아래에 까지 식각되어 상기 제3 절연층 패턴(46a)보다 패턴의 폭이 좁은 것을 볼 수 있다. 상기 등방성식각은 상기 제3 절연층 패턴(46a)의 아래에서 상기 제2 절연층(44)이 완전히 제거될 정도로 실시해서는 안된다. 따라서 등방성식각시 식각시간의 조절이 중요해진다.

계속해서 상기 제3 절연층 패턴(46a)을 제거하면 도 8에 도시한 바와 같이 상기 제2 절연층 패턴(44a)이 완전히 드러난다. 상기 제2 절연층 패턴(44a)은 상기 제3 절연층 패턴(46a)보다 패턴의 폭이 좁다. 따라서 상기 제2 절연층 패턴(44a)간의 간격은 더욱 넓어진다.

도 8을 참조하면, 상기 제2 절연층 패턴(44a)을 식각마스크로 하여 상기 도전층(42)을 이방성식각하면 도 9에 도시한 바와 같이 상기 제1 절연층(40) 상에는 상기 제2 절연층 패턴(44a)과 동일한 폭 사이즈와 간격을 갖는 도전층 패턴(42a)이 형성된다. 상기 도전층 패턴(42a)을 형성한 후에는 상기 도전층 패턴(42a)과 식각선택비 있는 식각공정으로 상기 제2 절연층 패턴(44a)을 제거한다. 이렇게하여 도 10에 도시한 바와 같이 상기 제1 절연층(40) 상에는 미세한 선폭을 갖는 도전층 패턴(40) 곧, 도전성 배선이 형성된다. 상기 제2 절연층 패턴(44a)은 그대로 두어도 무방하다.

이상, 본 발명은 두개의 식각선택비를 갖는 절연층을 도전층상에 형성하여 이방성식각과 등방성식각을 순차적으로 실시하여 축차적으로 노광장치의 분해능을 능가하는 미세한 선폭을 갖는 절연층 패턴을 실제 배선층이 되는 도전층 상에 형성하고 상기 절연층 패턴을 식각마스크로 하여 상기 도전층을 이방성식각한다.

본 발명은 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.

Claims

반도체기판의 전면에 제1 절연층을 형성하는 단계;

상기 제1 절연층의 전면에 도전층을 형성하는 단계;

상기 도전층의 전면에 상기 도전층에 비해 높은 식각선택비를 갖는 제2 절연막을 형성하는 단계;

상기 제2 절연막의 전면에 상기 제2 절연막에 비해 식각선택비 낮은 제3 절연층을 형성하는 단계;

상기 제3 절연층 상에 제3 절연층의 일부를 노출시키는 배선 형태의 감광막 패턴을 형성하는 단계;

상기 감광막 패턴을 식각마스크로 하여 상기 제3 절연층을 패터닝하는 단계;

상기 제2 절연층을 상기 패터닝된 제3 절연층의 패턴폭보다 좁게 패터닝하는 단계;

상기 패터닝된 제3 절연층을 제거하는 단계;

상기 패터닝된 제2 절연층을 식각마스크로 하여 상기 도전층을 패터닝하는 단계; 및

상기 제2 절연층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 배선형성방법.
제1항에 있어서, 상기 도전층이 1,000Å∼2,000Å정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 배선형성방법.
제1항 또는 제2항에 있어서, 상기 도전층이 텅스텐 실리사이드층으로 형성되는 것을 특징으로 하는 반도체장치의 배선형성방법.
제1항에 있어서, 상기 도전층이 복층으로 형성되는 것을 특징으로 하는 반도체장치의 배선형성방법.
제4항에 있어서, 상기 복층이 도핑된 폴리실리콘층과 텅스텐 실리사이드층으로 형성되는 것을 특징으로 하는 반도체장치의 배선형성방법.
제5항에 있어서, 상기 복층의 각 물질층이 1,000Å∼2,000Å정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 배선형성방법.
제1항에 있어서, 상기 제2 절연층이 1,000Å∼2,000Å정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 배선형성방법.
제1항 또는 제7항에 있어서, 상기 제2 절연층이 질화막(Si₃N₄)으로 형성되는 것을 특징으로 하는 반도체장치의 배선형성방법.
제1항에 있어서, 상기 제3 절연층이 HTO막 또는 P-TEOS막중 선택된 어느 한 막으로 형성되는 것을 특징으로 하는 반도체장치의 배선형성방법.
제1항 또는 제9항에 있어서, 상기 제3 절연층이 1,000Å∼2,000Å정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 배선형성방법.