JPH05343370A - 微細パタ−ンの形成方法 - Google Patents
微細パタ−ンの形成方法Info
- Publication number
- JPH05343370A JPH05343370A JP15079792A JP15079792A JPH05343370A JP H05343370 A JPH05343370 A JP H05343370A JP 15079792 A JP15079792 A JP 15079792A JP 15079792 A JP15079792 A JP 15079792A JP H05343370 A JPH05343370 A JP H05343370A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fine pattern
- forming
- pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】この発明は、光学系の分解能以下のピッチでパ
タ−ンを形成できる微細パタ−ンの形成方法を提供しよ
うとするものである。 【構成】被加工膜(14)上に順次、不活性な物質により成
る第１の物質膜(16)、活性な物質により成る第２の物質
膜(18)、不活性な物質により成る第３の物質膜(20)を形
成する。次に、第２の物質膜(18)および第３の物質膜(2
0)をパタ−ニングする。次に、第１の物質膜(16)および
第３の物質膜(20)を障壁として第２の物質膜(18)の側面
のみを物質変化(18A) させ、膨脹させる。そして、第２
の物質膜から物質変化しなかった部分(18)を除去して、
第２の物質膜のうち物質変化した箇所(18A) だけを残
す。これを、被加工膜(14)をパタ−ニングするためのマ
スクとする。このような方法であると第２の物質膜のパ
タ−ン１つから、被加工膜をパタ−ニングするためのマ
スクが２つ得られる。この結果、ピッチが光学系の分解
能以下となるような被加工膜(14)でなる微細パタ−ンが
得られる。
タ−ンを形成できる微細パタ−ンの形成方法を提供しよ
うとするものである。 【構成】被加工膜(14)上に順次、不活性な物質により成
る第１の物質膜(16)、活性な物質により成る第２の物質
膜(18)、不活性な物質により成る第３の物質膜(20)を形
成する。次に、第２の物質膜(18)および第３の物質膜(2
0)をパタ−ニングする。次に、第１の物質膜(16)および
第３の物質膜(20)を障壁として第２の物質膜(18)の側面
のみを物質変化(18A) させ、膨脹させる。そして、第２
の物質膜から物質変化しなかった部分(18)を除去して、
第２の物質膜のうち物質変化した箇所(18A) だけを残
す。これを、被加工膜(14)をパタ−ニングするためのマ
スクとする。このような方法であると第２の物質膜のパ
タ−ン１つから、被加工膜をパタ−ニングするためのマ
スクが２つ得られる。この結果、ピッチが光学系の分解
能以下となるような被加工膜(14)でなる微細パタ−ンが
得られる。
Description
【０００１】
【産業上の利用分野】この発明は、微細パタ−ンの形成
方法に係わり、特に集積回路（ＩＣ）の作成に必要な微
細パタ−ンの形成方法に関する。
方法に係わり、特に集積回路（ＩＣ）の作成に必要な微
細パタ−ンの形成方法に関する。
【０００２】
【従来の技術】従来より、集積回路（ＩＣ）の作成に必
要な微細パタ−ンの形成は、写真蝕刻法によって行われ
ている。すなわち、パタ−ンが転写されたレジストをマ
スクに下地をエッチングする。しかし、この方法である
と、転写装置の光学系の分解能の２倍以下のピッチでパ
タ−ンを形成することは、基本的に不可能である。
要な微細パタ−ンの形成は、写真蝕刻法によって行われ
ている。すなわち、パタ−ンが転写されたレジストをマ
スクに下地をエッチングする。しかし、この方法である
と、転写装置の光学系の分解能の２倍以下のピッチでパ
タ−ンを形成することは、基本的に不可能である。
【０００３】
【発明が解決しようとする課題】この発明は、上記写真
蝕刻法の限界を克服し、光学系の分解能の２倍以下のピ
ッチのパタ−ンを形成できる微細パタ−ンの形成方法を
提供することを目的としている。
蝕刻法の限界を克服し、光学系の分解能の２倍以下のピ
ッチのパタ−ンを形成できる微細パタ−ンの形成方法を
提供することを目的としている。
【０００４】
【課題を解決するための手段】この発明は、次のような
方法により微細パタ−ンを形成するものである。
方法により微細パタ−ンを形成するものである。
【０００５】まず、被加工膜上に順次、不活性な物質に
より成る第１の物質膜、活性な物質により成る第２の物
質膜、不活性な物質により成る第３の物質膜を形成した
後、第２および第３の物質膜を一括してパタ−ニングす
る。次いで、不活性な第１および第３の物質膜を障壁と
して第２の物質膜の側面を物質変化させ、その側面にお
ける第２の物質膜を膨脹させる。そして、第２の物質膜
から物質変化しなかった部分を除去して、第２の物質膜
のうち物質変化した箇所だけを残す。これを、被加工膜
をパタ−ニングするためのマスクとする。
より成る第１の物質膜、活性な物質により成る第２の物
質膜、不活性な物質により成る第３の物質膜を形成した
後、第２および第３の物質膜を一括してパタ−ニングす
る。次いで、不活性な第１および第３の物質膜を障壁と
して第２の物質膜の側面を物質変化させ、その側面にお
ける第２の物質膜を膨脹させる。そして、第２の物質膜
から物質変化しなかった部分を除去して、第２の物質膜
のうち物質変化した箇所だけを残す。これを、被加工膜
をパタ−ニングするためのマスクとする。
【０００６】
【作用】上記のような微細パタ−ンの形成方法によれ
ば、被加工膜のパタ−ンの幅は第２の物質膜の側面が物
質変化した領域の幅により決定される。また、被加工膜
のパタ−ンの間隔は物質変化しなかった第２の物質膜の
幅により決定される。すなわち、第２の物質膜のパタ−
ン１つから、２つの被加工膜をパタ−ニングするための
マスクが得られる。このように第２の物質膜が物質変化
することによって得られたマスクのピッチは光学系を用
いて決定されるものではない。従って、この２つのマス
クを用いて被加工膜をパタ−ニングすれば、ピッチが光
学系の分解能の２倍以下の微細パタ−ンが得られる。
ば、被加工膜のパタ−ンの幅は第２の物質膜の側面が物
質変化した領域の幅により決定される。また、被加工膜
のパタ−ンの間隔は物質変化しなかった第２の物質膜の
幅により決定される。すなわち、第２の物質膜のパタ−
ン１つから、２つの被加工膜をパタ−ニングするための
マスクが得られる。このように第２の物質膜が物質変化
することによって得られたマスクのピッチは光学系を用
いて決定されるものではない。従って、この２つのマス
クを用いて被加工膜をパタ−ニングすれば、ピッチが光
学系の分解能の２倍以下の微細パタ−ンが得られる。
【０００７】
【実施例】以下、図面を参照してこの発明を一実施例に
より説明する。図１〜図５は、この発明の一実施例に係
わる微細パタ−ンの形成方法を工程順に示す断面図であ
る。
より説明する。図１〜図５は、この発明の一実施例に係
わる微細パタ−ンの形成方法を工程順に示す断面図であ
る。
【０００８】図１に示すように、シリコン基板１０上
に、例えばフィ−ルド絶縁膜となる約６００ｎｍの厚み
を有するシリコン酸化膜１２を形成する。次いで、シリ
コン酸化膜１２上に、内部配線層となる約４００ｎｍの
厚みを有する導電性ポリシリコン膜１４を形成する。次
いで、導電性ポリシリコン膜１４上に、不活性な膜とし
て約２００ｎｍの厚みを有するシリコン窒化膜１６を形
成する。次いで、シリコン窒化膜１６上に、活性な膜と
して約４００ｎｍの厚みを有するポリシリコン膜１８を
形成する。このポリシリコン膜１８は必ずしも導電性と
する必要はない。次いで、ポリシリコン膜１８上に、第
２の不活性な膜としてシリコン窒化膜１６より薄い約５
０ｎｍの厚みを有するシリコン窒化膜２０を形成する。
この後、シリコン窒化膜２０上に、ホトレジスト２２を
塗布する。
に、例えばフィ−ルド絶縁膜となる約６００ｎｍの厚み
を有するシリコン酸化膜１２を形成する。次いで、シリ
コン酸化膜１２上に、内部配線層となる約４００ｎｍの
厚みを有する導電性ポリシリコン膜１４を形成する。次
いで、導電性ポリシリコン膜１４上に、不活性な膜とし
て約２００ｎｍの厚みを有するシリコン窒化膜１６を形
成する。次いで、シリコン窒化膜１６上に、活性な膜と
して約４００ｎｍの厚みを有するポリシリコン膜１８を
形成する。このポリシリコン膜１８は必ずしも導電性と
する必要はない。次いで、ポリシリコン膜１８上に、第
２の不活性な膜としてシリコン窒化膜１６より薄い約５
０ｎｍの厚みを有するシリコン窒化膜２０を形成する。
この後、シリコン窒化膜２０上に、ホトレジスト２２を
塗布する。
【０００９】次に、図２に示すように、転写装置の光学
系の分解能を６００ｎｍに設定して、ホトレジスト２２
に幅Ｗ１が約６００ｎｍ、間隔Ｄ１が約６００ｎｍのパ
タ−ンを転写する。この後、ホトレジスト２２を蝕刻し
てパタ−ン２２Ａを得る。この時、パタ−ン２２Ａのピ
ッチＰ１は概略的に、Ｗ１＋Ｄ１＝１２００ｎｍとな
る。次いで、パタ−ン２２Ａをマスクに、ＲＩＥ法を用
いてシリコン窒化膜２０およびポリシリコン膜１８を順
次エッチングする。
系の分解能を６００ｎｍに設定して、ホトレジスト２２
に幅Ｗ１が約６００ｎｍ、間隔Ｄ１が約６００ｎｍのパ
タ−ンを転写する。この後、ホトレジスト２２を蝕刻し
てパタ−ン２２Ａを得る。この時、パタ−ン２２Ａのピ
ッチＰ１は概略的に、Ｗ１＋Ｄ１＝１２００ｎｍとな
る。次いで、パタ−ン２２Ａをマスクに、ＲＩＥ法を用
いてシリコン窒化膜２０およびポリシリコン膜１８を順
次エッチングする。
【００１０】次に、図３に示すように、シリコン窒化膜
２０上からパタ−ン２２Ａを剥離する。次いで、シリコ
ン窒化膜２０およびシリコン窒化膜１６を酸化障壁とし
て、ポリシリコン膜１８の側面のみを、温度１０００℃
ウェット酸化により酸化する。この時、側面におけるシ
リコンは酸化シリコンへと変化するとともに膨脹する。
よって、ポリシリコン膜１８の側面には、約４００ｎｍ
の幅Ｗoxを有するシリコン酸化膜１８Ａが得られる。
２０上からパタ−ン２２Ａを剥離する。次いで、シリコ
ン窒化膜２０およびシリコン窒化膜１６を酸化障壁とし
て、ポリシリコン膜１８の側面のみを、温度１０００℃
ウェット酸化により酸化する。この時、側面におけるシ
リコンは酸化シリコンへと変化するとともに膨脹する。
よって、ポリシリコン膜１８の側面には、約４００ｎｍ
の幅Ｗoxを有するシリコン酸化膜１８Ａが得られる。
【００１１】次に、図４に示すように、シリコン窒化膜
２０と、酸化されずに残ったポリシリコン膜１８をそれ
ぞれＣＤＥ法を用いて除去する。これにより、幅Ｗ２が
約４００ｎｍ、間隔Ｄ２が約２００ｎｍのシリコン酸化
膜１８Ａでなるマスクが形成される。
２０と、酸化されずに残ったポリシリコン膜１８をそれ
ぞれＣＤＥ法を用いて除去する。これにより、幅Ｗ２が
約４００ｎｍ、間隔Ｄ２が約２００ｎｍのシリコン酸化
膜１８Ａでなるマスクが形成される。
【００１２】次に、シリコン酸化膜１８Ａをマスクに、
ＲＩＥ法を用いてシリコン窒化膜１６および導電性ポリ
シリコン膜１４を順次エッチングする。これにより、幅
Ｗ３が約４００ｎｍ、間隔Ｄ３が約２００ｎｍの導電性
ポリシリコン膜１４でなる内部配線層パタ−ンが形成さ
れる。この配線層パタ−ンのピッチＰ２は概略的に、Ｗ
３＋Ｄ３＝６００ｎｍであり、転写装置の分解能、すな
わち６００ｎｍと同じである。
ＲＩＥ法を用いてシリコン窒化膜１６および導電性ポリ
シリコン膜１４を順次エッチングする。これにより、幅
Ｗ３が約４００ｎｍ、間隔Ｄ３が約２００ｎｍの導電性
ポリシリコン膜１４でなる内部配線層パタ−ンが形成さ
れる。この配線層パタ−ンのピッチＰ２は概略的に、Ｗ
３＋Ｄ３＝６００ｎｍであり、転写装置の分解能、すな
わち６００ｎｍと同じである。
【００１３】また、内部配線層パタ−ンの幅Ｗ３、およ
びその間隔Ｄ３は、ポリシリコン膜１８の酸化時間を調
節して酸化膜１８Ａの幅Ｗoxを種々変えることにより、
任意に設定することができる。
びその間隔Ｄ３は、ポリシリコン膜１８の酸化時間を調
節して酸化膜１８Ａの幅Ｗoxを種々変えることにより、
任意に設定することができる。
【００１４】上記のような微細パタ−ンの形成方法であ
ると、転写装置の分解能の２倍以下のピッチの微細パタ
−ンを形成できる。又、微細パタ−ンの幅、およびその
間隔についてもそれぞれ分解能以下で形成することがで
きる。
ると、転写装置の分解能の２倍以下のピッチの微細パタ
−ンを形成できる。又、微細パタ−ンの幅、およびその
間隔についてもそれぞれ分解能以下で形成することがで
きる。
【００１５】上記一実施例では転写装置の分解能を６０
０ｎｍに設定したが、これ以外の数値に設定しても分解
能とほぼ同程度のピッチで微細パタ−ンを形成できるこ
とはもちろんである。
０ｎｍに設定したが、これ以外の数値に設定しても分解
能とほぼ同程度のピッチで微細パタ−ンを形成できるこ
とはもちろんである。
【００１６】尚、上記一実施例においては、微細パタ−
ンを形成する層は導電性ポリシリコン膜としたが、微細
パタ−ンが形成される被加工膜は特に限定されない。例
えばシリサイドまたはシリサイドとポリシリコンとの積
層膜（ポリサイド構造）であっても、上記効果を損なう
ことなくこの発明を実施することが可能である。
ンを形成する層は導電性ポリシリコン膜としたが、微細
パタ−ンが形成される被加工膜は特に限定されない。例
えばシリサイドまたはシリサイドとポリシリコンとの積
層膜（ポリサイド構造）であっても、上記効果を損なう
ことなくこの発明を実施することが可能である。
【００１７】また、集積回路（ＩＣ）におけるこの発明
の適用箇所としては、高密度でワ−ド線を配線するＮＡ
ＮＤ型ＲＯＭやＮＡＮＤ型の一括消去型ＥＥＰＲＯＭ等
のワ−ド線加工に好適である。また、ＮＡＮＤ型の一括
消去型ＥＥＰＲＯＭ等でワ−ド線を加工する場合、被加
工膜に浮遊ゲ−トが含まれるが、この発明は被加工膜の
一部、あるいは全部が多層構造を有していても、実施可
能であることは言うまでもない。
の適用箇所としては、高密度でワ−ド線を配線するＮＡ
ＮＤ型ＲＯＭやＮＡＮＤ型の一括消去型ＥＥＰＲＯＭ等
のワ−ド線加工に好適である。また、ＮＡＮＤ型の一括
消去型ＥＥＰＲＯＭ等でワ−ド線を加工する場合、被加
工膜に浮遊ゲ−トが含まれるが、この発明は被加工膜の
一部、あるいは全部が多層構造を有していても、実施可
能であることは言うまでもない。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、光学系の分解能以下のピッチでパタ−ンを形成でき
る微細パタ−ンの形成方法を提供できる。
ば、光学系の分解能以下のピッチでパタ−ンを形成でき
る微細パタ−ンの形成方法を提供できる。
【図１】図１はこの発明の一実施例に係わる微細パタ−
ン形成方法の第１の工程を示す断面図。
ン形成方法の第１の工程を示す断面図。
【図２】図２はこの発明の一実施例に係わる微細パタ−
ン形成方法の第２の工程を示す断面図。
ン形成方法の第２の工程を示す断面図。
【図３】図３はこの発明の一実施例に係わる微細パタ−
ン形成方法の第３の工程を示す断面図。
ン形成方法の第３の工程を示す断面図。
【図４】図４はこの発明の一実施例に係わる微細パタ−
ン形成方法の第４の工程を示す断面図。
ン形成方法の第４の工程を示す断面図。
【図５】図５はこの発明の一実施例に係わる微細パタ−
ン形成方法の第５の工程を示す断面図。
ン形成方法の第５の工程を示す断面図。
１０…シリコン基板、１２…酸化膜、１４…導電性ポリ
シリコン膜、１６…シリコン窒化膜、１８…ポリシリコ
ン膜、１８Ａ…シリコン酸化膜、２０…シリコン窒化
膜、２２…ホトレジスト、２２Ａ…ホトレジストでなる
パタ−ン。
シリコン膜、１６…シリコン窒化膜、１８…ポリシリコ
ン膜、１８Ａ…シリコン酸化膜、２０…シリコン窒化
膜、２２…ホトレジスト、２２Ａ…ホトレジストでなる
パタ−ン。
Claims (3)
- 【請求項１】 被加工膜上に、不活性な物質により成る
第１の物質膜を形成する工程と、 前記第１の物質膜上に、活性な物質により成る第２の物
質膜を形成する工程と、 前記第２の物質膜上に、不活性な物質により成る第３の
物質膜を形成する工程と、 前記第２および第３の物質膜を一括してパタ−ニングす
る工程と、 前記第２の物質膜の側面を物質変化させ、側面における
第２の物質膜を膨脹させる工程と、 前記第３の物質膜、および前記第２の物質膜のうちの物
質変化が生じていない部分を除去する工程と、 前記物質変化した第２の物質膜をマスクに、前記被加工
膜をパタ−ニングする工程とを具備することを特徴とす
る微細パタ−ンの形成方法。被酸化性材料の - 【請求項２】 前記第１および第３の物質膜は耐酸化性
膜であり、前記第２の物質膜は酸化性膜であり、前記第
２の物質膜の側面を膨脹させる工程は酸化であることを
特徴とする請求項１に記載の微細パタ−ンの形成方法。 - 【請求項３】 前記耐酸化性膜は窒化シリコンでなり、
前記酸化性膜はシリコンでなることを特徴とする請求項
２に記載の微細パタ−ンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15079792A JPH05343370A (ja) | 1992-06-10 | 1992-06-10 | 微細パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15079792A JPH05343370A (ja) | 1992-06-10 | 1992-06-10 | 微細パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343370A true JPH05343370A (ja) | 1993-12-24 |
Family
ID=15504646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15079792A Pending JPH05343370A (ja) | 1992-06-10 | 1992-06-10 | 微細パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343370A (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006028705A2 (en) * | 2004-09-01 | 2006-03-16 | Micron Technology, Inc. | Mask material conversion |
| WO2006101695A1 (en) * | 2005-03-15 | 2006-09-28 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| US7115525B2 (en) | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
| US7151040B2 (en) | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
| US7517804B2 (en) | 2006-08-31 | 2009-04-14 | Micron Technologies, Inc. | Selective etch chemistries for forming high aspect ratio features and associated structures |
| US7538858B2 (en) | 2006-01-11 | 2009-05-26 | Micron Technology, Inc. | Photolithographic systems and methods for producing sub-diffraction-limited features |
| US8129289B2 (en) | 2006-10-05 | 2012-03-06 | Micron Technology, Inc. | Method to deposit conformal low temperature SiO2 |
| US8264010B2 (en) | 2005-07-29 | 2012-09-11 | Round Rock Research, Llc | Layout for high density conductive interconnects |
| US8859362B2 (en) | 2005-03-28 | 2014-10-14 | Micron Technology, Inc. | Integrated circuit fabrication |
| US8865598B2 (en) | 2005-06-02 | 2014-10-21 | Micron Technology, Inc. | Method for positioning spacers in pitch multiplication |
| US8871648B2 (en) | 2007-12-06 | 2014-10-28 | Micron Technology, Inc. | Method for forming high density patterns |
| US8871646B2 (en) | 2008-11-24 | 2014-10-28 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
| US8877639B2 (en) | 2005-08-30 | 2014-11-04 | Micron Technology, Inc. | Method and algorithm for random half pitched interconnect layout with constant spacing |
| US8883644B2 (en) | 2006-08-30 | 2014-11-11 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US8889020B2 (en) | 2006-04-25 | 2014-11-18 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US8928111B2 (en) | 2008-07-03 | 2015-01-06 | Micron Technology, Inc. | Transistor with high breakdown voltage having separated drain extensions |
| US8932960B2 (en) | 2007-12-18 | 2015-01-13 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US9003651B2 (en) | 2005-09-01 | 2015-04-14 | Micron Technology, Inc. | Methods for integrated circuit fabrication with protective coating for planarization |
| US9035416B2 (en) | 2006-09-14 | 2015-05-19 | Micron Technology, Inc. | Efficient pitch multiplication process |
| US9048194B2 (en) | 2008-03-21 | 2015-06-02 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US9076888B2 (en) | 2005-09-01 | 2015-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
| US9082829B2 (en) | 2005-09-01 | 2015-07-14 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US9099402B2 (en) | 2005-05-23 | 2015-08-04 | Micron Technology, Inc. | Integrated circuit structure having arrays of small, closely spaced features |
| US9099314B2 (en) | 2005-09-01 | 2015-08-04 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| US9184161B2 (en) | 2006-03-02 | 2015-11-10 | Micron Technology, Inc. | Vertical gated access transistor |
| US9184159B2 (en) | 2006-04-07 | 2015-11-10 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US9412591B2 (en) | 2007-07-31 | 2016-08-09 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
-
1992
- 1992-06-10 JP JP15079792A patent/JPH05343370A/ja active Pending
Cited By (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151040B2 (en) | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
| JP4822077B2 (ja) * | 2004-09-01 | 2011-11-24 | マイクロン テクノロジー， インク． | マスク材料の変換 |
| WO2006028705A3 (en) * | 2004-09-01 | 2006-04-13 | Micron Technology Inc | Mask material conversion |
| JP2008511991A (ja) * | 2004-09-01 | 2008-04-17 | マイクロン テクノロジー，インコーポレイテッド | マスク材料の変換 |
| WO2006028705A2 (en) * | 2004-09-01 | 2006-03-16 | Micron Technology, Inc. | Mask material conversion |
| US8895232B2 (en) | 2004-09-01 | 2014-11-25 | Micron Technology, Inc. | Mask material conversion |
| US7115525B2 (en) | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
| WO2006101695A1 (en) * | 2005-03-15 | 2006-09-28 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| US7253118B2 (en) | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| US9147608B2 (en) | 2005-03-28 | 2015-09-29 | Micron Technology, Inc. | Integrated circuit fabrication |
| US8859362B2 (en) | 2005-03-28 | 2014-10-14 | Micron Technology, Inc. | Integrated circuit fabrication |
| US9412594B2 (en) | 2005-03-28 | 2016-08-09 | Micron Technology, Inc. | Integrated circuit fabrication |
| US9099402B2 (en) | 2005-05-23 | 2015-08-04 | Micron Technology, Inc. | Integrated circuit structure having arrays of small, closely spaced features |
| US9117766B2 (en) | 2005-06-02 | 2015-08-25 | Micron Technology, Inc. | Method for positioning spacers in pitch multiplication |
| US8865598B2 (en) | 2005-06-02 | 2014-10-21 | Micron Technology, Inc. | Method for positioning spacers in pitch multiplication |
| US8264010B2 (en) | 2005-07-29 | 2012-09-11 | Round Rock Research, Llc | Layout for high density conductive interconnects |
| US8877639B2 (en) | 2005-08-30 | 2014-11-04 | Micron Technology, Inc. | Method and algorithm for random half pitched interconnect layout with constant spacing |
| US9099314B2 (en) | 2005-09-01 | 2015-08-04 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| US9679781B2 (en) | 2005-09-01 | 2017-06-13 | Micron Technology, Inc. | Methods for integrated circuit fabrication with protective coating for planarization |
| US9082829B2 (en) | 2005-09-01 | 2015-07-14 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US10396281B2 (en) | 2005-09-01 | 2019-08-27 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US9076888B2 (en) | 2005-09-01 | 2015-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
| US9003651B2 (en) | 2005-09-01 | 2015-04-14 | Micron Technology, Inc. | Methods for integrated circuit fabrication with protective coating for planarization |
| US7538858B2 (en) | 2006-01-11 | 2009-05-26 | Micron Technology, Inc. | Photolithographic systems and methods for producing sub-diffraction-limited features |
| US9184161B2 (en) | 2006-03-02 | 2015-11-10 | Micron Technology, Inc. | Vertical gated access transistor |
| US9184159B2 (en) | 2006-04-07 | 2015-11-10 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US9553082B2 (en) | 2006-04-25 | 2017-01-24 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US8889020B2 (en) | 2006-04-25 | 2014-11-18 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US9478497B2 (en) | 2006-08-30 | 2016-10-25 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US8883644B2 (en) | 2006-08-30 | 2014-11-11 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US8088691B2 (en) | 2006-08-31 | 2012-01-03 | Micron Technology, Inc. | Selective etch chemistries for forming high aspect ratio features and associated structures |
| US7517804B2 (en) | 2006-08-31 | 2009-04-14 | Micron Technologies, Inc. | Selective etch chemistries for forming high aspect ratio features and associated structures |
| US9035416B2 (en) | 2006-09-14 | 2015-05-19 | Micron Technology, Inc. | Efficient pitch multiplication process |
| US8129289B2 (en) | 2006-10-05 | 2012-03-06 | Micron Technology, Inc. | Method to deposit conformal low temperature SiO2 |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US9412591B2 (en) | 2007-07-31 | 2016-08-09 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US8871648B2 (en) | 2007-12-06 | 2014-10-28 | Micron Technology, Inc. | Method for forming high density patterns |
| US8932960B2 (en) | 2007-12-18 | 2015-01-13 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US9666695B2 (en) | 2007-12-18 | 2017-05-30 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US9941155B2 (en) | 2007-12-18 | 2018-04-10 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US10497611B2 (en) | 2007-12-18 | 2019-12-03 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US9048194B2 (en) | 2008-03-21 | 2015-06-02 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US8928111B2 (en) | 2008-07-03 | 2015-01-06 | Micron Technology, Inc. | Transistor with high breakdown voltage having separated drain extensions |
| US8871646B2 (en) | 2008-11-24 | 2014-10-28 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05343370A (ja) | 微細パタ−ンの形成方法 | |
| US5776821A (en) | Method for forming a reduced width gate electrode | |
| JP2002217170A (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| US7163898B2 (en) | Method for manufacturing semiconductor integrated circuit structures | |
| US6008121A (en) | Etching high aspect contact holes in solid state devices | |
| US5942787A (en) | Small gate electrode MOSFET | |
| EP0513684A2 (en) | Method of improving the manufaturing of SOI devices by forming position alignment marks | |
| KR970051945A (ko) | 반도체장치의 제조방법 | |
| JP3246806B2 (ja) | 半導体装置の製造方法 | |
| KR19990071113A (ko) | 반도체 소자의 제조방법 | |
| JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH0671070B2 (ja) | 半導体記憶装置の製造方法 | |
| KR0138065B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR950014268B1 (ko) | 콘택형성방법 | |
| KR20010080842A (ko) | 라인 패턴 형성 방법 | |
| JPH09213606A (ja) | 半導体装置の製造方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR930014995A (ko) | 비휘발성 메모리의 제조방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100281038B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR100418921B1 (ko) | 반도체 소자의 제조방법 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100567538B1 (ko) | 반도체 소자의 도전성 패턴 형성방법 | |
| JPS58157137A (ja) | 半導体装置の製造方法 | |
| JPH04348034A (ja) | 配線パターンの形成方法 |