KR0138065B1 - 반도체 소자의 콘택 형성 방법 - Google Patents

Abstract

본 발명은 콘택되는 하부전도층 및 상부전도층 사이의 중간전도층에 브리지 없이 콘택을 형성하는 반도체 소자의 콘택 형성 방법에 있어서; 하부전도층상에 제1절연막, 중간전도층, 제2절연막을 차례로 형성하는 단계; 콘택마스크를 사용하여 소정부위의 제2절연막을 식각하는 단계; 산화공정을 통해 노출된 중간전도층과 그 노출된 중간전도층 양 측벽의 소정 깊이 중간전도층을 산화막으로 형성하는 단계 식각되지 않은 제2절연막을 식각장벽으로 하여 노출된 상기 산화막 및 제1절연막을 식각하는 단계; 전체구조 상부에 상부전도층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법에 관한 것으로, 콘택층간의 중간전도층을 산화처리함으로써, 그로인해 발생한 측벽으로의 산화영역(새부리 모양)을 중간전도층간의 절연막 및 상부전도층과의 절연막으로 사용함으로써, 중간전도층의 영역 감소로 디자인 룰의 증가와 그에 따른 소자의 고집적화를 앞당기는 효과가 있다.

Description

반도체 소자의 콘택 형성 방법

제1도는 종래기술의 일실시예 따라 콘택이 형성된 상태의 단면도,

제2a도 내지 제2d도는 본 발명의 일실시예에 따른 콘택형성 공정도.

* 도면의 주요부분에 대한 부호의 설명

21:실리콘 기판22:활성영역

23:절연막24:게이트 폴리실리콘막

25:패드 산화막26:질화막

27, 27':산화막28:상부전도층

본 발명은 반도체 소자의 콘택 형성 방법에 관한 것으로, 고집적화로 인한 공정마진의 감소에 대응하는 콘택 형성 방법에 관한 것이다.

일반적으로, 반도체 소자가 점차 고집적화되어 감에 따라 소자 형성의 공정마진 감소가 큰 문제점으로 대두되고 있다.

제1도 는 종래기술에 따라 콘택이 형성된 상태의 일예를 나타내는 단면도로서, 기판(11) 상의 활성영역(12)상에 절연막(14)에 의해 절연되어 형성된 게이트 전도막 패턴(13) 사이를 통과하여 상부 전도층(15)이 콘택된 상태이다.

이때, 게이트 전도막 패턴(13) 사이의 간격이 충분치 않을 경우 사진식각 공정에 의한 콘택 홀 식각 마스크 물질(감광막 패턴)을 정확히 정렬하지 못할 경우 콘택되는 상부전도층과 브리지가 발생함으로, 게이트 전도막 패턴 간의 간격은 충분히 넓혀주어야 한다.

이상에서 살펴본 바와같이 콘택되는 하부전도층과 상부전도층 사이의 중간전도층에 콘택되는 층의 브리지를 방지하기 위해 중간전도층 간의 간격을 넓게 디자인 해야함으로, 디자인 률의 감소로 고집적화의 장애가 되고 있다.

상기 제반 문제점을 해결하기 위하여 안출된 본 발명은 콘택층이 통과될 부위의 중간 전도층을 미리 패터닝 하지 않은 상태에서 그 상부에 콘택 마스크를 형성하고 중간전도층이 드러나도록 절연막을 식각하고, 드러난 중간 전도층을 산화시켜, 산화에 의해 나타난 측벽으로의 산화영역(새부리 모양)을 중간전도층간 및 콘택되는 상부전도층과의 절연막으로 사용하는 반도체 소자의 콘택 형성 방법을 제공함을 그 목적으로 한다.

상기 목적을 달성하기 위하여 안출된 본 발명은 콘택되는 하부전도층 및 상부전도층 사이의 중간전도층에 브리지 없이 콘택을 형성하는 반도체 소자의 콘택 형성 방법에 있어서; 하부전도층상에 제1절연막, 중간전도층, 제2절연막을 차례로 형성하는 단계, 콘택마스크를 사용하여 소정부위의 제2절연막을 식각하는 단계; 산화공정을 통해 노출된 중간전도층과 그 노출된 중간전도층 양 측벽의 소정 깊이 중간전도층을 산화막으로 형성하는 단계; 식각되지 않은 제2절연막을 식각장벽으로 하여 노출된 상기 산화막 및 제1절연막을 식각하는 단계; 전체구조 상부에 상부전도층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면 제2a도 내지 제2d도를 참조하여 본 발명의 일실시예를 상세히 설명한다.

먼저, 제2a도는 실리콘 기판(21)상에 콘택 되는 하부층인 활성영역(22)을 형성하고, 그 위에 절연막(23)을 형성한 후, 게이트 폴리실리콘막(24)을 증착하여 선택적으로 패터닝하고, 그 상부에 패드 산화막(25) 및 질화막(26)을 차례로 증착한 상태이다.

이어서, 제2b도는 콘택 식각 마스크를 이용하여 소정부위의 상기 질화막(6), 패드 산화막(25)을 식각함으로써, 콘택이 형성될 부위의 게이트 폴리실리콘막(24)을 노출시킨 상태의 단면도이다.

이때, 노출되는 영역의 게이트 폴리실리콘막(24)도 전체두께중 소정깊이를 식각하여 이후의 산화공정에 도움을 줄 수 있다.

제2c도는 산화공정을 통해 노출된 폴리실리콘막(24)을 산화시켜 산화막(27)을 형성한 상태의 단면도이다.

끝으로, 제2d도는 산화막과 식각선택비가 높은 식각용액으로 질화막을 식각장벽으로 사용하여 상기 산화막(27) 및 절연막(23)을 차례로 식각한 다음에 상부전도층(28)을 증착하여 활성영역(22)과 콘택시킨 상태로서, 앞선 제2c도의 폴리실리콘막(24) 산화 공정에서 형성된 새부리 모양의 산화막(27')에 의해 상부전도층(28)과 게이트 폴리실리콘막(24)과의 브리지없이 안정된 콘택이 형성된다.

이상, 상기 설명한 바와같이 이루어지는 본 발명은 콘택층간의 중간전도층을 산화처리함으로써, 그로인해 발생한 측벽으로의 산화영역(새부리 모양)을 중간전도층간의 절연막 및 상부전도층과의 절연막으로 사용함으로써, 중간전도층의 영역 감소로 디자인 룰의 증가와 그에 따른 소자의 고집적화를 앞당기는 효과가 있다.

Claims (4)

1. 콘택되는 하부전도층 및 상부전도층 사이의 중간전도층에 브리지 없이 콘택을 형성하는 반도체 소자의 콘택 형성 방법에 있어서, 하부전도층상에 제1절연막, 중간전도층, 제2절연막을 차례로 형성하는 단계;콘택마스크를 사용하여 소정부위의 제2절연막을 식각하는 단계;산화공정을 통해 노출된 중간전도층과 그 노출된 중간전도층 양측벽의 소정 깊이 중간전도층을 산화막으로 형성하는 단계;식각되지 않은 제2절연막을 식각장벽으로 하여 노출된 상기 산화막 및 제1절연막을 식각하는 단계;

   전체구조 상부에 상부전도층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
2. 제1항에 있어서;상기 중간전도층은 다결정실리콘막 또는 단결정실리콘막인 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
3. 제1항에 있어서;상기 제2절연막은 패드산화막 및 산화막보다 식각선택비가 낮은 제3절연막이 차례로 형성된 다중막인 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
4. 제3항에 있어서;상기 제3절연막은 절화막인 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.