KR960006703B1 - 반도체 소자의 배선 제조방법 - Google Patents
반도체 소자의 배선 제조방법 Download PDFInfo
- Publication number
- KR960006703B1 KR960006703B1 KR1019930004557A KR930004557A KR960006703B1 KR 960006703 B1 KR960006703 B1 KR 960006703B1 KR 1019930004557 A KR1019930004557 A KR 1019930004557A KR 930004557 A KR930004557 A KR 930004557A KR 960006703 B1 KR960006703 B1 KR 960006703B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- contact
- layer
- upper wiring
- conductive layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims abstract description 3
- 238000001039 wet etching Methods 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract 3
- 238000010030 laminating Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 19
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
- 238000001459 lithography Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용없음
Description
제 1도는 종래기술에 의해 하부도전층에 콘택되는 상부배선을 형성할때 주요마스크를 배열한 레이아웃도.
제 2도 및 제 3도는 종래기술에 의해 상부배선을 형성하고 제 1도의 A-A와 B-B선을 따라 도시한 단면도.
제 4도는 본 발명에 의해 하부도전층에 콘택되는 상부배선을 형성할때 주요 마스크를 배열한 레이아웃도.
제 5A도 내지 제 5G도는 본 발명에 의해 하부도전층에 콘택되는 콘택패드와 상부배선을 형성하는 공정을 제 4도의 A-A선을 따라 도시한 단면도.
제 6A도 내지 제 6G도는 본 발명에 의해 콘택영역이 아닌 곳에서 상부배선을 형성하는 공정을 제 4도의 B-B선을 따라 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 하부도전층 2 : 절연층
3 : TEOS산화막 4 : HOT산화막
5,15,25 : 감광막페턴 6 : 콘택패드용도전층
6A : 콘택패드 7 : 상부배선용 도전층
7A : 상부배선 10 : 콘택홀
50 : 상부배선 마스크 60 : 콘택 마스크
70 : 콘택패드 마스크 80 : 상부배선 마스크
본 발명은 고집적 반도체 소자의 배선 제조방법에 관한 것으로, 특히 절연막 가장자리의 언더컷팅(Undercutting)된 부분에 상부배선을 형성하되 콘택패드를 통해 하부도전층에 콘택시켜 상부배선의 선폭을 리소그라피 공정에 의해 형성할 수 있는 선폭이하로 형성하도록 하는 반도체 소자의 배선 제조 방법에 관한것이다.
반도체 소자의 제조공정에서 폴리실리콘을 이용한 배선을 많이 사용하는데 메모리 소자에서는 특히 비트라인으로 사용하는 경우가 많다.
종래기술은 하부도전층에 상부배선을 콘택하기 위해 하부도전층 상부에 있는 절연층의 소정부분을 제거하여 개구를 형성하고 절연층 상부에 상부배선용 도전층(예를들어 폴리실리콘)을 증착한 다음, 리소그라피 공정으로 하부도전층에 콘택된 상부배선의 패턴을 형성하였다.
종래의 기술에 의해 하부도전층에 상부배선을 콘택시킨 것을 제 1도, 제 2도 및 제 3도를 참조하여 설명하기로 한다.
제 1도는 상부배선을 하부도전층(도시안됨)에 콘택하기 위해 상부배선 마스크(50)와 콘택마스크(60)를 배열한 레이아웃도로서 콘택부근에서 상부배선의 폭이 넓어짐을 도시한다.
제 2도는 제 1도의 A-A을 따라 절단한 것을 도시한 단면도로서, 하부도전층(1) 상부에 개구가 있는 절연층(2)을 형성하고, 그 상부에 패턴된 상부배선(30)을 하부도전층(1)에 콘택시킨 것이다.
제 3도는 제 1도의 B-B를 따라 절단한 것을 도시한 단면도로서, 하부도전층(1) 상부에 절연층(2)을 형성하고, 그 상부에 상부배선(30) 패턴을 형성한 것으로서, 제 2B도에 도시한 상부배선(30)의 선폭은 리소그라피 공정에 의해 최소선폭 이하로는 제조할수 없게 된다.
결국 고집적 반도체 제조시 고집적화가 될수록 배선선폭의 크기는 점점 감소되어야 하는데 종래의 기술은 리소그라피 공정에 의해 형성되는 배선선폭의 한계점을 극복할 수가 없다.
따라서 본 발명은 배선선폭의 크기를 리소그라피 공정에 의해 형성되는 것보다 더 좁은폭으로 배선을 형성할 수 있도록 하는 반도체 소자의 배선 제조방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제 4도는 본 발명에 의해 상부배선을 하부도전층에 콘택하기 위해 주요마스크층을 배열한 레이아웃도로서, 하부배선층 상부에 형성된 절연층에 콘택홀을 형성하기 위한 콘택마스크(60)와, 콘택홀을 동해 하부배선층에 콘택되는 콘택패드 마스크(70)와, 콘택패드의 측면에서 접속되는 상부배선용 도전층을 패턴하기 위해 상부배선 마스크(80)를 배열한 것으로 상부배선 마스크(80)의 양측벽을 따라 미세한 선폭의 상부배선이 형성된다.
제 5A도 내지 제 5G도는 본 발명의 실시예에 의한 상부배선 제조단계를 제 3도의 A-A를 따라 도시한 단면도이며 제 6A도 내지 제 6G도는 본 발명의 실시예에 의해 상부배선 제조단계를 제 3도의 B-B를 도시한 단면도로써 편의상 함께 설명하기로 한다.
제 5A도 및 제 6A도는 하부도전층(1) 상부에 절연층(2) 예를들어 산화막을 형성하고 그 상부에 TEOS)Terta-Ethly-Orthosilicate-Structure)산화막(3)을 형성한 다음, 820~850℃에서 H2O : SiCl2: H2 3 : 1의 개스조성비에서 형성하는 HTO(Hight Temperature Oxide) 산화막(4)를 적층한 상태의 단면도이다.
제 5B도 및 제 6B도는 제 5A도 공정후 콘택마스크용 제 1감광막패턴(5)을 형성한 다음, 콘택영역의 HTO산학막(4), TEOS산학막(3) 및 절연층(2)을 순차적으로 식각하여 하부도전층(1)이 노출된 콘택홀(10)을 형성한 단면도이다.
제 5C도 및 제 6C도는 상기의 제 1감광막패던(5)을 제거한 다음, 전체구조 상부에 콘택패드용 도전층(6)예를들어 도프된 폴리실리콘층을 증착하고, 그 상부에 콘택패드 마스크용 제 2감광막패턴(15)을 형성한 단면도이다.
제 5D모 및 제 6D도는 제 2감광막패턴(15)을 마스크로 하여 콘택패드용 도전층(6)을 식각하여 콘택패드(6A) 패턴을 형성하고, 상기 제 2감광막패턴(15)을 제거한 다음, 다시 상부배선 마스크용 제 3감광막패턴(25)을 콘택패드(6A) 일정상부와 HTO산화막(4) 상부에 형성한 단면도이다.
제 5E도 및 제 6E도는 상기 제 3감광막패턴(25)을 마스크로 하여 노출된 HTO산화막(4)과 TEOS산화막(3)을 건식식각한 다음, 상기 제 3감광막패턴(25)을 제거하고, HTO산화막(4)을 식각 베리어층으로 하고 TEOS산화막(3)을 습식식각 예를들어 H3PO4용액에서 선택적으로 제거하여 HTO산화막(4) 패턴의 가장자리 저부에 언더컷팅시켜 콘택패드(6A)의 측면을 노출시킨 것을 도시한 단면도이다.
제 5F도 및 제 6F도는 전체구조 상부에 상부배선용 도전층(7) 예를들어 도프된 폴리실리콘층을 증착하여, HTO산화막(4)의 저부에 언더컷팅이 발생된 부분에도 상부배선용 도전층(7)이 채워지도록한 것이다.
제 5G도 및 6G도는 마스크없이 상기 상부배선용 도전층(7)을 건식식각하되 HTO산화막(4)과 하부의 절연층(2)이 노출되기까지 식각하여 콘택패드(6A)의 측면에서 전기적으로 접속되고, HTO산화막(4)의 언더컷팅된 부분에 종방향으로 형성되는 상부배선(7A) 패턴을 형성한 단면도이다.
상기한 본 발명에 의하면 하부도전층에 콘택된 콘택패드의 측면에서 상부배선이 콘택되면서 상부배선의 선폭을 리소그라피 공정에 의해 형성할 수 있는 최소선폭 이하로 형성할 수 있다는 것이다.
특히 반조체 소자의 비트라인에 적용할 경우에 비트라인의 선폭을 리소그라피 공정의 최소선폭 이하로 형성할 수 있다. 그로인하여 종래의 배선 가공 기술로 다음 세대에서 요구되는 배선의 선폭가공이 가능하다.
Claims (4)
- 반도체 소자 배선 제조방법에 있어서, 하부도전층 상부에 제 1절연층, 제 2절연층, 제 3절연층을 적층하고 콘택마스크를 이용하여 콘택영역의 제 3절연층, 제 2절연층, 제 1절연층을 식각하여 다수의 콘택홀을 형성하는 공정과, 콘택패드용 도전층을 증착하고, 콘택패드 마스크를 이용한 패턴공정으로 다수의 콘택홀에 매립된 콘택패드를 형성하는 공정과, 예정된 콘택패드에서 이웃하는 콘택패드의 일정부분까지 노출되는 상부배선 마스크를 이용하여 예정된 부분의 제 3절연층 및 제 2절연층을 순차적으로 건식식각한 다음. 제 2절연층을 베리어층으로 한 습식식각공정으로 제 3절연층을 제거하여 제 2절연층 가장자리에 언더컷팅이 발생되도록 하는 공정과, 상기 상부 배선용 도전층을 전체구조 사웁에 증착하고 마스크없이 건식식각하여 제 3절연층 하부의 언더컷팅된 부분을 따라 상부배선용 도전층을 남긴 상부배선을 형성하는 공정을 포함하는 반도체 소자의 배선 제조방법.
- 제 1항에 있어서, 상기 제 1절연층은 산화막으로, 제 2절연층은 TEOS산화막으로, 제 3절연층 HTO산화막으로 각각 형성하는 것을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 1항에 있어서, 상기 콘택패드는 콘택에 각각 독립적으로 콘택되고, 콘택패드 상부면이 콘택홀보다조금 크게 형성하는 것을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제 1항에 있어서, 상기 상부배선은 콘택패드의 측면과 전기적으로 접속되어 형성되도록 제 2절연층을 선택적으로 습식식각할때 콘택패드의 측면이 노출되도록 하는 것을 특징으로 하는 반도체 소자의 배선 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004557A KR960006703B1 (ko) | 1993-03-24 | 1993-03-24 | 반도체 소자의 배선 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004557A KR960006703B1 (ko) | 1993-03-24 | 1993-03-24 | 반도체 소자의 배선 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940022703A KR940022703A (ko) | 1994-10-21 |
| KR960006703B1 true KR960006703B1 (ko) | 1996-05-22 |
Family
ID=19352677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930004557A KR960006703B1 (ko) | 1993-03-24 | 1993-03-24 | 반도체 소자의 배선 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006703B1 (ko) |
-
1993
- 1993-03-24 KR KR1019930004557A patent/KR960006703B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940022703A (ko) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| KR100223103B1 (ko) | 위치맞춤마크의 형성방법 | |
| KR950011555B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| JP2952887B2 (ja) | 半導体装置およびその製造方法 | |
| KR100298458B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR0183764B1 (ko) | 랜딩 패드 형성방법 | |
| KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| KR100408414B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP3172998B2 (ja) | 半導体装置及びその製造方法 | |
| KR0138065B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| CN109920761B (zh) | 半导体元件的制作方法 | |
| KR20100042925A (ko) | 다마신 공정을 이용한 반도체 장치의 제조방법 | |
| KR100324935B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100366612B1 (ko) | 평탄화된필드절연막을갖는반도체장치의제조방법 | |
| JPH08130195A (ja) | 半導体装置及びその製造方法 | |
| KR100399934B1 (ko) | 반도체장치의콘택형성방법 | |
| KR100267773B1 (ko) | 반도체 소자 제조방법 | |
| KR0137566B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100231851B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100237758B1 (ko) | 반도체 소자의 금속라인 형성 방법 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| KR100196421B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR0139576B1 (ko) | 반도체 소자 제조방법 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |