KR100196421B1 - 반도체 장치 및 그의 제조 방법 - Google Patents

반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR100196421B1
KR100196421B1 KR1019950067554A KR19950067554A KR100196421B1 KR 100196421 B1 KR100196421 B1 KR 100196421B1 KR 1019950067554 A KR1019950067554 A KR 1019950067554A KR 19950067554 A KR19950067554 A KR 19950067554A KR 100196421 B1 KR100196421 B1 KR 100196421B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
metal layer
contact hole
interlayer insulating
photoresist
Prior art date
Application number
KR1019950067554A
Other languages
English (en)
Other versions
KR970053571A (ko
Inventor
김철시
Original Assignee
윤종용
삼성전자주식회사
김덕중
페어차일드코리아반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사, 김덕중, 페어차일드코리아반도체주식회사 filed Critical 윤종용
Priority to KR1019950067554A priority Critical patent/KR100196421B1/ko
Publication of KR970053571A publication Critical patent/KR970053571A/ko
Application granted granted Critical
Publication of KR100196421B1 publication Critical patent/KR100196421B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 이중 금속 배선을 콘택시키기 위한 콘택홀을 형성할 때, 상기 콘택홀의 측벽에 폴리머가 발생하는 것을 방지할 수 있는 반도체 장치 및 그의 제조 방법에 관한 것으로, 반도체 기판상의 층간절연막의 콘택홀을 통하여 상부금속층과 하부금속층이 전기적으로 접촉되어 있는 복수의 반도체 칩을 구비한 반도체 장치에 있어서, 상기 복수의 반도체 칩들 사이에 정의된 스크라이브 라인 영역상에 상기 층간절연막이 연장되어 형성된 구조를 갖고, 기판상에 산화막 및 하부 금속층을 순차적으로 형성한 후, 상기 산화막 및 하부 금속층의 패턴을 형성하는 공정과 ; 상기 하부 금속층을 포함하는 기판 전면에 층간절연막을 형성하는 공정과 ; 상기 층간절연막상에 포토레지스트를 도포하고, 반도체 장치의 콘택홀이 형성될 영역을 정의하여 상기 포토레지스트를 패터닝하는, 스크라이브 라인 영역의 포토레지스트는 제거되지 않는 공정과 ; 상기 포토레지스트 패턴을 마스크로 이용하여 스크라이브 라인 영역의 층간절연막은 제거되지 않는, 상기 층간절연막의 콘택홀이 형성될 영역을 식각하는 공정을 포함한다. 이와같은 구조와 방법에 의해서, 반도체 기판의 스크라이브 라인 영역상의 층간절연막을 콘택홀을 형성하는 공정에서 함께 제거함으로써, 콘택홀의 내측벽에 폴리머가 발생되는 종래 반도체 장치의 제조 공정에서의 문제점을 해결할 수 있다.

Description

반도체 장치 및 그의 제조 방법
제1도는 반도체 기판사에 콘택홀과 스크라이브 라인이 형성된 종래 반도체 장치의 구조를 보여주고 있는 평면도.
제2a도 내지 제2c도는 종래 반도체 장치의 제조 방법을 보여주고 있는 순차 공정도.
제3도는 본 발명의 실시예에 따른 반도체 장치의 구조를 보여주고 있는 평면도.
제4a도 내지 제4c도는 제3도에 도시된 반도체 장치의 제조 방법을 보여주고 있는 순차 공정도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 산화막
14 : 하부 금속층 16 : 층간절연막
18 : 프토레지스트 22 : 폴리머
24 : 상부 금속층 SL : 스크라이브 라인 영역
본 발명은 반도체 장치의 제조에 관한 것으로, 좀 더 구체적으로는 반도체 장치의 이중 금속 배선을 접촉시키기 위한 콘택홀 형성공정에서, 상기 콘택홀의 측벽에 폴리머가 발생하는 것을 방지할 수 있는 반도체 장치 및 그의 제조 방법에 관한 것이다.
제1도는 종래 반도체 장치의 상부 금속층과 하부 금속층을 전기적으로 접촉시키기 위해 네가티브 포토레지스트를 이용하여 콘택홀을 형성한 종래 반도체 기판의 일부분을 도시한 평면도이다.
제1도를 참조하면, 종래의 반도체 장치는, 수직 및 수평의 방향으로 형성된 소정의 폭을 갖는 스크라이브 라인(scribe line) 영역(SL)으로 복수의 반도체 칩들이 분리되어 있고, 포토레지스트(18)가 도포되어 있는 각 반도체 장치상에는 상하부 금속층을 전기적으로 접촉시키기 위한 콘택홀(20)이 형성되어 있다.
이 스크라이브 라인 영역(SL)은 반도체 장치를 완성한 후, 각각의 반도체 칩을 분리하기 위한 절단(sawing) 공정이 수행되는 영역으로서, 반도체 칩의 크기와 관계없이 80㎛의 일정한 폭으로 형성된다.
상술한 구조를 갖는 종래 반도체 장치는 다음과 같은 방법에 의해 제조된다.
제2a도 내지 제2c도는 종래 반도체 장치의 제조 방법을 보이는 순차적인 공정도이다.
제2a도를 참조하면, 반도체 기판(10)상에 산화막(12) 및 하부 금속층(14)을 순차적으로 형성한 후, 이 기술분야에서 잘 알려진 포토리소그라피 기술을 사용하여 상기 산화막(12) 및 하부 금속층(14)의 패턴을 형성한다.
이어, 상기 산화막(12)과 하부 금속층(14)을 포함하여 반도체 기판(10) 전면에 층간절연막(16) 및 네가티브 포토레지스트(18)를 차례로 도포하고, 제2b도에 도시된 바와같이 상기 포토레지스트(18)를 패터닝하여, 반도체 장치의 콘택홀이 형성될 영역(20a) 및 스크라이브 라인 영역(SL)을 정의한다.
다음 제2c도에 있어서, 상기 포토레지스트 패턴을 콘택홀 및 스크라이브 라인 형성용 마스크로 이용하여 상기 층간절연막(16)을 식각하면, 콘택홀이 형성되고 그리고 스크라이브 라인 영역(SL)이 형성된다. 상기 콘택홀은 반도체 장치의 이중 금속 배선을 접촉시키기 위하여 제공된 것이다. 그리고, 이어 상기 콘택홀을 충전하면서 상기 층간절연막(16)의 일부위에 소정 패턴의 상부 금속층(24)이 형성되어 반도체 장치를 완성한다.
그러나, 상술한 바와같이 종래 반도체 장치의 제조 방법에서는 반도체 장치의 상부 금속층(24)과 하부 금속층(14)을 접촉시키기 위한 콘택홀(20)을 형성하는 공정에서 상기 반도체 기판(10)의 스크라이브 라인 영역(SL)상의 층간절연막(16)을 함께 식감함으로써, 콘택홀(20)의 측벽에 폴리머(22)가 발생되는 문제점이 야기되었다.
따라서, 상기 폴리머(22)로 인해 후속 상부 금속층(24)을 형성할 경우, 상부 금속층(24)의 오버행(overhang) 및 스텝 카버리지(step coverage)가 불량한 문제점 등이 발생한다. 심한 경우, 제2c도에 도시된 바와같이 상기 상부 금속층(24)과 하부 금속층(14)이 상호 전기적으로 격리되는 심각한 문제가 발생한다.
이와같은 문제점을 해결하기 위한 본 발명의 목적은, 반도체 장치의 상하부금속층을 접촉시키기 위한 콘택홀의 형성 공정 중, 상기 콘택홀 내측벽의 폴리머 발생을 감소시킬 수 있는 반도체 장치 및 그의 제조 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 장치는, 반도체 기판상의 층간절연막의 콘택홀을 통하여 상부금속층과 하부금속층이 전기적으로 접촉되어 있는 복수의 반도체 칩을 구비한 반도체 장치에 있어서, 상기 복수의 반도체 칩들 사이에 정의된 스크라이브 라인 영역상에 상기 층간절연막이 연장되어 있는 구조를 갖는다.
상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 반도체 장치의 제조 방법은, 기판상에 산화막 및 하부 금속층을 순차적으로 형성한 후, 상기 산화막 및 하부 금속층의 패턴을 형성하는 공정과 ; 상기 산화막과 하부 금속층을 포함하여 상기 기판 전면에 층간절연막을 형성하는 공정과 ; 상기 층간절연막상에 포토레지스트를 도포하고, 반도체 장치의 콘택홀이 형성될 영역을 정의하여 상기 포토레지스트를 패터닝하는, 스크라이브 라인 영역의 포토레지스트는 제거되지 않는 공정과 ; 상기 포토레지스트 패턴을 마스크로 이용하여 스크라이브 라인 영역의 층간절연막은 제거되지 않는, 상기 층간절연막의 콘택홀이 형성될 영역을 식각하는 공정을 포함한다.
이와같은 방법에 의해서, 반도체 장치의 상하부금속층을 전기적으로 접촉시키기 위한 코택홀을 형성할 때, 스크라이브 라인 영역상의 층간절연막을 함께 식각함으로 인해 발생하는 반도체 장치의 콘택홀 내측벽의 폴리머로 감소시킬 수 있다.
이하 본 발명의 실시예를 첨부도면 제3도, 그리고 제4a도 내지 제4c도에 의거해서 상세히 설명한다.
제1도, 그리고 제2a도 내지 제2c도에 도시된 반도체 장치의 구성요소와 동일한 기능을 갖는 제3도, 그리고 제4a도 내지 제4c도의 구성요소에 대해서는 동일한 참조번호를 병기한다.
제3도를 참고하면, 본 발명의 실시예에 따른 신규한 반도체 장치는 상부 금속층과 하부 금속층의 콘택을 위한 콘택홀(20)이 형성되어 있고, 수직 및 수평의 방향으로 형성된 소정의 폭을 갖는 스크라이브 라인 영역(SL) 상의 층간절연막(16)은 패터닝 되어 있지 않은 구조를 갖는다.
이와 같은 구조를 갖는 본 발명의 반도체 장치는 다음과 같은 방법에 의해 제조된다.
제4a도를 참조하면, 기판(10)상에 산화막(12) 및 하부 금속층(14)을 순차적으로 형성한 후, 이 기술분야에서 잘 알려진 통상의 포토리소그라피 공정을 수행하여 상기 산화막(12) 및 하부 금속층(14)의 패턴을 형성한다.
이어서, 상기 산화막(12)과 하부 금속층(14)을 포함하여 상기 기판(10) 전면에 층간절연막(16) 및 네가티브 포토레지스트(18)를 순차적으로 형성하고, 제4b도에 도시된 바와 같이 상기 포토레지스트(18)를 패터닝하면 반도체 장치의 상하부금속층의 전기적 접촉을 위한 콘택홀이 정의된다.
여기에서 상기 포토레지스트(18)의 페터닝 공정에서 스크라이브 라인 영역(SL)상의 포토레지스터는 제거하지 않는다.
다음, 제4c도에 있어서, 상기 포토레지스트 패턴을 마스크로 이용해 상기 층간절연막(16)을 식각하여 콘택홀을 형성한다. 이때, 상기 기판(10)의 스크라이브 라인 영역(SL)상의 상기 층간절연막(16)은 제거되지 않는다. 이어, 상기 층간절연막(16)상에 상부 금속층(24)을 형성하면 제4c도에 도시된 바와 같이 반도체 장치의 상하부금속층(14, 24)이 전기적으로 접촉하는 이중 금속 배선이 제조된다.
이상에서 설명한 바와 같이 반도체 장치의 제조 방법에 따르면, 본 발명의 실시예에 따른 신규한 반도체 장치는 상하부금속층(14, 24)을 전기적으로 접촉시키기 위한 콘택홀(20)을 형성할 때, 반도체 기판(10)의 스크라이브 라인 영역(SL)상의 층간절연막(16)을 제거하지 않고 콘택홀을 형성한다.
따라서, 반도체 기판(10)의 스크라이브 라인 영역(SL) 상의 층간절연막(16)을 콘택홀(20)을 형성하는 공정에서 함께 제거함으로써, 콘택홀(20)의 내측벽에 폴리머(22)가 발생되는 종래 반도체 장치의 제조 공정에서의 문제점을 해결할 수 있다.

Claims (1)

  1. 반도체 기판(10) 상에 형성된 층간절연막(16)을 식각하여 콘택홀을 형성하는 반도체 장치의 제조 방법에 있어서, 상기 층간절연막(16)상에 포토레지스트(18)를 도포하고, 반도체 장치의 콘택홀이 형성될 영역(20a)을 정의하여 상기 포토레지스트(18)를 패터닝하되, 스크라이브 라인 영역(SL)의 포토레지스트(18)는 제거되지 않도록 하는 공정과 ; 상기 포토레지스트 패턴을 마스크로 이용하여 상기 콘택홀이 형성될 영역(20a)의 층간절연막(16)을 식각하는 공정을 포함하고, 상기 스크라이브 라인 영역(SL)의 층간절연막(16)은 제거되지 않도록 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019950067554A 1995-12-29 1995-12-29 반도체 장치 및 그의 제조 방법 KR100196421B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067554A KR100196421B1 (ko) 1995-12-29 1995-12-29 반도체 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067554A KR100196421B1 (ko) 1995-12-29 1995-12-29 반도체 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR970053571A KR970053571A (ko) 1997-07-31
KR100196421B1 true KR100196421B1 (ko) 1999-06-15

Family

ID=19447793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067554A KR100196421B1 (ko) 1995-12-29 1995-12-29 반도체 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100196421B1 (ko)

Also Published As

Publication number Publication date
KR970053571A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR100196421B1 (ko) 반도체 장치 및 그의 제조 방법
KR100410812B1 (ko) 반도체장치의제조방법
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100365746B1 (ko) 콘택저항개선을위한반도체소자제조방법
KR970003633A (ko) 반도체 소자의 금속 층간 절연막 형성방법
KR0137566B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR19980068059A (ko) 콘택 플러그 패턴 형성방법
KR100230735B1 (ko) 반도체 소자의 제조방법
KR910000277B1 (ko) 반도체 장치의 제조방법
KR100253308B1 (ko) 반도체소자의 제조방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR0155837B1 (ko) 반도체 장치의 패드 및 그 제조방법
KR100399934B1 (ko) 반도체장치의콘택형성방법
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
KR960006703B1 (ko) 반도체 소자의 배선 제조방법
KR19990057892A (ko) 반도체 소자의 콘택 형성 방법
KR20090091957A (ko) 반도체 소자 및 그의 제조 방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR100307488B1 (ko) 반도체디바이스의콘택홀형성방법
KR100224716B1 (ko) 반도체장치의 제조방법
JPS60201634A (ja) 半導体装置の製造方法
KR20000004453A (ko) 반도체장치의 제조방법
KR980011909A (ko) 반도체 장치의 콘택 형성방법
KR19990055175A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee