KR0155837B1 - 반도체 장치의 패드 및 그 제조방법 - Google Patents

반도체 장치의 패드 및 그 제조방법 Download PDF

Info

Publication number
KR0155837B1
KR0155837B1 KR1019950017264A KR19950017264A KR0155837B1 KR 0155837 B1 KR0155837 B1 KR 0155837B1 KR 1019950017264 A KR1019950017264 A KR 1019950017264A KR 19950017264 A KR19950017264 A KR 19950017264A KR 0155837 B1 KR0155837 B1 KR 0155837B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor device
protective layer
wiring layer
pattern
Prior art date
Application number
KR1019950017264A
Other languages
English (en)
Other versions
KR970003732A (ko
Inventor
김용식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950017264A priority Critical patent/KR0155837B1/ko
Publication of KR970003732A publication Critical patent/KR970003732A/ko
Application granted granted Critical
Publication of KR0155837B1 publication Critical patent/KR0155837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening

Abstract

패드 상부에 형성된 보호층의 식각여부를 판별할 수 있는 판별 패턴을 구비하는 반도체 장치의 패드 및 그 제조방법에 관하여 기재되어 있다. 본 발명에 따른 반도체 장치의 패드는 반도체기판, 상기 반도체기판 상에 형성된 배선층, 상기 배선층 상에 형성되고, 와이어 본딩시 와이어가 접촉될 부분의 상기 배선층을 노출시키는 패드가 형성된 보호층을 구비하며, 이때 상기 패드는 상기 패드의 모서리에 상기 보호층의 식각 여부를 판별할 수 있는 판별 패턴을 구비하는 것을 특징으로 한다.
따라서, 고집적화된 반도체 장치의 패드 에치 불량을 방지하여 와이어와 배선층 간의 접촉저항의 증가를 방지할 수 있으며, 신뢰성 있는 반도체 장치를 제공할 수 있고, 반도체 장치의 제조수율을 증가시킬 수 있다.

Description

반도체 장치의 패드 및 그 제조방법
제1도는 종래 방법에 따라 제조된 반도체 장치의 패드 부분을 도시한 단면도.
제2도는 종래 방법에 따라 제조된 반도체 장치의 패드 부분을 도시한 평면도.
제3도는 본 발명의 일 실시예에 따라 제조된 반도체 장치의 패드 부분을 도시한 평면도.
본 발명은 반도체 장치의 패드(pad) 및 그 제조방법에 관한 것으로, 특히 보호층의 식각여부를 판별할 수 있는 판별 패턴을 구비한 패드 및 그 제조방법에 관한 것이다.
일반적인 반도체 장치의 패브리캐이션(fabrication) 공정은 최종 배선층을 형성하고 그 상부에 칩을 보호하기 위한 보호층(passivation layer)을 형성한 다음, 최종 배선층을 와이어(wire)와 연결하기 위한 패드를 형성함으로써 완료된다. 이때, 상기 패드는 최종 배선층 상에 형성된 보호층의 일부를 식각하여 최종 배선층을 노출시킴으로써 형성하게 되는데, 상기 패드 상부의 보호층이 완전히 식각되지 않고 잔존하게 되는 경우에는, 첫째, 후속되는 와이어 본딩(wire bonding) 공정에서 와이어와 패드와의 접착 특성이 저하되고, 둘째, 상기 보호층이 통상 절연물로 형성되기 때문에 와이어와 배선층의 접촉저항이 증가된다.
따라서, 신뢰성 있는 반도체 장치를 제조하기 위해서는 패드 부분의 보호층을 완전히 제거한 다음 와이어 본딩을 포함한 후속 어셈블리(assembly) 공정을 진행하여야 한다.
일반적으로 종래의 패브리캐이션 공정에서 패드 부분에 형성된 상기 보호층의 식각여부는, 예컨대 다층 배선 공정일 경우 제조 작업자가 배선층 상부에 보호층이 존재하는 부분과 존재하지 않는 부분, 즉 패드 부분과의 색깔의 차이를 현미경으로 비교하여 판별하여 왔다. 제1도 및 제2도를 참조하여 패드 상부의 보호층 식각 여부를 판별하는 방법을 설명한다.
제1도는 종래 방법에 따라 제조된 반도체 장치의 패드 부분을 도시한 단면도로서, 도면부호 10은 반도체 기판을, 12는 소자분리를 위해 형성된 필드 산화막을, 14는 제1층간절연층을, 16은 제1배선층을, 18은 제2층간절연층을, 20은 제2배선층을, 22는 보호층을, p는 패드를, a는 종래 보호층의 식각여부를 판별하는 기준이 되었던 영역을 각각 나타낸다.
제2도는 종래 방법에 따라 제조된 반도체 장치의 패드 부분을 도시한 평면도로서, 상기 제1도에서와 동일한 도면부호는 동일 요소를 나타낸다.
제1도 및 제2도를 참조하면, 종래의 패브리캐이션 공정에서 패드(p) 상부에 형성된 상기 보호층의 식각여부는, 예컨대 다층 배선 공정일 경우 제조작업자가 보호층의 식각여부를 판별하는 기준 영역(a), 즉 배선층 상부에 보호층이 존재하는 영역과 패드영역과의 색깔 차이를 현미경으로 비교하여 판별하여 왔다.
그러나, 반도체장치의 고집적화가 진행되면서 배선층의 선폭이 일정 수준 이하로 감소하게 됨에 따라 패드 형성을 위한 공정의 여유(margin) 역시 감소하게 되었다. 따라서, 종래의 판별 기준이 되던 영역(a), 즉 배선층 상부에 보호층이 존재하는 영역의 크기가 감소하게 되어 종래의 방법에 따른 보호층의 식각 여부 판별은 불가능하게 되었다.
따라서, 본 발명의 목적은 패드 상부 보호층의 식각 여부를 판단할 수 있는 반도체 장치의 패드를 제공하는 것이다.
본 발명의 다른 목적은 상기 패드를 제조하는데 적합한 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 반도체기판; 상기 반도체기판 상에 형성된 배선층; 상기 배선층 상에 형성되고, 와이어 본딩시 와이어가 접촉될 부분의 상기 배선층을 노출시키는 패드가 형성된 보호층을 구비하는 반도체 장치에 있어서, 상기 패드는 상기 패드의 모서리에 상기 보호층의 식각 여부를 판별할 수 있는 판별 패턴을 구비하는 것을 특징으로 하는 반도체 장치를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 판별 패턴은 상기 보호층과 동일한 물질층으로 형성되고, 상기 패드 모서리에 삼각형 형태로 형성될 수 있다.
상기 판별 패턴은 상기 패드가 둥근 형태를 가지거나, 상기 패드가 오각형, 육각형, 십자형 중에서 선택된 어느 하나의 형태를 가지도록 상기 패드의 모서리에 형성될 수 있다.
한편, 상기 판별 패턴은 상기 패드의 모든 모서리에 형성되지 않고 일부 모서리에 형성될 수 있다.
상기 다른 목적을 달성하기 위하여 본 발명은 또한, 반도체 기판 상에 배선층을 형성하는 단계; 상기 배선층 상부에 보호층을 형성하는 단계; 상기 보호층 상부에 포토레지스트를 도포한 다음, 패터닝하여 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 보호층을 식가가여 패드를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법에 있어서, 상기 패드는 상기 포토레지스트 패턴에 의해 그 모서리가 제거된 사각형 형태로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
바람직한 실시예에 의하면, 상기 제거된 모서리 부분을 상기 패드 상부 보호층의 식각 여부를 판별하는 판별 패턴으로 사용한다.
상기 패드는 그 모서리가 둥근 형태를 갖도록 형성하거나, 육각형 형태로 형성하는 것이 바람직하다.
본 발명에 따른 패드 및 그 제조방법에 따르면, 패드 모서리에 와이어 본딩을 방해하지 않는 크기의 판별 패턴을 구비하기 때문에 보호층의 식각 여부를 판별하여 반도체 장치의 신뢰성을 높이고 제조수율을 증가시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하고자 한다.
제3도는 본 발명에 따른 패드 구조의 일 실시예를 도시한 평면도로서, 도면부호 16은 제1배선층을, 18은 제2층간절연층을, 20은 제2배선층을, 30은 패드 상부 보호층의 식각 여부를 판별하는 판별 패턴을, p는 패드를 각각 나타낸다. 본 발명에 따른 패드 구조의 단면도는 패드 모서리 부분을 제외하고는 상기 제1도와 동일하기 때문에 상기 제1도를 참조하여 본 발명에 따른 패드 구조 및 제조방법을 설명한다.
제1도 및 3도를 참조하면, 종래와는 달리 판별 패턴(30)이 패드(p)의 모서리에 형성되어 있다. 여기에서 상기 판별 패턴(30)은 상기 보호층(22) 식각시 모서리 부분의 상기 보호층을 잔류시킴으로써 형성된다. 이때, 상기 판별 패턴(30)은 상기 보호층과 동일한 물질층, 예컨대 산화막과 질화막이 적층된 구조로 형성된 것이 바람직하다.
상기 판별 패턴(30)은 제3도에서처럼 상기 패드 모서리에 삼각형 형태로 형성된, 즉 패드의 모서리가 제거된 형태를 가지도록 상기 패드의 모서리에 형성된 것일 수 있다.
도면에 도시하지는 않았지만 상기 판별 패턴(30)은 상기 패드가 둥근 형태를 가지도록 상기 패드의 모서리에 형성된 것이거나, 상기 패드가 오각형, 육각형, 십자형 중에서 선택된 어느 하나의 형태를 가지도록 상기 패드의 모서리에 형성된 것일 수 있다.
한편, 상기 판별 패턴(30)은 상기 패드의 모든 모서리에 형성되지 않고 일부 모서리에만 형성된 것일 수도 있다.
상기 판별 패턴(30)은 패드 내에 형성되고 와이어 본딩을 방해하지 않는 크기로 형성된 것이 바람직하다.
상기 제1도를 참조하여 본 발명의 일 실시예에 따른 반도체 장치의 패드 제조방법을 설명하면, 반도체 기판(10) 상에 소자분리를 위한 필드산화막(12)을 형성한 다음, 게이트, 소오스, 및 드레인을 구비하는 트랜지스터(도시되지 않음)등과 같은 소자(도시되지 않음)를 셀 영역에 형성한다. 이어서, 상기 트랜지스터와 같은 하부 구조물을 배선층과 절연시킬 목적으로 제1층간 절연막(14)을 형성하고, 상기 제1층간 절연막(14) 상에, 도전물을 증착한 다음 패터닝하여 제1배선층(16)을 형성한다.
계속해서, 상기 제1배선층(16)상에 후속되어 형성될 제2배선층과의 절연을 위한 제2층간 절연층(18)을 형성하고, 상기 결과물 상에 도전물을 증착한 다음 패터닝하여 제2배선층(20)을 형성한다.
제2배선층(20)이 형성된 상기 결과물 상에, 칩을 조립공정시의 외부 환경으로부터 보호할 목적으로, 예컨대 산화물 및 질화물을 차례로 적층하여 패시베이션층(22)을 형성한다.
상기 패시베이션층(22) 상에 포토레지스트를 도포한 다음, 사진 공정을 통해 노광 및 현상함으로써 패드 형성을 위한 포토레지스트 패턴(도시되지 않음)을 형성한다. 이어서, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 패시베이션층(22)을 식각함으로써 패드를 형성한다.
여기에서 상기 패드(p)는 종래의 일반적인 형태인 직사각형 또는 정사각형과 같은 사각형 형태로 형성하지 않고, 사각형의 네 모서리가 제거된 형태로 형성한다. 즉, 사각형의 상기 네 모서리 부분의 보호층이 잔류되도록 상기 패드를 형성한다. 상기 네 모서리 부분에 잔류하는 보호층은 상기 보호층의 식각 여부를 판별하는 판별 패턴(제3도의 30)이 된다. 상기 판별 패턴과 상기 패드(제3도의 p)의 색깔 차이를 비교함으로써 패드 상부의 보호층(22)의 식각 여부를 판단할 수 있다.
본 발명의 패드에 따르면, 패드의 모서리에 보호층의 식각 여부를 판별할 수 있는 보호층과 동일 물질층으로 된 판별 패턴을 구비하기 때문에 고집적화된 반도체 장치의 패드 에치 불량을 방지하여 와이어와 배선층 간의 접촉저항의 증가를 방지할 수 있다. 따라서, 신뢰성 있는 반도체 장치를 제공할 수 있으며, 반도체 장치의 제조수율을 증가시킬 수 있다.
본 발명은 상기 실시에에 한정되지 않으며, 많은 변형이 본 발명이 속한 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.

Claims (11)

  1. 반도체기판; 상기 반도체기판 상에 형성된 배선층; 상기 배선층 상에 형성되고, 와이어 본딩시 와이어가 접촉될 부분의 상기 배선층을 노출시키는 패드가 형성된 보호층을 구비하는 반도체 장치에 있어서, 상기 패드는 상기 패드의 모서리에 상기 보호층의 식각 여부를 판별할 수 있는 판별 패턴을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 판별 패턴은 상기 보호층과 동일한 물질층으로 형성된 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 판별 패턴은 와이어 본딩을 방해하지 않는 크기로 형성된 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 판별 패턴은 상기 패드 모서리에 삼각형 형태로 형성된 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 판별 패턴은 상기 패드가 둥근 형태를 가지도록 상기 패드의 모서리에 형성된 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 판별 패턴은 상기 패드가 오각형, 육각형, 십자형 중에서 선택된 어느 하나의 형태를 가지도록 상기 패드의 모서리에 형성된 것을 특징으로 하는 반도체 장치.
  7. 제4항 내지 제6항의 어느 한 항에 있어서, 상기 판별 패턴은 상기 패드의 모서리 중 일부 모서리에 형성된 것을 특징으로 하는 반도체 장치.
  8. 반도체 기판 상에 배선층을 형성하는 단계; 상기 배선층 상부에 보호층을 형성하는 단계; 상기 보호층 상부에 포토레지스트를 도포한 다음, 패터닝하여 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 보호층을 식각하여 패드를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법에 있어서, 상기 패드는 상기 포토레지스트 패턴에 의해 그 모서리가 제거된 사각형 형태로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제8항에 있어서, 상기 제거된 모서리 부분을 상기 패드 상부 보호층의 식각 여부를 판별하는 판별 패턴으로 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제8항에 있어서, 상기 패드는 그 모서리가 둥근 형태를 갖도록 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제8항에 있어서, 상기 패드는 육각형 형태로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019950017264A 1995-06-24 1995-06-24 반도체 장치의 패드 및 그 제조방법 KR0155837B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017264A KR0155837B1 (ko) 1995-06-24 1995-06-24 반도체 장치의 패드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017264A KR0155837B1 (ko) 1995-06-24 1995-06-24 반도체 장치의 패드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970003732A KR970003732A (ko) 1997-01-28
KR0155837B1 true KR0155837B1 (ko) 1998-12-01

Family

ID=19418152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017264A KR0155837B1 (ko) 1995-06-24 1995-06-24 반도체 장치의 패드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0155837B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199070A (zh) * 2012-04-25 2013-07-10 日月光半导体制造股份有限公司 具有钝化区段的半导体元件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199070A (zh) * 2012-04-25 2013-07-10 日月光半导体制造股份有限公司 具有钝化区段的半导体元件及其制造方法

Also Published As

Publication number Publication date
KR970003732A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
US5136354A (en) Semiconductor device wafer with interlayer insulating film covering the scribe lines
EP0583877B1 (en) Bond pad structure of an integrated circuit and manufacturing method thereof
US5017512A (en) Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same
CN1087494C (zh) 用于制造半导体器件的接触掩模
US5444020A (en) Method for forming contact holes having different depths
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
US4967259A (en) Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same
US4962061A (en) Method for manufacturing a multilayer wiring structure employing metal fillets at step portions
US5427980A (en) Method of making a contact of a semiconductor memory device
KR0155837B1 (ko) 반도체 장치의 패드 및 그 제조방법
JPH0677315A (ja) 半導体装置
KR19990078099A (ko) 반도체장치 및 그 제조방법
KR19990067745A (ko) 하부 층에 고정된 얼라인먼트 마크를 갖는 반도체 집적 회로 디바이스
JP3243913B2 (ja) 半導体装置のダミーパッド構造
JPH1131748A (ja) 半導体装置およびその製造方法
KR970003730B1 (ko) 반도체 장치 및 그의 제조방법
KR100265991B1 (ko) 반도체 장치의 다층 배선간 연결공정
KR100196421B1 (ko) 반도체 장치 및 그의 제조 방법
KR100219412B1 (ko) 이중패드 구조를 갖는 반도체 장치 및 그 제조방법
JPH0372653A (ja) 半導体装置
KR930004116B1 (ko) 반도체 집적회로 장치의 제조방법
KR100224716B1 (ko) 반도체장치의 제조방법
KR960009195A (ko) 반도체장치 및 그의 제조방법
KR0137566B1 (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050607

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee