KR100219412B1 - 이중패드 구조를 갖는 반도체 장치 및 그 제조방법 - Google Patents

이중패드 구조를 갖는 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100219412B1
KR100219412B1 KR1019960020097A KR19960020097A KR100219412B1 KR 100219412 B1 KR100219412 B1 KR 100219412B1 KR 1019960020097 A KR1019960020097 A KR 1019960020097A KR 19960020097 A KR19960020097 A KR 19960020097A KR 100219412 B1 KR100219412 B1 KR 100219412B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor substrate
pads
semiconductor device
cell region
Prior art date
Application number
KR1019960020097A
Other languages
English (en)
Other versions
KR980001719A (ko
Inventor
이영우
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960020097A priority Critical patent/KR100219412B1/ko
Publication of KR980001719A publication Critical patent/KR980001719A/ko
Application granted granted Critical
Publication of KR100219412B1 publication Critical patent/KR100219412B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

와이어 본딩 공정에 필요한 패드면적을 확보하기 위해 이중구조의 패드를 갖도록 구성된 반도체 장치 및 그 제조방법에 관한 것이다.
본 발명은, 반도체기판상에 소정의 회로패텅이 형성되는 셀영역과, 상기 셀영역 주위로 상기 회로패턴을 외부회로와 전기적으로 연결하기 위한 복수개의 패드들이 형성되는 주변영역으로 이루어진 반도체장치에 있어서, 상기 반도체기판 상에 형성된 특정 층간절연막; 상기 주변영역내에서 상기 층간절연막상에 형성되며 상기 최상부 금속배선패턴과 동일한 재질로 이루어진 복수개의 하부 패드; 상기 각 하부 패드의 일부만 노출되도록 상기 반도체기판 전면상에 형성된 보호막; 및 상기 하부 패드의 크기보다 크게 형성된 상부 패드를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 패드면적을 증가시키고 패드식각공정에 따른 패드의 손상 및 오염을 방지함으로써 반도체 장치의 고집적화 및 소형화를 이룰 수 있는 효과가 있다.

Description

이중패드 구조를 갖는 반도체 장치 및 그 제조방법
제1도는 종래의 패드형성 방법에 따라 형성된 반도체 장치의 패드를 나타내는 단면도이다.
제2도의 (a) 내지 (c)는 본 발명의 일 실시예에 따라 반도체 장치의 이중패드를 형성하는 순서를 나타내는 단면도들이다.
제3도는 본 발명의 반도체 장치의 단일칩의 간략화된 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 기판 12, 22 : 층간절연막
14 : 패드 16, 26 : 보호막
21 : 셀영역 23 : 주변영역
24 : 하부 패드 28 : 알루미늄막
30 : 포토레지스트 32 : 상부 패드
본 발명은 이중패드 구조를 갖는 반도체 장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 와이어 본딩 공정에 필요한 패드면적을 화보하기 위해 이중구조의 패드를 갖도록 구성된 반도체 장치 및 그 제조방법에 관한 것이다.
반도체 장치의 제조 공정을 통해 설계된 바의 회로를 구성하는 각종의 소자들이 형성된 후, 각각의 소자들을 전기적으로 연결하기 위한 배선공정이 이루어지며, 이때 반도체 장치에 전기적 신호를 공급하기 위한 패드(Pad)가 함께 형성된다.
배선공정이 완료되면 웨이퍼 상부에 산화막 계열의 보호막을 도포하고 사진 및 식각공정을 통해 패드영역을 개방하게 된다.
이후, 패키지 공정이 진행디며, 패키지 공정 중에는 리드프레임과 패드를 연결하는 와이어 본딩공정이 포함되는데, 와이어 본딩 공정을 수행하기 위해서는 일정크기 이상의 패드면적을 필요로 한다.
그런데, 반도체 장치가 고집적화되고 칩의 크기가 감소함에 따라 패드가 차지할 수 있는 면적도 감소하여 와이어 본딩 공정에 필요한 패드면적을 확보하기가 어렵게 되었다.
제1도는 종래의 패드형성 방법에 따라 형성된 반도체 장치의 패드를 나타내는 단면도인데, 이러한 패드(14)는, 상기한 바와 같이, 반도체 장치의 고집적화 및 칩 크기의 감소에 따라 상대적으로 작은 면적을 갖기 때문에 후속 와이어 본딩공정을 수행하기 어려워 반도체 장치의 고집적화 및 웨이퍼당 총 다이수의 증가에 커다란 장애가 되는 문제점이 있었다. 상기 패드(14)는 와이어본딩공정을 수행할 수 있도록 형성되는 것이며, 상기 패드(14)는 전술한 바와 같이 패키지공정 이전에 최상층 배선공정과 함께 형성된다.
또한, 패드(14)의 개방은 패드(14) 상에 보호막(16)을 형성하고, 상기 보호막(16) 상에 패드(14) 상측이 개방된 포토레지스트패턴(도시되지 않음)을 형성한 후, 상기 포토레지스트패턴을 식각마스크로 하여 식각공정이 진행됨으로서 이루어진다.
그런데, 상기 패드(14)를 개방하는 식각공정은 플라즈마 등을 이용한 건식식각에 의해서 이루어지므로 보호막(16)이 완전히 식각된 후, 플라즈마에 패드(14)의 표면이 노출되어 패드(14)가 손상되고, 상기 식각에 의해서 패드(14)의 표면이 개방됨으로서 패드(14)가 오염원에 노출되어 오염되는 문제점이 있었다. 상기 패드(14)의 손상 및 오염은 후속 와이어 본딩공정의 불량원은으로 작용한다.
본 발명의 목적은, 패드의 크기를 축소시켜 고집적화된 반도체장치를 제조할 수 있도록 하고, 와이어 본딩공정에 필요한 충분한 패드면적을 확보할 수 있도록 구성된 이중패드 구조를 갖는 반도체장치 및 그 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은, 패드를 개방하는 식각공정에 의해서 패드의 표면이 손상 및 오염됨으로서 후속 와이어 본딩공정에 이상이 발생하는 것을 방지할 수 있는 이중패드 구조를 갖는 반도체 장치 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 이중패드 구조를 갖는 반도체장치는, 반도체기판 상에 회로패턴이 형성되는 셀영역과, 상기 셀영역 주위로 상기 회로패턴을 외부회로와 전기적으로 연결하기 위한 복수개의 패드들이 형성되는 주변영여긍로 이루어진 반도체장치에 있어서, 상기 반도체기판 상에 형성된 특정 층간절연막; 상기 셀영역내에서 상기 층간절연막 상에 형성된 최상부 금속배선패턴; 상기 주변영역내에서 상기 층간절연막상에 형성되며 상기 최상부 금속배선 패턴과 동일한 재질로 이루어진 복수개의 하부 패드; 상기 각 하부 패드의 일부만 노출되도록 사이 반도체기판 전면상에 형성된 보호막; 및 상기 각 하부 패드의 노출딘 부분을 포함하여 상기 보호막으로 상기 하부 패드의 크기보다 크게 형성된 상부 패드; 을 구비하여 이루어진 것을 특징으로 한다.
상기 하부 패드와 상기 하부 패드는 알루미늄 등의 동일재질로 이루어질 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 이중패드 구조를 갖는 반도체장치의 제조 방법은, 반도체기판 상에 소정의 회로패턴이 형성되는 셀영역과, 상기 셀영역 주위로 상기 회로패턴을 외부회로와 전기적으로 연결하기 위한 복수개의 패드들이 형성되는 주변영역으로 이루어진 반도체장치의 제조방법에 있어서, 상기 반도체기판 상에 형성된 특정 층간절연막상에서 상기 셀영역내에 최상부 금속배선패턴과 상기 주변영역내에 복수개의 하부 패드를 동시에 형성하는 단계; 상기 치상부 금속배선패턴과 하부 패드가 형성된 반도체기판 전면상에 보호막을 형성하는 단계; 상기 보호막의 일부를 제거하여 상기 각 하부 패드의 일부만을 노출시키는 단계; 상기 노출된 하부 패드를 포함ㅎ나 반도체기판의 전면에 도전물질층을 형성하는 단계; 및 상기 도전물질층의 일부를 제거하여 상기 노출된 각 하부 패드 상에만 상기 하부 패드의 크기보다 큰 상부 패드를 형성하는 단계; 를 구비하여 이루어지는 것을 특징으로 한다.
상기 상부 패드를 형성한 후, 외부회로와의 전기적 연결을 우해 상기 상부 패드상에 와이어본딩공정을 더 수행함이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도3은 본 발명의 일 실시예에 따라 형성된 단일의 반도체 칩을 나타내는 평면도이다.
도3을 참조하면, 반도체칩의 각변의 주변영역(23)을 따라 복수의 상부 패드(32)가 형성되어 있고, 상기 각 상부 패드(32) 하부에 상부 패드(32)와 연결되는 하부 패드(24)가 형성되어 있다. 상기 상부 패드(32)는 후속되는 와이어 본딩 공정을 용이하게 수행할 수 있는 크기로 형성되어 있으며, 상기 하부 패드(24)는 최근의 반도체장치의 고집적화에 따른 칩 크기의 감소추세에 부응하여 종래의 패드의 크기보다 더 작게 형성되어 있다. 상기 하부 패드(24)는 통상적으로 수행하는 바와 같이 셀영역(21)의 각각의 소자들을 전기적으로 연결하기 위한 셀영역(21)의 최상부 금속배선패턴(도시되지 않음)과 함께 형성된다.
제2도의 (a) 내지 (c)는 본 발명의 일 실시예에 따라 이중패드 구조를 갖는 반도체장치의 제조방법을 설명하기 위한 단면도들이다.
먼저, 제2도의 (a)에 도시된 바와 같이 반도체기판(20) 상에 미리 설계된 회로패턴을 구현하는 반도체소자 제조과정에서 반도체기판(20) 상에 특정 층간절연막(22)이 형성된다.
이어서 상기 층간절연막(22)상의 주변영역(23)에는 알루미늄재질로 복수개의 하부 패드(24)가 통상의 사진식각공정에 의해서 형성된다. 여기서, 상기 층간절연막(22)상의 셀영역(21)에는 하부 패드(24)와 함께 상기 회로패턴을 구현할 수 있도록 최상부층의 금속배선층이 통상의 증착 및 사진식각공정 등에 의해서 형성된다. 또한, 여기서 전술한 종래기술과 다른 점은 상기 하부 패드(24)의 크기가 종래의 패드에 비하여 매우 작게 형성되어 있다는 점이며, 이는 주변영역(23)의 크기도 또한 종래보다 작게 형성할 수 있고, 웨이퍼당 다이수도 증가시킬 수 있음을 나타내는 것이다.
이어서, 상기 알루미늄재질의 금속배선층과 하부 패드(24)가 형성된 반도체 기판(20) 전면에 보호막(26)을 형성한 후, 통상의 사진식각공정을 수행함으로서 보호막(26)의 일부를 제거하여 상기 각 하부 패드(24)의 일부만을 노출시킨다.
다음으로, 노출된 하부 패드(24)를 포함한 상기 하부 패드(24) 상부에 하부 패드(24)와 동일한 알루미늄재질로 이루어지는 알루미늄막(28)을 형성한다.
이어서, 제2도의 (b)에 도시된 바와 같이 상기 알루미늄막(28)상에 포토트레지스트(30)를 도포한 후, 통상의 사진식각기술에 의해서 상기 하부 패드(24)의 상측 주위로 포토레지스트패턴을 형성한다.
마지막으로, 제2도의 (c)에 도시된 바와 같이 상기 포토레지스트패턴을 식각마스크로 사용하여 알루미늄막(28)을 식각함으로서 소정의 특정크기를 갖는 상부 패드(32)를 형성한다. 본 발명에 따른 상기 상부 패드(32)는 후속되는 와이어 본딩공정을 용이하게 수행할 수 있도록 특정크기 이상으로 형성되는 것이며, 본 발명에서는 종래기술과 달리 상기 포토레지스트패턴이 하부의 상부 패드(32)를 위한 식각마스크 역할을 수행하기 때문에 종래와 같이 패드를 개방하는 식각공정을 진행할 때 플라즈마 드에 의해서 패드의 표면이 손상되고, 오염되지 않아 후속 와이어 본딩공정의 불량을 방지할 수 있다.
이후, 일반적인 절단공정을 수행하여 단일의 반도체칩을 형성한 후, 상기 상부 패드(32)와 외부회로를 연결할 수 있도록 상부 패드(32)에 와이어를 연결하는 와이어 본딩공정이 수행된다.
이러한 공정을 수행하여 형성된 이중패드의 상부 패드(32)는 제3도에 도시된 바와 같이 패드면적이 크게 증가된다.
따라서, 본 발명은 하부 패드의 크기를 축소할 수 있으므로 고집적화된 반도체장치를 제작할 수 있으며, 상부 패드의 면적을 증가시켜 후속 와이어 본딩공정을 용이하게 수행할 수 있는 효과가 있고, 패드를 개방하는 식각공정에 의한 패드의 손산 및 오염에 의해서 후속 와이어 본딩공정의 불량을 방지할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연하다.

Claims (5)

  1. 반도체기판 상에 소정의 회로패턴이 형성되는 셀영역과, 상기 셀영역 주위로 상기 회로패턴을 외부회로와 전기적으로 연결하기 위한 복수개의 패드들이 형성되는 주변영역으로 이루어진 반도체장치의 제조방법에 있어서,
    상기 반도체기판 상에 형성된 특정 층간절연막상에서 상기 셀영역내에 최상부 금속배선패턴과 상기 주변영역내에 복수개의 하부 패드를 동시에 형성하는 단계;
    상기 최상부 금속배선패턴과 하부 패드가 형성된 반도체기판 전면상에 보호막을 형성하는 단계;
    상기 보호막의 일부를 제거하여 상기 각 하부 패드의 일부만을 노출시키는 단계;
    상기 노출된 하부 패드를 포함한 반도체기판의 전면에 도전물질층을 형성하는 단계; 및
    상기 도전물질층의 일부를 제거하여 상기 노출된 각 하부 패드상에만 상기 하부 패드의 크기보다 큰 상부 패드를 형성하는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 이중패드 구조를 갖는 반도체장치의 제조방법.
  2. 반도체기판 상에 회로패턴이 형성되는 셀영역과, 상기 셀영역 주위로 상기 회로패턴을 외부회로와 전기적으로 연결하기 위한 복수개의 패드들이 형성되는 주변영역으로 이루어진 반도체장치에 있어서,
    상기 반도체기판 상에 형성된 특정 층간절연막;
    상기 셀영역내에서 상기 층간절연막상에 형성된 최상부 금속배선패턴;
    상기 주변영역내에서 상기 층간절연막상에 형성되며 상기 최상부 금속배선패턴과 동일한 재질로 이루어진 복수개의 하부 패드;
    상기 각 하부 패드의 일부만 노출되도록 상기 반도체기판 전면상에 형성된 보호막; 및
    상기 각 하부 패드의 노출된 부분을 포함하여 상기 보호막으로 상기 하부 패드의 크기보다 크게 형성된 상부 패드;
    을 구비하여 이루어진 것을 특징으로 하는 이중패드 구조를 갖는 반도체장치.
  3. 제2항에 있어서,
    상기 하부 패드와 상부 패드는 동일재질로 이루어짐을 특징으로 하는 상기 이중패드 구조를 갖는 반도체장치.
  4. 제3항에 있어서,
    상기 하부 패드와 상부 패드는 알루미늄 재질로 이루어짐을 특징으로 하는 상기 이중패드 구조를 갖는 반도체장치.
  5. 제1항에 있어서,
    상기 상부 패드를 형성한 후, 외부회로와의 전기적 연결을 위해 상기 상부 패드상에 와이어 본딩공정을 더 수행하는 것을 특징으로 하는 상기 이중패드 구조를 갖는 반도체장치의 제조방법.
KR1019960020097A 1996-06-05 1996-06-05 이중패드 구조를 갖는 반도체 장치 및 그 제조방법 KR100219412B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020097A KR100219412B1 (ko) 1996-06-05 1996-06-05 이중패드 구조를 갖는 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020097A KR100219412B1 (ko) 1996-06-05 1996-06-05 이중패드 구조를 갖는 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR980001719A KR980001719A (ko) 1998-03-30
KR100219412B1 true KR100219412B1 (ko) 1999-09-01

Family

ID=19460940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020097A KR100219412B1 (ko) 1996-06-05 1996-06-05 이중패드 구조를 갖는 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100219412B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302153A (ja) * 1991-03-29 1992-10-26 Sumitomo Electric Ind Ltd 半導体装置のボンディング構造およびその製造方法
JPH04334046A (ja) * 1991-05-09 1992-11-20 Nikon Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302153A (ja) * 1991-03-29 1992-10-26 Sumitomo Electric Ind Ltd 半導体装置のボンディング構造およびその製造方法
JPH04334046A (ja) * 1991-05-09 1992-11-20 Nikon Corp 半導体装置

Also Published As

Publication number Publication date
KR980001719A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100447968B1 (ko) 웨이퍼 레벨 패키지의 제조방법
US6084312A (en) Semiconductor devices having double pad structure
KR960012334A (ko) 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈
JPH06252151A (ja) 半導体チップバンプの製造方法
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
US5932485A (en) Method of laser ablation of semiconductor structures
US7087464B2 (en) Method and structure for a wafer level packaging
US7067929B2 (en) Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device
US6348398B1 (en) Method of forming pad openings and fuse openings
JP4135390B2 (ja) 半導体装置およびその製造方法
JPH08340002A (ja) 半導体装置の製造方法
US4907039A (en) Semiconductor device
JPH08274175A (ja) 集積回路
JP2007150038A (ja) 光学半導体装置及びその製造方法
KR100219412B1 (ko) 이중패드 구조를 갖는 반도체 장치 및 그 제조방법
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
JP3120848B2 (ja) 半導体装置の製造方法
KR100696762B1 (ko) 반도체 제조 방법
JP3419902B2 (ja) 電力用半導体装置の製造方法
US6551855B1 (en) Substrate strip and manufacturing method thereof
JP2004266026A (ja) チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法
KR0155837B1 (ko) 반도체 장치의 패드 및 그 제조방법
KR970003633A (ko) 반도체 소자의 금속 층간 절연막 형성방법
KR100324602B1 (ko) 일괄패키지공정이가능한반도체장치의제조방법
KR100591128B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee