JP3120848B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3120848B2 JP3120848B2 JP11254001A JP25400199A JP3120848B2 JP 3120848 B2 JP3120848 B2 JP 3120848B2 JP 11254001 A JP11254001 A JP 11254001A JP 25400199 A JP25400199 A JP 25400199A JP 3120848 B2 JP3120848 B2 JP 3120848B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- plating
- silicon substrate
- semiconductor device
- tray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】例えば、柱状電極を備えたＬＳＩチップ
等の半導体装置を製造する場合には、一例として、まず
図２０（Ａ）、（Ｂ）に示すように、ウエハ状態のシリ
コン基板（半導体基板）１上に形成された絶縁膜２に形
成された開口部３を介してシリコン基板１上に形成され
た接続パッド４が露出され、その上面全体に下地金属層
５が形成され、この下地金属層５の上面において外周部
の所定の３箇所５ａ及び接続パッド４に対応する部分を
除く部分にメッキレジストパターン６が形成されたもの
を用意する。この場合、下地金属層５の上面外周部の所
定の３箇所５ａをメッキレジストパターン６で覆わずに
露出させるのは、この露出部５ａを一方のメッキ電極と
して用いると共に、下地金属層５の上面外周部のメッキ
時のシール性を確保するためである。なお、図２０
（Ａ）において一点鎖線はダイシングストリートを示
す。
等の半導体装置を製造する場合には、一例として、まず
図２０（Ａ）、（Ｂ）に示すように、ウエハ状態のシリ
コン基板（半導体基板）１上に形成された絶縁膜２に形
成された開口部３を介してシリコン基板１上に形成され
た接続パッド４が露出され、その上面全体に下地金属層
５が形成され、この下地金属層５の上面において外周部
の所定の３箇所５ａ及び接続パッド４に対応する部分を
除く部分にメッキレジストパターン６が形成されたもの
を用意する。この場合、下地金属層５の上面外周部の所
定の３箇所５ａをメッキレジストパターン６で覆わずに
露出させるのは、この露出部５ａを一方のメッキ電極と
して用いると共に、下地金属層５の上面外周部のメッキ
時のシール性を確保するためである。なお、図２０
（Ａ）において一点鎖線はダイシングストリートを示
す。
【０００３】そして、メッキレジストパターン６をマス
クとして且つ下地金属層５を一方のメッキ電流路として
銅等の電解メッキを行うと、メッキレジストパターン６
の開口部６ａ内における下地金属層５上に柱状電極７
（図２１参照）が形成される。次に、メッキレジストパ
ターン６を剥離し、次いで柱状電極７をマスクとして下
地金属層５の不要な部分をエッチングして除去し、次い
で図２０（Ａ）において一点鎖線で示すダイシングスト
リートに沿ってシリコン基板１をダイシングすると、図
２１に示すような半導体チップ（半導体装置）が複数個
得られる。
クとして且つ下地金属層５を一方のメッキ電流路として
銅等の電解メッキを行うと、メッキレジストパターン６
の開口部６ａ内における下地金属層５上に柱状電極７
（図２１参照）が形成される。次に、メッキレジストパ
ターン６を剥離し、次いで柱状電極７をマスクとして下
地金属層５の不要な部分をエッチングして除去し、次い
で図２０（Ａ）において一点鎖線で示すダイシングスト
リートに沿ってシリコン基板１をダイシングすると、図
２１に示すような半導体チップ（半導体装置）が複数個
得られる。
【０００４】ところで、電解メッキによるメッキ析出量
は、メッキ処理時における電気力線の密度の関係から、
シリコン基板１の中心部において均一であるが、外周部
に向かうに従って漸次多くなる。このため、何ら対策を
講じない場合には、シリコン基板１の外周部に形成され
る柱状電極７の高さが中心部に形成されるものよりも高
くなり、柱状電極７の高さにバラツキが生じてしまう。
そこで、図２０（Ａ）に示すように、シリコン基板１の
有効エリア（図２１に示すような半導体チップが得られ
るエリア）外におけるメッキレジストパターン６にダミ
ー開口部６ｂを形成し、このダミー開口部６ｂ内におけ
る下地金属層５上にダミー柱状電極を形成することによ
り、シリコン基板１の有効エリア内に形成される柱状電
極７の高さの均一化を図るようにしている。
は、メッキ処理時における電気力線の密度の関係から、
シリコン基板１の中心部において均一であるが、外周部
に向かうに従って漸次多くなる。このため、何ら対策を
講じない場合には、シリコン基板１の外周部に形成され
る柱状電極７の高さが中心部に形成されるものよりも高
くなり、柱状電極７の高さにバラツキが生じてしまう。
そこで、図２０（Ａ）に示すように、シリコン基板１の
有効エリア（図２１に示すような半導体チップが得られ
るエリア）外におけるメッキレジストパターン６にダミ
ー開口部６ｂを形成し、このダミー開口部６ｂ内におけ
る下地金属層５上にダミー柱状電極を形成することによ
り、シリコン基板１の有効エリア内に形成される柱状電
極７の高さの均一化を図るようにしている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置の製造方法では、シリコン基板１
の有効エリア外の大きさに限界がある上、下地金属層５
の露出部５ａの形成と下地金属層５の上面外周部のメッ
キ時のシール性確保のために、シリコン基板１の外周部
に幅４〜５ｍｍ程度のエリアが必要である。したがっ
て、シリコン基板１の有効エリア外におけるダミー柱状
電極形成エリアがかなり小さくなり、シリコン基板１の
有効エリア内に形成される柱状電極７の高さを均一化し
難いという問題があった。また、ウエハ状態のシリコン
基板１にはサイズ（一般的には直径５、６、８インチの
３種類）や形状（オリエンテーションフラットやノッチ
等）の違いにより数種類あり、場合によっては、メッキ
装置としてそれぞれ専用のものを使用しなければならな
いという問題があった。この発明の課題は、ウエハ状態
のシリコン基板等の半導体基板の種類に関係なく、１つ
のメッキ装置で電解メッキを行うことができるようにす
ることである。この発明の他の課題は、ウエハ状態のシ
リコン基板等の半導体基板の有効エリア内に形成される
柱状電極の高さをより一層均一にすることである。
このような半導体装置の製造方法では、シリコン基板１
の有効エリア外の大きさに限界がある上、下地金属層５
の露出部５ａの形成と下地金属層５の上面外周部のメッ
キ時のシール性確保のために、シリコン基板１の外周部
に幅４〜５ｍｍ程度のエリアが必要である。したがっ
て、シリコン基板１の有効エリア外におけるダミー柱状
電極形成エリアがかなり小さくなり、シリコン基板１の
有効エリア内に形成される柱状電極７の高さを均一化し
難いという問題があった。また、ウエハ状態のシリコン
基板１にはサイズ（一般的には直径５、６、８インチの
３種類）や形状（オリエンテーションフラットやノッチ
等）の違いにより数種類あり、場合によっては、メッキ
装置としてそれぞれ専用のものを使用しなければならな
いという問題があった。この発明の課題は、ウエハ状態
のシリコン基板等の半導体基板の種類に関係なく、１つ
のメッキ装置で電解メッキを行うことができるようにす
ることである。この発明の他の課題は、ウエハ状態のシ
リコン基板等の半導体基板の有効エリア内に形成される
柱状電極の高さをより一層均一にすることである。
【０００６】
【課題を解決するための手段】この発明は、下地金属層
を有する半導体基板をトレーの一面に配置し、前記トレ
ーの一面の、前記半導体基板の周囲に金属層が形成さ
れ、前記トレーに形成された金属層と前記半導体基板の
下地金属層とを導電部材で接続し、前記半導体基板の下
地金属層及び前記トレーの金属層を被覆するマスクを形
成し、該マスクに前記下地金属層及び前記金属層の一部
を露出する開口部を形成し、該マスクを用いて前記半導
体基板及び前記金属層に電解メッキを行うようにしたも
のである。
を有する半導体基板をトレーの一面に配置し、前記トレ
ーの一面の、前記半導体基板の周囲に金属層が形成さ
れ、前記トレーに形成された金属層と前記半導体基板の
下地金属層とを導電部材で接続し、前記半導体基板の下
地金属層及び前記トレーの金属層を被覆するマスクを形
成し、該マスクに前記下地金属層及び前記金属層の一部
を露出する開口部を形成し、該マスクを用いて前記半導
体基板及び前記金属層に電解メッキを行うようにしたも
のである。
【０００７】
【発明の実施の形態】図１はこの発明の第１実施形態に
おける半導体装置の製造に際し、当初用意したメッキ用
トレーの平面図を示し、図２（Ａ）は図１のＡ−Ａ線に
沿う断面図を示したものである。このメッキ用トレー１
１は、長方形状の絶縁性基板１２の上面のほぼ中央部に
シリコン基板配置用凹部１３が設けられ、絶縁性基板１
２の上面においてシリコン基板配置用凹部１３及び所定
の３辺部（図１において左辺部、右辺部及び下辺部）を
除く領域に金属層１４が接着剤１５を介して設けられた
構造となっている。
おける半導体装置の製造に際し、当初用意したメッキ用
トレーの平面図を示し、図２（Ａ）は図１のＡ−Ａ線に
沿う断面図を示したものである。このメッキ用トレー１
１は、長方形状の絶縁性基板１２の上面のほぼ中央部に
シリコン基板配置用凹部１３が設けられ、絶縁性基板１
２の上面においてシリコン基板配置用凹部１３及び所定
の３辺部（図１において左辺部、右辺部及び下辺部）を
除く領域に金属層１４が接着剤１５を介して設けられた
構造となっている。
【０００８】このメッキ用トレー１１を形成する場合に
は、一例として、まず図２（Ｂ）に示すように、厚さ１
〜４ｍｍ程度の長方形状のガラスエポキシ板等からなる
絶縁性基板１２の上面の所定の３辺部（幅ｄ1＝１０ｍ
ｍ程度）を除く領域に厚さ１８μｍ程度の銅箔等からな
る金属層１４をエポキシ樹脂等からなる接着剤１５を介
して貼り付けてなるものを用意する。次に、この用意し
たものの上面のほぼ中央部に、正面フライス等を用い
て、対象となるウエハ状態のシリコン基板のサイズや形
状に応じて、それよりも直径で０．４ｍｍ程度大きいシ
リコン基板配置用凹部１３を形成する。シリコン基板配
置用凹部１３の深さｈは、後述するように、下地金属層
を備えた状態におけるシリコン基板の厚さの１／２〜１
倍程度とする。図２（Ａ）に示す場合には、深さｈは、
下地金属層を備えた状態におけるシリコン基板の厚さと
ほぼ同じとなっている。
は、一例として、まず図２（Ｂ）に示すように、厚さ１
〜４ｍｍ程度の長方形状のガラスエポキシ板等からなる
絶縁性基板１２の上面の所定の３辺部（幅ｄ1＝１０ｍ
ｍ程度）を除く領域に厚さ１８μｍ程度の銅箔等からな
る金属層１４をエポキシ樹脂等からなる接着剤１５を介
して貼り付けてなるものを用意する。次に、この用意し
たものの上面のほぼ中央部に、正面フライス等を用い
て、対象となるウエハ状態のシリコン基板のサイズや形
状に応じて、それよりも直径で０．４ｍｍ程度大きいシ
リコン基板配置用凹部１３を形成する。シリコン基板配
置用凹部１３の深さｈは、後述するように、下地金属層
を備えた状態におけるシリコン基板の厚さの１／２〜１
倍程度とする。図２（Ａ）に示す場合には、深さｈは、
下地金属層を備えた状態におけるシリコン基板の厚さと
ほぼ同じとなっている。
【０００９】さて、このようなメッキ用トレー１１を用
意した後、図３及び図４（Ａ）に示すように、シリコン
基板配置用凹部１３内にウエハ状態のシリコン基板（半
導体基板）２１を配置する。この場合、シリコン基板配
置用凹部１３内に配置されたシリコン基板２１は、図４
（Ｂ）に示すようになっている。すなわち、シリコン基
板２１上に形成された絶縁膜２２に形成された開口部２
３を介してシリコン基板２１上に形成された接続パッド
２４が露出され、その上面全体に下地金属層２５が形成
されている。
意した後、図３及び図４（Ａ）に示すように、シリコン
基板配置用凹部１３内にウエハ状態のシリコン基板（半
導体基板）２１を配置する。この場合、シリコン基板配
置用凹部１３内に配置されたシリコン基板２１は、図４
（Ｂ）に示すようになっている。すなわち、シリコン基
板２１上に形成された絶縁膜２２に形成された開口部２
３を介してシリコン基板２１上に形成された接続パッド
２４が露出され、その上面全体に下地金属層２５が形成
されている。
【００１０】次に、図３及び図４（Ａ）に示すように、
下地金属層２５の上面外周部の所定の３箇所とその外側
における金属層１４の上面とを導電部材２６で接続す
る。この導電部材２６を形成する場合には、一例とし
て、導電性ペーストをスクリーン印刷法、ディスペンサ
法、転写法等により所定の３箇所（全周も可）に塗布す
ることにより形成する。なお、導電性ペーストの代わり
に、金属箔や金属ワイヤ等を用いてもよい。導電部材２
６は、その材料に関係なく、所定の箇所に固着された後
に、後述するドライフォトレジストのラミネートによっ
て当該固着を維持される。
下地金属層２５の上面外周部の所定の３箇所とその外側
における金属層１４の上面とを導電部材２６で接続す
る。この導電部材２６を形成する場合には、一例とし
て、導電性ペーストをスクリーン印刷法、ディスペンサ
法、転写法等により所定の３箇所（全周も可）に塗布す
ることにより形成する。なお、導電性ペーストの代わり
に、金属箔や金属ワイヤ等を用いてもよい。導電部材２
６は、その材料に関係なく、所定の箇所に固着された後
に、後述するドライフォトレジストのラミネートによっ
て当該固着を維持される。
【００１１】次に、図５（Ａ）、（Ｂ）に示すように、
下地金属層２５の上面を含むメッキ用トレー１１の上面
にドライフォトレジスト３１を重ね合わせ、この重ね合
わせたものを一対の加圧加熱ローラ３２、３３間を図５
（Ａ）において右側から左側に移動させることにより、
下地金属層２５の上面を含むメッキ用トレー１１の上面
にドライフォトレジスト３１をラミネートする。この場
合、一例として、ネガ型で厚さ１２０μｍ程度のドライ
フォトレジスト３１を用い、温度８０℃程度で３分間程
度のプリヒートを行った後に、一対の加圧加熱ローラ３
２、３３により搬送速度１ｍ／分程度、加圧力０．４ｋ
ｇ／ｃｍ2、加熱温度１１０℃程度でラミネートする。
そして、このドライフォトレジスト３１のラミネートに
より、シリコン基板２１はシリコン基板配置用凹部１３
内に固定され、また上述したように導電部材２６の所定
の箇所への固着が維持される。
下地金属層２５の上面を含むメッキ用トレー１１の上面
にドライフォトレジスト３１を重ね合わせ、この重ね合
わせたものを一対の加圧加熱ローラ３２、３３間を図５
（Ａ）において右側から左側に移動させることにより、
下地金属層２５の上面を含むメッキ用トレー１１の上面
にドライフォトレジスト３１をラミネートする。この場
合、一例として、ネガ型で厚さ１２０μｍ程度のドライ
フォトレジスト３１を用い、温度８０℃程度で３分間程
度のプリヒートを行った後に、一対の加圧加熱ローラ３
２、３３により搬送速度１ｍ／分程度、加圧力０．４ｋ
ｇ／ｃｍ2、加熱温度１１０℃程度でラミネートする。
そして、このドライフォトレジスト３１のラミネートに
より、シリコン基板２１はシリコン基板配置用凹部１３
内に固定され、また上述したように導電部材２６の所定
の箇所への固着が維持される。
【００１２】ただし、この場合、図６に示すように、メ
ッキ用トレー１１の上面の上辺部（残りの１辺部）のみ
にはドライフォトレジスト３１はラミネートされていな
い。したがって、メッキ用トレー１１の上辺部における
金属層１４は、ドライフォトレジスト３１によって覆わ
れずに露出されている。この金属層１４の露出部の幅ｄ
2は１０〜２０ｍｍ程度とする。これにより、下地金属
層２５の外周部はもちろんのこと、金属層１４の上辺部
を除く部分はドライフォトレジスト３１によってシール
される。
ッキ用トレー１１の上面の上辺部（残りの１辺部）のみ
にはドライフォトレジスト３１はラミネートされていな
い。したがって、メッキ用トレー１１の上辺部における
金属層１４は、ドライフォトレジスト３１によって覆わ
れずに露出されている。この金属層１４の露出部の幅ｄ
2は１０〜２０ｍｍ程度とする。これにより、下地金属
層２５の外周部はもちろんのこと、金属層１４の上辺部
を除く部分はドライフォトレジスト３１によってシール
される。
【００１３】次に、所定の露光及び現像を行うことによ
り、図７及び図８（Ａ）、（Ｂ）に示すように、メッキ
レジストパターン３４を形成する。この状態では、図７
及び図８（Ａ）、（Ｂ）に示すように、接続パッド２４
に対応する部分におけるメッキレジストパターン３４に
は開口部３５が形成されている。また、図７及び図８
（Ａ）に示すように、シリコン基板２１の有効エリア
（図１０に示すような半導体チップが得られるエリア）
外の下地金属層２５上におけるメッキレジストパターン
３４の各所定の箇所及びシリコン基板２１の周囲の金属
層１４上におけるメッキレジストパターン３４の各所定
の箇所にはダミー開口部３６が形成されている。
り、図７及び図８（Ａ）、（Ｂ）に示すように、メッキ
レジストパターン３４を形成する。この状態では、図７
及び図８（Ａ）、（Ｂ）に示すように、接続パッド２４
に対応する部分におけるメッキレジストパターン３４に
は開口部３５が形成されている。また、図７及び図８
（Ａ）に示すように、シリコン基板２１の有効エリア
（図１０に示すような半導体チップが得られるエリア）
外の下地金属層２５上におけるメッキレジストパターン
３４の各所定の箇所及びシリコン基板２１の周囲の金属
層１４上におけるメッキレジストパターン３４の各所定
の箇所にはダミー開口部３６が形成されている。
【００１４】ここで、メッキレジストパターン３４を形
成する際の露光及び現像の具体的な一例について説明す
る。露光は、シリコン基板２１上に形成されたアライメ
ントマークにより位置合わせを行って、ステッパー露光
法あるいはガラスマスクを用いた露光法により行う。露
光波長は３９０〜４５０ｎｍ程度とする。露光量は露光
波長が４２０ｎｍである場合２８００〜３０００ｍＪ程
度とする。現像はＯ2プラズマエッチングによりあるい
はＮａＣＯ3１％溶液の現像液を用いて行う。ところ
で、シリコン基板２１の有効エリア外におけるメッキレ
ジストパターン３４に形成するダミー開口部３６のパタ
ーンを本来の開口部３５のパターンと同じとすると、つ
まり各開口部３５、３６の面積を実質的に同一にする
と、ステッパー露光法の場合には実パターンをダミー開
口部３６形成用のパターンとして使用することができ、
ガラスマスクを用いた露光法の場合には特殊なパターン
のマスクを形成する必要がない。
成する際の露光及び現像の具体的な一例について説明す
る。露光は、シリコン基板２１上に形成されたアライメ
ントマークにより位置合わせを行って、ステッパー露光
法あるいはガラスマスクを用いた露光法により行う。露
光波長は３９０〜４５０ｎｍ程度とする。露光量は露光
波長が４２０ｎｍである場合２８００〜３０００ｍＪ程
度とする。現像はＯ2プラズマエッチングによりあるい
はＮａＣＯ3１％溶液の現像液を用いて行う。ところ
で、シリコン基板２１の有効エリア外におけるメッキレ
ジストパターン３４に形成するダミー開口部３６のパタ
ーンを本来の開口部３５のパターンと同じとすると、つ
まり各開口部３５、３６の面積を実質的に同一にする
と、ステッパー露光法の場合には実パターンをダミー開
口部３６形成用のパターンとして使用することができ、
ガラスマスクを用いた露光法の場合には特殊なパターン
のマスクを形成する必要がない。
【００１５】次に、電解メッキの前処理として、メッキ
レジストパターン３４の開口部３５及びダミー開口部３
６の部分に純水やメッキ液等の蒸気を当てることによ
り、少なくとも開口部３５及びダミー開口部３６内に蒸
気を付着させる。これは、開口部３５及びダミー開口部
３６内を蒸気で濡らしておくことにより、電解メッキ時
における気泡のまき込みを低減するためである。
レジストパターン３４の開口部３５及びダミー開口部３
６の部分に純水やメッキ液等の蒸気を当てることによ
り、少なくとも開口部３５及びダミー開口部３６内に蒸
気を付着させる。これは、開口部３５及びダミー開口部
３６内を蒸気で濡らしておくことにより、電解メッキ時
における気泡のまき込みを低減するためである。
【００１６】次に、メッキレジストパターン３４をマス
クとして且つ金属層１４、導電部材２６及び下地金属層
２５を一方のメッキ電流路として銅等の電解メッキを行
うと、図９（Ａ）、（Ｂ）に示すように、メッキレジス
トパターン３４の開口部３５及びダミー開口部３６内に
おける下地金属層２５及び金属層１４上に柱状電極３７
及びダミー柱状電極（ダミーメッキ層）３８が形成され
る。この場合の電解メッキ法としては、ディップ法、フ
ェイスダウン法、フェイスアップ法のいずれであっても
よい。ディップ法の場合には、メッキ用トレー２１の上
辺部（残りの１辺部、つまり金属層１４の露出部）を除
く部分をメッキ液中に浸して電解メッキを行う。すなわ
ち、金属層１４の露出部はメッキ液中に浸さずに、外部
メッキ電極として使用する。
クとして且つ金属層１４、導電部材２６及び下地金属層
２５を一方のメッキ電流路として銅等の電解メッキを行
うと、図９（Ａ）、（Ｂ）に示すように、メッキレジス
トパターン３４の開口部３５及びダミー開口部３６内に
おける下地金属層２５及び金属層１４上に柱状電極３７
及びダミー柱状電極（ダミーメッキ層）３８が形成され
る。この場合の電解メッキ法としては、ディップ法、フ
ェイスダウン法、フェイスアップ法のいずれであっても
よい。ディップ法の場合には、メッキ用トレー２１の上
辺部（残りの１辺部、つまり金属層１４の露出部）を除
く部分をメッキ液中に浸して電解メッキを行う。すなわ
ち、金属層１４の露出部はメッキ液中に浸さずに、外部
メッキ電極として使用する。
【００１７】このように、絶縁性基板１２の一の面のシ
リコン基板配置用凹部１３の周囲に金属層１４が設けら
れたメッキ用トレー１１を用い、金属層１４を一方のメ
ッキ電流路として電解メッキを行うようにしているの
で、メッキ用トレー１１のシリコン基板配置用凹部１３
のサイズや形状を変えることにより、シリコン基板２１
の種類に関係なく、１つのメッキ装置で電解メッキを行
うことができる。また、メッキ用トレー１１のシリコン
基板配置用凹部１３に配置されたシリコン基板２１の表
面側に柱状電極３７を形成すると共に、シリコン基板２
１の周囲における金属層１４上にダミー柱状電極３８を
形成しているので、シリコン基板２１の周囲の金属層１
４上におけるダミー柱状電極形成エリアを十分な大きさ
とすることができ、したがってシリコン基板２１の有効
エリア内に形成される柱状電極３７の高さをより一層均
一にすることができる。特に、シリコン基板２１の周囲
における金属層１４上をダミー柱状電極形成エリアとし
ているので、有効エリアの直ぐ近くにダミー柱状電極形
成エリアを設けることができ、したがって十分な効果を
得ることができる。
リコン基板配置用凹部１３の周囲に金属層１４が設けら
れたメッキ用トレー１１を用い、金属層１４を一方のメ
ッキ電流路として電解メッキを行うようにしているの
で、メッキ用トレー１１のシリコン基板配置用凹部１３
のサイズや形状を変えることにより、シリコン基板２１
の種類に関係なく、１つのメッキ装置で電解メッキを行
うことができる。また、メッキ用トレー１１のシリコン
基板配置用凹部１３に配置されたシリコン基板２１の表
面側に柱状電極３７を形成すると共に、シリコン基板２
１の周囲における金属層１４上にダミー柱状電極３８を
形成しているので、シリコン基板２１の周囲の金属層１
４上におけるダミー柱状電極形成エリアを十分な大きさ
とすることができ、したがってシリコン基板２１の有効
エリア内に形成される柱状電極３７の高さをより一層均
一にすることができる。特に、シリコン基板２１の周囲
における金属層１４上をダミー柱状電極形成エリアとし
ているので、有効エリアの直ぐ近くにダミー柱状電極形
成エリアを設けることができ、したがって十分な効果を
得ることができる。
【００１８】次に、メッキレジストパターン３４を剥離
剤を用いて所定の温度を加えて剥離する。次に、メッキ
用トレー１１のシリコン基板配置用凹部１３からシリコ
ン基板２１を取り出す。次に、柱状電極３７及びダミー
柱状電極３８をマスクとして下地金属層２５の不要な部
分をドライエッチングまたはウェットエッチングして除
去する。次に、図７（Ａ）において一点鎖線で示すダイ
シングストリートに沿ってシリコン基板２１をダイシン
グすると、図１０に示すような半導体チップ（半導体装
置）が複数個得られる。
剤を用いて所定の温度を加えて剥離する。次に、メッキ
用トレー１１のシリコン基板配置用凹部１３からシリコ
ン基板２１を取り出す。次に、柱状電極３７及びダミー
柱状電極３８をマスクとして下地金属層２５の不要な部
分をドライエッチングまたはウェットエッチングして除
去する。次に、図７（Ａ）において一点鎖線で示すダイ
シングストリートに沿ってシリコン基板２１をダイシン
グすると、図１０に示すような半導体チップ（半導体装
置）が複数個得られる。
【００１９】ところで、この半導体装置の製造方法で
は、ウエハ状態のシリコン基板２１をメッキ用トレー１
１に取り付けた状態で運搬等の取り扱いが可能であるの
で、ウエハ状態のシリコン基板２１のみの場合と比較し
て、ウエハ状態のシリコン基板２１の運搬等の取り扱い
が容易となる上、ウエハ状態のシリコン基板２１へのダ
メージを低減することができる。また、ウエハ状態のシ
リコン基板２１外にダミー柱状電極形成エリアを設ける
ことができるので、ウエハからのチップの取り数を多く
することが可能となる。
は、ウエハ状態のシリコン基板２１をメッキ用トレー１
１に取り付けた状態で運搬等の取り扱いが可能であるの
で、ウエハ状態のシリコン基板２１のみの場合と比較し
て、ウエハ状態のシリコン基板２１の運搬等の取り扱い
が容易となる上、ウエハ状態のシリコン基板２１へのダ
メージを低減することができる。また、ウエハ状態のシ
リコン基板２１外にダミー柱状電極形成エリアを設ける
ことができるので、ウエハからのチップの取り数を多く
することが可能となる。
【００２０】ところで、上記第１実施形態の場合には、
図９（Ａ）に示すように、メッキレジストパターン３４
のダミー開口部３６内における金属層１４上にダミー柱
状電極３８を形成しているので、金属層１４及びダミー
柱状電極３８を共に例えば銅によって形成すると、メッ
キ用トレー１１を再利用することができない。すなわ
ち、メッキレジストパターン３４を剥離し、メッキ用ト
レー１１のシリコン基板配置用凹部１３からシリコン基
板２１を取り出し、この後、ダミー柱状電極３８をエッ
チングして除去すると、金属層１４も同時に除去され
る。したがって、メッキ用トレー１１を再利用すること
ができない。
図９（Ａ）に示すように、メッキレジストパターン３４
のダミー開口部３６内における金属層１４上にダミー柱
状電極３８を形成しているので、金属層１４及びダミー
柱状電極３８を共に例えば銅によって形成すると、メッ
キ用トレー１１を再利用することができない。すなわ
ち、メッキレジストパターン３４を剥離し、メッキ用ト
レー１１のシリコン基板配置用凹部１３からシリコン基
板２１を取り出し、この後、ダミー柱状電極３８をエッ
チングして除去すると、金属層１４も同時に除去され
る。したがって、メッキ用トレー１１を再利用すること
ができない。
【００２１】そこで、次に、メッキ用トレーを再利用す
ることができるこの発明の第２実施形態について説明す
る。まず、図１１（Ａ）、（Ｂ）に示すように、厚さ１
〜４ｍｍ程度の長方形状のガラスエポキシ板等からなる
絶縁性基板１２の上面の所定の３辺部を除く領域に厚さ
１８μｍ程度の銅箔からなる第１金属層１４をラミネー
トしてなるものを用意する。次に、図２０（Ａ）、
（Ｂ）に示すように、第１金属層１４の上面に、電解メ
ッキにより、金やプラチナ等の銅のエッチング液にてエ
ッチングされない金属からなる第２金属層１６を厚さ２
〜３μｍ程度に形成する。
ることができるこの発明の第２実施形態について説明す
る。まず、図１１（Ａ）、（Ｂ）に示すように、厚さ１
〜４ｍｍ程度の長方形状のガラスエポキシ板等からなる
絶縁性基板１２の上面の所定の３辺部を除く領域に厚さ
１８μｍ程度の銅箔からなる第１金属層１４をラミネー
トしてなるものを用意する。次に、図２０（Ａ）、
（Ｂ）に示すように、第１金属層１４の上面に、電解メ
ッキにより、金やプラチナ等の銅のエッチング液にてエ
ッチングされない金属からなる第２金属層１６を厚さ２
〜３μｍ程度に形成する。
【００２２】次に、図２１（Ａ）、（Ｂ）に示すよう
に、第２金属層１６を含む絶縁性基板１２の上面の上辺
部及び下辺部を除く領域に、耐薬品性及び耐熱性を有す
るポリイミドフィルム等からなる絶縁性フィルム（非感
光性樹脂シート）１７をラミネートする。絶縁性フィル
ム１７の厚さは、形成すべき柱状電極の高さよりも適宜
に厚くなっている。次に、図１４（Ａ）、（Ｂ）に示す
ように、絶縁性フィルム１７等を含む絶縁性基板１２の
上面のほぼ中央部に、正面フライス等を用いて、シリコ
ン基板配置用凹部１３を形成する。シリコン基板配置用
凹部１３の深さは、絶縁性フィルム１７を除いた場合、
図２（Ａ）に示す場合と同じとする。また、絶縁性基板
１２の４角に取付用孔１８を形成する。
に、第２金属層１６を含む絶縁性基板１２の上面の上辺
部及び下辺部を除く領域に、耐薬品性及び耐熱性を有す
るポリイミドフィルム等からなる絶縁性フィルム（非感
光性樹脂シート）１７をラミネートする。絶縁性フィル
ム１７の厚さは、形成すべき柱状電極の高さよりも適宜
に厚くなっている。次に、図１４（Ａ）、（Ｂ）に示す
ように、絶縁性フィルム１７等を含む絶縁性基板１２の
上面のほぼ中央部に、正面フライス等を用いて、シリコ
ン基板配置用凹部１３を形成する。シリコン基板配置用
凹部１３の深さは、絶縁性フィルム１７を除いた場合、
図２（Ａ）に示す場合と同じとする。また、絶縁性基板
１２の４角に取付用孔１８を形成する。
【００２３】次に、図１５（Ａ）、（Ｂ）に示すよう
に、ＣＯ2レーザ等の照射により、シリコン基板配置用
凹部１３の周囲における絶縁性フィルム１７に幅２ｍｍ
程度のリング状の溝（開口部）１９を形成し、この溝１
９を介して第２金属層１６を露出させる。かくして、こ
の実施形態におけるメッキ用トレー１１が形成される。
に、ＣＯ2レーザ等の照射により、シリコン基板配置用
凹部１３の周囲における絶縁性フィルム１７に幅２ｍｍ
程度のリング状の溝（開口部）１９を形成し、この溝１
９を介して第２金属層１６を露出させる。かくして、こ
の実施形態におけるメッキ用トレー１１が形成される。
【００２４】次に、この実施形態におけるメッキ用トレ
ー１１の他の形成方法について説明する。第１に、図１
２に示す状態においてシリコン基板配置用凹部１３及び
取付用孔１８を形成し、次いで絶縁性フィルム１７をラ
ミネートし、次いで絶縁性フィルム１７のシリコン基板
配置用凹部１３に対応する部分をカットして除去するよ
うにしてもよい。第２に、図１２に示す状態においてシ
リコン基板配置用凹部１３及び取付用孔１８を形成し、
次いで絶縁性フィルム１７をラミネートし、次いで絶縁
性フィルム１７のシリコン基板配置用凹部１３に対応す
る部分及び溝１９に対応する部分をフォトリソグラフィ
法により除去するようにしてもよい。第３に、図１２に
示す状態においてシリコン基板配置用凹部１３及び取付
用孔１８を形成し、次いで図１５を参照して説明する
と、スクリーン印刷法により、開口部１３及び溝１９を
有する絶縁層１７を形成するようにしてもよい。
ー１１の他の形成方法について説明する。第１に、図１
２に示す状態においてシリコン基板配置用凹部１３及び
取付用孔１８を形成し、次いで絶縁性フィルム１７をラ
ミネートし、次いで絶縁性フィルム１７のシリコン基板
配置用凹部１３に対応する部分をカットして除去するよ
うにしてもよい。第２に、図１２に示す状態においてシ
リコン基板配置用凹部１３及び取付用孔１８を形成し、
次いで絶縁性フィルム１７をラミネートし、次いで絶縁
性フィルム１７のシリコン基板配置用凹部１３に対応す
る部分及び溝１９に対応する部分をフォトリソグラフィ
法により除去するようにしてもよい。第３に、図１２に
示す状態においてシリコン基板配置用凹部１３及び取付
用孔１８を形成し、次いで図１５を参照して説明する
と、スクリーン印刷法により、開口部１３及び溝１９を
有する絶縁層１７を形成するようにしてもよい。
【００２５】次に、図１５に示すメッキ用トレー１１を
用いて半導体装置を製造する場合について説明する。ま
ず、図１６（Ａ）、（Ｂ）に示すように、シリコン基板
配置用凹部１３内にウエハ状態のシリコン基板２１を配
置する。この場合も、シリコン基板２１の上面には下地
金属層２５が形成されている。次に、溝１９を介して露
出された第２金属層１６の上面の所定の３箇所とその内
側における下地金属層２５の上面とを銅からなる導電部
材２６で接続する。
用いて半導体装置を製造する場合について説明する。ま
ず、図１６（Ａ）、（Ｂ）に示すように、シリコン基板
配置用凹部１３内にウエハ状態のシリコン基板２１を配
置する。この場合も、シリコン基板２１の上面には下地
金属層２５が形成されている。次に、溝１９を介して露
出された第２金属層１６の上面の所定の３箇所とその内
側における下地金属層２５の上面とを銅からなる導電部
材２６で接続する。
【００２６】次に、図１７（Ａ）、（Ｂ）に示すよう
に、下地金属層２５の上面のみにメッキレジストパター
ン３４を形成する。この状態では、メッキレジストパタ
ーン３４には開口部３５及びダミー開口部３６が形成さ
れている。次に、電解メッキの前処理として、少なくと
も開口部３５、ダミー開口部３６及び溝１９内に蒸気を
付着させる。次に、メッキレジストパターン３４及び絶
縁性フィルム１７をマスクとして且つ両金属層１４、１
６、導電部材２６及び下地金属層２５を一方のメッキ電
流路として銅の電解メッキを行うと、図示していない
が、メッキレジストパターン３４の開口部３５及びダミ
ー開口部３６内における下地金属層２５上に柱状電極及
びダミー柱状電極（ダミーメッキ層）が形成され、また
絶縁性フィルム１７の溝１９内における第２金属層１６
上にダミーメッキ層が形成される。
に、下地金属層２５の上面のみにメッキレジストパター
ン３４を形成する。この状態では、メッキレジストパタ
ーン３４には開口部３５及びダミー開口部３６が形成さ
れている。次に、電解メッキの前処理として、少なくと
も開口部３５、ダミー開口部３６及び溝１９内に蒸気を
付着させる。次に、メッキレジストパターン３４及び絶
縁性フィルム１７をマスクとして且つ両金属層１４、１
６、導電部材２６及び下地金属層２５を一方のメッキ電
流路として銅の電解メッキを行うと、図示していない
が、メッキレジストパターン３４の開口部３５及びダミ
ー開口部３６内における下地金属層２５上に柱状電極及
びダミー柱状電極（ダミーメッキ層）が形成され、また
絶縁性フィルム１７の溝１９内における第２金属層１６
上にダミーメッキ層が形成される。
【００２７】この場合、メッキ用トレー１１のシリコン
基板配置用凹部１３に配置されたシリコン基板２１の表
面側に柱状電極を形成すると共に、シリコン基板２１の
周囲における第２金属層１６上にダミーメッキ層を形成
しているので、シリコン基板２１の周囲の第２金属層１
６上におけるダミーメッキ層形成エリアを十分な大きさ
とすることができ、したがってシリコン基板２１の有効
エリア内に形成される柱状電極の高さをより一層均一に
することができる。また、絶縁性フィルム１７の厚さは
形成すべき柱状電極の高さよりも適宜に厚くなっている
ので、その溝１９内に形成されるダミーメッキ層が溝１
９外に盛り上がるように形成されないようにすることが
できる。
基板配置用凹部１３に配置されたシリコン基板２１の表
面側に柱状電極を形成すると共に、シリコン基板２１の
周囲における第２金属層１６上にダミーメッキ層を形成
しているので、シリコン基板２１の周囲の第２金属層１
６上におけるダミーメッキ層形成エリアを十分な大きさ
とすることができ、したがってシリコン基板２１の有効
エリア内に形成される柱状電極の高さをより一層均一に
することができる。また、絶縁性フィルム１７の厚さは
形成すべき柱状電極の高さよりも適宜に厚くなっている
ので、その溝１９内に形成されるダミーメッキ層が溝１
９外に盛り上がるように形成されないようにすることが
できる。
【００２８】次に、メッキレジストパターン３４を剥離
する。次に、メッキ用トレー１１のシリコン基板配置用
凹部１３からシリコン基板２１を取り出す。次に、柱状
電極及びダミー柱状電極をマスクとして下地金属層２５
の不要な部分をドライエッチングまたはウェットエッチ
ングして除去する。次に、図１７（Ａ）において一点鎖
線で示すダイシングストリートに沿ってシリコン基板２
１をダイシングすると、図１０に示す場合と同様の半導
体チップ（半導体装置）が複数個得られる。
する。次に、メッキ用トレー１１のシリコン基板配置用
凹部１３からシリコン基板２１を取り出す。次に、柱状
電極及びダミー柱状電極をマスクとして下地金属層２５
の不要な部分をドライエッチングまたはウェットエッチ
ングして除去する。次に、図１７（Ａ）において一点鎖
線で示すダイシングストリートに沿ってシリコン基板２
１をダイシングすると、図１０に示す場合と同様の半導
体チップ（半導体装置）が複数個得られる。
【００２９】一方、メッキ用トレー１１のシリコン基板
配置用凹部１３からシリコン基板２１を取り出した状態
におけるメッキ用トレー１１は図１８に示すようにな
る。すなわち、この状態におけるメッキ用トレー１１
は、図１５（Ｂ）に示す初期の状態と異なり、絶縁性フ
ィルム１７の溝１９内における第２金属層１６上にダミ
ーメッキ層２０が形成されている。この場合、ダミーメ
ッキ層２０は銅からなり、第２金属層１６は、金やプラ
チナ等の銅のエッチング液にてエッチングされない金属
からなっている。したがって、ダミーメッキ層２０（場
合によっては銅からなる導電部材２６を含む）をウェッ
トエッチングして除去しても、第２金属層１６及びその
下の銅からなる第１金属層１４はエッチングされずにそ
のまま残存する。この結果、メッキ用トレー１１を再利
用することができる。
配置用凹部１３からシリコン基板２１を取り出した状態
におけるメッキ用トレー１１は図１８に示すようにな
る。すなわち、この状態におけるメッキ用トレー１１
は、図１５（Ｂ）に示す初期の状態と異なり、絶縁性フ
ィルム１７の溝１９内における第２金属層１６上にダミ
ーメッキ層２０が形成されている。この場合、ダミーメ
ッキ層２０は銅からなり、第２金属層１６は、金やプラ
チナ等の銅のエッチング液にてエッチングされない金属
からなっている。したがって、ダミーメッキ層２０（場
合によっては銅からなる導電部材２６を含む）をウェッ
トエッチングして除去しても、第２金属層１６及びその
下の銅からなる第１金属層１４はエッチングされずにそ
のまま残存する。この結果、メッキ用トレー１１を再利
用することができる。
【００３０】なお、上記第１実施形態において、図２
（Ａ）を参照して説明すると、銅からなる金属層１４の
上面に金やプラチナ等からなる金属層を設けた場合に
は、上記第２実施形態の場合と同様に、メッキ用トレー
１１を再利用することができる。
（Ａ）を参照して説明すると、銅からなる金属層１４の
上面に金やプラチナ等からなる金属層を設けた場合に
は、上記第２実施形態の場合と同様に、メッキ用トレー
１１を再利用することができる。
【００３１】また、上記各実施形態では、メッキ用トレ
ー１１を用いて、シリコン基板２１の接続パッド２４上
に柱状電極３７を形成する場合について説明したが、こ
れに限定されるものではない。例えば、図１９に示すこ
の発明の第３実施形態のように、ＣＳＰ(Chip Size Pac
kage)と呼ばれる半導体装置の製造に際し、メッキ用ト
レー１１を用いて、シリコン基板４１上に再配線４６及
び柱状電極４７を形成するようにしてもよい。
ー１１を用いて、シリコン基板２１の接続パッド２４上
に柱状電極３７を形成する場合について説明したが、こ
れに限定されるものではない。例えば、図１９に示すこ
の発明の第３実施形態のように、ＣＳＰ(Chip Size Pac
kage)と呼ばれる半導体装置の製造に際し、メッキ用ト
レー１１を用いて、シリコン基板４１上に再配線４６及
び柱状電極４７を形成するようにしてもよい。
【００３２】次に、この図１９に示す半導体装置の製造
方法について簡単に説明する。まず、ウエハ状態のシリ
コン基板４１上に形成された絶縁膜４２に形成された開
口部４３を介してシリコン基板４１上に形成された接続
パッド４４が露出され、その上面全体に下地金属層４５
が形成されたものを用意する。そして、図１または図１
５に示すメッキ用トレー１１を用い、再配線形成用のメ
ッキレジストパターンを形成し、電解メッキにより下地
金属層４５上に銅等からなる再配線４６を形成する。こ
のとき、図１に示すメッキ用トレー１１を用いる場合に
は、再配線形成用のメッキレジストパターンに、再配線
形成用の本来の開口部のほかに、ダミー配線形成用の開
口部を形成するようにしてもよい。次に、再配線形成用
のメッキレジストパターンを剥離し、次いで柱状電極形
成用のメッキレジストパターンを形成し、次いで電解メ
ッキにより再配線４６上に銅等からなる柱状電極４７を
形成する。このとき、図１に示すメッキ用トレー１１を
用いる場合には、柱状電極形成用のメッキレジストパタ
ーンに、柱状電極形成用の本来の開口部のほかに、ダミ
ー柱状電極形成用の開口部を形成し、下地金属層４５を
カソード電極側とする電解メッキにより各開口部内に柱
状電極４７（ダミー柱状電極を含む）を形成する。次
に、柱状電極４７及び再配線４６をマスクとして下地金
属層４５の不要な部分をエッチングして除去し、次いで
柱状電極４７を除く上面全体に樹脂封止膜４８を形成
し、次いでシリコン基板４１をダイシングストリートに
沿ってダイシングする。かくして、図１９に示す半導体
装置が得られる。
方法について簡単に説明する。まず、ウエハ状態のシリ
コン基板４１上に形成された絶縁膜４２に形成された開
口部４３を介してシリコン基板４１上に形成された接続
パッド４４が露出され、その上面全体に下地金属層４５
が形成されたものを用意する。そして、図１または図１
５に示すメッキ用トレー１１を用い、再配線形成用のメ
ッキレジストパターンを形成し、電解メッキにより下地
金属層４５上に銅等からなる再配線４６を形成する。こ
のとき、図１に示すメッキ用トレー１１を用いる場合に
は、再配線形成用のメッキレジストパターンに、再配線
形成用の本来の開口部のほかに、ダミー配線形成用の開
口部を形成するようにしてもよい。次に、再配線形成用
のメッキレジストパターンを剥離し、次いで柱状電極形
成用のメッキレジストパターンを形成し、次いで電解メ
ッキにより再配線４６上に銅等からなる柱状電極４７を
形成する。このとき、図１に示すメッキ用トレー１１を
用いる場合には、柱状電極形成用のメッキレジストパタ
ーンに、柱状電極形成用の本来の開口部のほかに、ダミ
ー柱状電極形成用の開口部を形成し、下地金属層４５を
カソード電極側とする電解メッキにより各開口部内に柱
状電極４７（ダミー柱状電極を含む）を形成する。次
に、柱状電極４７及び再配線４６をマスクとして下地金
属層４５の不要な部分をエッチングして除去し、次いで
柱状電極４７を除く上面全体に樹脂封止膜４８を形成
し、次いでシリコン基板４１をダイシングストリートに
沿ってダイシングする。かくして、図１９に示す半導体
装置が得られる。
【００３３】
【発明の効果】以上説明したように、この発明によれ
ば、金属層が形成されたトレーを用い、このトレーに形
成された金属層と半導体基板の下地金属層とを導電部材
で接続して電解メッキを行うようにしているので、トレ
ーの半導体基板配置領域のサイズや形状を変えることに
より、半導体基板の種類に関係なく、１つのメッキ装置
で電解メッキを行うことができる。この場合、トレーの
半導体基板配置領域に配置された半導体基板の下地金属
層上に柱状電極を形成すると共に、半導体基板の周囲に
おける金属層上にダミーメッキ層（ダミー柱状電極）を
形成するようにすると、半導体基板の周囲の金属層上に
おけるダミーメッキ層形成エリアを十分な大きさとする
ことができ、したがって半導体基板の有効エリア内に形
成される柱状電極の高さをより一層均一にすることがで
きる。
ば、金属層が形成されたトレーを用い、このトレーに形
成された金属層と半導体基板の下地金属層とを導電部材
で接続して電解メッキを行うようにしているので、トレ
ーの半導体基板配置領域のサイズや形状を変えることに
より、半導体基板の種類に関係なく、１つのメッキ装置
で電解メッキを行うことができる。この場合、トレーの
半導体基板配置領域に配置された半導体基板の下地金属
層上に柱状電極を形成すると共に、半導体基板の周囲に
おける金属層上にダミーメッキ層（ダミー柱状電極）を
形成するようにすると、半導体基板の周囲の金属層上に
おけるダミーメッキ層形成エリアを十分な大きさとする
ことができ、したがって半導体基板の有効エリア内に形
成される柱状電極の高さをより一層均一にすることがで
きる。
【図１】この発明の第１実施形態における半導体装置の
製造に際し、当初用意したメッキ用トレーの平面図。
製造に際し、当初用意したメッキ用トレーの平面図。
【図２】（Ａ）は図１のＡ−Ａ線に沿う断面図、（Ｂ）
はメッキ用トレーの形成方法の一例を説明するために示
す断面図。
はメッキ用トレーの形成方法の一例を説明するために示
す断面図。
【図３】当初の製造工程の平面図。
【図４】（Ａ）は図３の所定の部分の断面図、（Ｂ）は
そのシリコン基板の部分の一部の拡大断面図。
そのシリコン基板の部分の一部の拡大断面図。
【図５】（Ａ）は図４（Ａ）に続く製造工程の断面図、
（Ｂ）はそのシリコン基板の部分の一部の拡大断面図。
（Ｂ）はそのシリコン基板の部分の一部の拡大断面図。
【図６】図５（Ａ）に示す状態の平面図。
【図７】図６に続く製造工程の平面図。
【図８】（Ａ）は図７の所定の部分の断面図、（Ｂ）は
そのシリコン基板の部分の一部の拡大断面図。
そのシリコン基板の部分の一部の拡大断面図。
【図９】（Ａ）は図８（Ａ）に続く製造工程の断面図、
（Ｂ）はそのシリコン基板の部分の一部の拡大断面図。
（Ｂ）はそのシリコン基板の部分の一部の拡大断面図。
【図１０】上記第１実施形態の製造方法により製造され
た半導体装置の断面図。
た半導体装置の断面図。
【図１１】（Ａ）はこの発明の第２実施形態におけるメ
ッキ用トレーの形成に際し、当初用意したものの平面
図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
ッキ用トレーの形成に際し、当初用意したものの平面
図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１２】（Ａ）は図１１に続く形成工程の平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。
（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１３】（Ａ）は図１２に続く形成工程の平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。
（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１４】（Ａ）は図１３に続く形成工程の平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。
（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１５】（Ａ）は図１４に続く形成工程の平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。
（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１６】（Ａ）は図１５に示すメッキ用トレーを用い
て半導体装置を製造する場合の当初の製造工程の平面
図、（Ｂ）はその所定の部分の断面図。
て半導体装置を製造する場合の当初の製造工程の平面
図、（Ｂ）はその所定の部分の断面図。
【図１７】（Ａ）は図１６に続く製造工程の平面図、
（Ｂ）はその所定の部分の断面図。
（Ｂ）はその所定の部分の断面図。
【図１８】（Ａ）は図１７に続く製造工程の平面図、
（Ｂ）はその所定の部分の断面図。
（Ｂ）はその所定の部分の断面図。
【図１９】この発明の第３実施形態の製造方法により製
造された半導体装置の断面図。
造された半導体装置の断面図。
【図２０】（Ａ）は従来の半導体装置の製造方法の一例
を説明するために示す平面図、（Ｂ）はそのＢ−Ｂ線に
沿う一部の拡大断面図。
を説明するために示す平面図、（Ｂ）はそのＢ−Ｂ線に
沿う一部の拡大断面図。
【図２１】この従来の製造方法により製造された半導体
装置の断面図。
装置の断面図。
１１ メッキ用トレー １２ 絶縁性基板 １３ シリコン基板配置用凹部 １４ 金属層 ２１ シリコン基板 ２２ 絶縁膜 ２４ 接続パッド ２５ 下地金属層 ３４ メッキレジストパターン ３５ 開口部 ３６ ダミー開口部 ３７ 柱状電極 ３８ ダミー柱状電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−311689（ＪＰ，Ａ) 特開 平８−170198（ＪＰ，Ａ) 特開 平１−321689（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/288
Claims (10)
- 【請求項１】 下地金属層を有する半導体基板をトレー
の一面に配置し、前記トレーの一面の、前記半導体基板
の周囲に金属層が形成され、前記トレーに形成された金
属層と前記半導体基板の下地金属層とを導電部材で接続
し、前記半導体基板の下地金属層及び前記トレーの金属
層を被覆するマスクを形成し、該マスクに前記下地金属
層及び前記金属層の一部を露出する開口部を形成し、該
マスクを用いて前記半導体基板及び前記金属層に電解メ
ッキを行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の発明において、前記トレ
ーは凹部を有し、前記半導体層は前記凹部に収納される
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１または２記載の発明において、
前記金属層は前記半導体基板の周囲全体に形成されてい
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１記載の発明において、前記マス
クに形成された開口部は、全て実質的に同一面積を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１記載の発明において、前記金属
層を被覆するマスクに形成された開口部は、前記半導体
基板の周囲にリング状に形成されていることを特徴とす
る半導体装置の製造方法。 - 【請求項６】 請求項１記載の発明において、前記マス
クはフォトレジストであることを特徴とする半導体装置
の製造方法。 - 【請求項７】 請求項１記載の発明において、前記半導
体基板の下地金属層を被覆するマスクはフォトレジスト
であり、前記金属層を被覆するマスクは非感光性樹脂シ
ートであることを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項４〜７のいずれかに記載の発明に
おいて、前記マスクに前記開口部を形成した後で電解メ
ッキを行う前に、少なくとも前記マスクの開口部内に蒸
気を当てることを特徴とする半導体装置の製造方法。 - 【請求項９】 請求項１〜８のいずれかに記載の発明に
おいて、前記金属層の少なくとも上層は、電解メッキに
より形成されるメッキ金属のエッチング液にてエッチン
グされない金属からなることを特徴とする半導体装置の
製造方法。 - 【請求項１０】 請求項１〜９のいずれかに記載の発明
において、前記半導 体基板の下地金属層上に電解メッキ
により柱状電極を形成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11254001A JP3120848B2 (ja) | 1999-03-17 | 1999-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7251299 | 1999-03-17 | ||
| JP11-72512 | 1999-03-17 | ||
| JP11254001A JP3120848B2 (ja) | 1999-03-17 | 1999-09-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332049A JP2000332049A (ja) | 2000-11-30 |
| JP3120848B2 true JP3120848B2 (ja) | 2000-12-25 |
Family
ID=26413644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11254001A Expired - Fee Related JP3120848B2 (ja) | 1999-03-17 | 1999-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3120848B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777775B2 (en) | 2001-07-04 | 2004-08-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, D-A converter device, and A-D converter device |
| JP2014157689A (ja) * | 2013-02-14 | 2014-08-28 | Yazaki Corp | 半導体光源ユニット及び車両用照明装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3819395B2 (ja) | 2004-02-20 | 2006-09-06 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP4773864B2 (ja) * | 2006-04-12 | 2011-09-14 | パナソニック株式会社 | 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法 |
| JP2010062170A (ja) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2012007200A (ja) * | 2010-06-23 | 2012-01-12 | Lapis Semiconductor Co Ltd | めっき方法 |
| JP5869902B2 (ja) * | 2012-02-14 | 2016-02-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及びウェハ |
-
1999
- 1999-09-08 JP JP11254001A patent/JP3120848B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777775B2 (en) | 2001-07-04 | 2004-08-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, D-A converter device, and A-D converter device |
| JP2014157689A (ja) * | 2013-02-14 | 2014-08-28 | Yazaki Corp | 半導体光源ユニット及び車両用照明装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332049A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW577160B (en) | Semiconductor device and manufacturing method thereof | |
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US6699782B2 (en) | Method of fabricating a wafer level package | |
| TWM595330U (zh) | 面板組件、晶圓封裝體以及晶片封裝體 | |
| JPH06252151A (ja) | 半導体チップバンプの製造方法 | |
| US9245765B2 (en) | Apparatus and method of applying a film to a semiconductor wafer and method of processing a semiconductor wafer | |
| US6140155A (en) | Method of manufacturing semiconductor device using dry photoresist film | |
| JP3120848B2 (ja) | 半導体装置の製造方法 | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| JP4135390B2 (ja) | 半導体装置およびその製造方法 | |
| CN113594051A (zh) | 半导体封装方法 | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JP2003168700A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN211017006U (zh) | 面板组件、晶圆封装体以及芯片封装体 | |
| KR100325374B1 (ko) | 반도체장치의 제조방법 | |
| JP2004165234A (ja) | 半導体装置およびその製造方法 | |
| JP2001332577A (ja) | 半導体装置の製造方法 | |
| JP2008130705A (ja) | 半導体装置の製造方法 | |
| JP4529388B2 (ja) | 半導体装置の製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| KR100366725B1 (ko) | 웨이퍼 표면에 반도체 소자의 보호막 패턴을 제조하는 방법 | |
| JP2006108520A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005302816A (ja) | 半導体装置及びその製造方法 | |
| KR100219412B1 (ko) | 이중패드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| JPH0372653A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |