JP2012007200A - めっき方法 - Google Patents

めっき方法 Download PDF

Info

Publication number
JP2012007200A
JP2012007200A JP2010142852A JP2010142852A JP2012007200A JP 2012007200 A JP2012007200 A JP 2012007200A JP 2010142852 A JP2010142852 A JP 2010142852A JP 2010142852 A JP2010142852 A JP 2010142852A JP 2012007200 A JP2012007200 A JP 2012007200A
Authority
JP
Japan
Prior art keywords
plating
region
post
wafer
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010142852A
Other languages
English (en)
Inventor
Hirokazu Saito
弘和 齊藤
Hideyuki Samejima
英幸 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2010142852A priority Critical patent/JP2012007200A/ja
Priority to US13/165,865 priority patent/US20110315555A1/en
Publication of JP2012007200A publication Critical patent/JP2012007200A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08Electroplating with moving electrolyte e.g. jet electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】面内均一性に優れためっき膜を被めっき基板に形成できるめっき方法を提供する。
【解決手段】被めっき基板90の外周部のカソード電極70が接触する箇所と、被めっき基板のめっき面92の製品領域130との間にダミーめっき領域140を配置した被めっき基板のカソード電極が接触する箇所にカソード電極を接触させ、被めっき基板のめっき面にめっき液を供給し、カソード電極とアノード電極間に前記めっき液を介して電流を流してめっき面にめっきを行う工程を備える。
【選択図】図4

Description

本発明は、めっき方法に関し、特に、半導体ウエハにめっきを行うめっき方法に関する。
導体ウエハのめっき面に対向してアノード電極を配置し、半導体ウエハ外周部にカソード電極を接触させて半導体ウエハにめっきを施す場合がある。このような場合には、カソード電極近傍においては、めっきが他の部分よりも形成されやすく、半導体ウエハの面内においてめっきを均一に形成することができなくなる(特許文献1参照)。
特開2008−25000号公報
従って、本発明の主な目的は、面内均一性に優れためっき膜を被めっき基板に形成できるめっき方法を提供することにある。
本発明によれば、被めっき基板の外周部のカソード電極が接触する箇所と、前記被めっき基板のめっき面の製品領域との間にダミーめっき領域を配置した前記被めっき基板の前記カソード電極が接触する箇所に前記カソード電極を接触させ、前記被めっき基板の前記めっき面にめっき液を供給し、前記カソード電極とアノード電極間に前記めっき液を介して電流を流して前記めっき面にめっきを行う工程を備えるめっき方法が提供される。
好ましくは、前記ダミーめっき領域の形状が、前記製品領域のめっき膜を形成する領域と同じ形状である。
また、好ましくは、前記ダミーめっき領域の形状が、矩形である。
また、好ましくは、前記ダミーめっき領域の形状が、前記カソード電極が接触する箇所を連続的に囲む形状である。
また、好ましくは、前記ダミーめっき領域の形状が、前記製品領域全体を囲む形状である。
好ましくは、前記めっきは、
めっき液がその内部に供給されるめっき用容器であって、側壁と前記側壁に囲まれた開口部とを有する前記めっき容器と、
被めっき基板を、前記めっき用容器の前記開口部に対向させると共に、前記めっき用容器と離間して保持する保持手段と、
前記被めっき基板の外周部に接触するカソード電極と、
前記めっき容器内の前記めっき液に接触して配置されるアノード電極と、
前記めっき容器に前記めっき液を供給し、前記めっき液を前記被めっき基板のめっき面に接触させた後、前記めっき用容器と前記被めっき基板との間の隙間からオーバーフローさせるめっき液供給手段と、を備える装置を使用して行われる。
本発明によれば、面内均一性に優れためっき膜を被めっき基板に形成できるめっき方法が提供される。
図1は、本発明の実施の形態で好適に使用されるめっき装置を説明するための概略縦断面図である。 図2は、本発明の実施の形態で好適に使用されるめっき装置を説明するための概略上面図であるが、ウエハ押さえ88は省略している。 図3は、ウエハへのめっき方法を説明するための概略縦断面図である。 図4は、本発明の第1の実施の形態のめっき方法を説明するための概略平面図である。 図5は、本発明の第2の実施の形態のめっき方法を説明するための概略平面図である。 図6は、本発明の第3の実施の形態のめっき方法を説明するための概略平面図である。 図7は、本発明の第4の実施の形態のめっき方法を説明するための概略平面図である。 図8は、比較例のめっき方法を説明するための概略平面図である。
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
まず、図1、2を参照して、本発明の第1〜第4の実施の形態で使用されるめっき装置について説明する。めっき装置1は、ベース10と、ベース10上に設けられたカップ20と、カップ20の上部の外側の周辺部に配設されたリング80と、リング80上に設けられた電極ピン70と、ウエハ押さえ88とを備えている。
ベース10はめっき液60を供給する供給口12をその中央に備えている。カップ20はベース10上に設けられている。カップ20は、側壁30と、底部28とを備えている。カップ20の上部には、側壁30に囲まれた開口部31が形成されている。側壁30と底部28により、めっき槽21を形成している。底部28の中央にはめっき液60をめっき槽21に供給する供給口22が形成されている。ベース10の供給口12とカップ20の供給口22は連通して設けられている。
カップ20の上部の外側の周辺部に配設されたリング80上に電極ピン70が等間隔で配置されている。電極ピン70は、カソード電極として作用する。電極ピン70は、6インチウエハ用で3個,8インチウエハ用では6個設けられ、それぞれ120度間隔、60度間隔で配置される。ここでは、電極ピン70を3個配置する場合を例にとって説明する。電極ピン70の先端には、ウエハ搭載部72が設けられている。ウエハ90の外周部は、ウエハ搭載部72上に搭載される。ウエハ90の外周部は、ウエハ搭載部72と接触している。ウエハ90の表面92(めっき面)は紙面下側(カップ20側)を向いて、カップ20の開口部31と対向して搭載される。ウエハ90は、その裏面94からウエハ押さえ88によって紙面下側に向かって押圧され、ウエハ押さえ88と電極ピン70のウエハ搭載部72によって固定される。ウエハ90の表面92とカップ20の上端24との間には、隙間82が設けられている。
カップ20の底部周辺部26上にはアノード板50が設けられ、アノード板50はアノード電極52によって固定されている。アノード板50およびアノード電極52は、めっき液60に接触している。アノード電極52および電極ピン70がめっき用電源(図示せず)に接続されている。
カップ20の外側にはめっき液槽(図示せず)が設けられている。ベース10の供給口12にめっき液を供給するポンプ(図示せず)が設けられている。
Cu2+イオンを含んだめっき液60は、ポンプ(図示せず)によって、ベース10の供給口12およびカップ20の供給口22からカップ20内のめっき槽21に供給され、カップ20の上側に配置されたウエハ90の中央に向かって噴流されウエハ90の表面(めっき面)92に接触し、その後、ウエハ90の外周部に向かい、カップ20の上端24とウエハ90の隙間82からオーバーフローし、カップ20の上端24とリング80との間の隙間83を通って、カップ20の外側に設けられためっき液槽(図示せず)に流出する。
アノード板50と、電極ピン70との間に電圧をかけ、電流を流すことで、ウエハ90に電流が流れ、ウエハ90の表面92にめっきが施される。
図3を参照して、ウエハ90の表面92にめっきを施す方法を説明する。ウエハ90の表面(めっき面)92の全面にシート層110を形成し、シート層110上にレジスト112を選択的に形成し、開口部114を設ける。なお、レジスト112に代えてドライフィルムを使用してもよい。シート層110が電極ピン70に接続された状態で、アノード板50と、電極ピン70との間に電圧をかけ、電流を流すことで、ウエハ90の表面92に形成されたシート層110に電流が流れ、ウエハ90の表面のイオン反応
Cu2++2e→Cu
により、図3(B)に示すように、レジスト112の開口部114にCuめっき膜120が形成される。
この装置1では、電極ピン70を介して、ウエハ90の外周部から電流を流す為、電極ピン70近傍においては、めっきが他の部分よりも形成されやすく、半導体ウエハの面内においてめっきを均一に形成することができなくなる。このことを、ウエハレベル・チップサイズパッケージ(W−CSP:Wafer Level Chip Size Package)において形成されるポストをめっきで形成する場合を例にとって説明する。
W−CSP技術は、半導体ウエハに形成した様々な機能を有する半導体素子上に、モジュール基板等と電気的接続をするための接続端子を、ウエハ状態で直接ウエハ上に形成した後、例えばダイシングソーを用いて個片化行ってパッケージ処理を完了させる技術である。このW−CSPを形成するには、例えば、ダイオードやトランジスタ等の様々な機能を有する半導体素子が形成された半導体ウエハ上に層間絶縁膜を形成し、その上に、層間絶縁膜に設けたビアホールを介して半導体素子に接続された再配線を形成し、再配線上に柱状電極としてのポストを形成し、その後、封止樹脂を形成し、次に、ポスト上に半田端子を形成する。その後、封止樹脂と半導体基板とをダイシングブレードによって、ダイシングする。
このポストをめっきで形成する際には、電極ピン70から電流を流すため、図8に示すように、電流密度が集中しやすい電極ピン70の周辺のポスト122のサイズが他の箇所のポスト120に比べて大きくなる傾向にある。
その結果、ポストの大きさにばらつきが生じ、歩留まり低下などにつながることがある。また、良品と判定する場合であっても、自動外観装置での良品としての認識判定が難しくなるため、自動外観装置で人の目によるレビューという手段で判定する状況となり、工数増加にもつながってしまう。また、ポストのサイズ、ポスト間の間隔、配線層との距離などを将来的に微細化する際に、このようなポストサイズの肥大が問題となる可能性がある。
そこで、本発明の実施の形態では、ウエハの製品領域でポストサイズの肥大が発生することを防ぐために、そのポストサイズの肥大化を、製品領域でない箇所で発生させている。すなわち、電極ピン70に面しているポスト122が肥大化していることから、電極ピン70と製品領域130のポスト120との間に、ダミーのレイアウトを配置し、ダミーを肥大化させることによって、製品領域130のポストにはばらつきを生じさせなくしている。これにより、半導体ウエハ90の製品領域内のポストサイズのばらつきを抑えることができ、良品率が向上する。また、自動外観装置での機械での判定が可能となり、工数減少につながる。さらに、ポストとポストピッチの微細化を進める上で問題となるポストサイズの肥大化を防止または抑制することができる。
(第1の実施の形態)
図4に示すように、電極ピン70と製品領域130のポスト形成領域121との間に製品領域130と同じ形状のダミーのポスト形成領域140を配置して、めっきを行い、製品領域130のポスト形成領域121とダミーのポスト形成領域140とにそれぞれポストを形成する。ダミーのポスト形成領域140に形成されるポストは肥大化するが、製品領域130のポスト形成領域121に形成されるポストの肥大化は防止または抑制できる。
(第2の実施の形態)
第1の実施の形態のダミーのポスト形成領域140がウエハ全体のレイアウトの距離やサイズの問題で配置できない場合、図5に示すように、距離を狭くして配置出来る矩形のダミーのポスト形成領域142を、電極ピン70と製品領域130のポスト形成領域121との間に配置する。この場合にも、ダミーのポスト形成領域142に形成されるポストは肥大化するが、製品領域130のポスト形成領域121に形成されるポストの肥大化は防止または抑制できる。
(第3の実施の形態)
第1の実施の形態のダミーのポスト形成領域140の配置および第2の実施の形態のダミーのポスト形成領域142の配置では、ダミーのポスト形成領域140およびダミーのポスト形成領域142は複数のダミーのポスト形成領域が離散的に配置されているために、ダミーのポスト形成領域140間およびダミーのポスト形成領域142間に隙間があり、その隙間によって製品領域130のポスト形成領域121に形成されるポストに少しではあるが影響が出る可能性が残る。
そのため、本実施の形態では、電極ピン70と製品領域130のポスト形成領域121との間に配置するダミーのポスト形成領域144を、電極ピン70が接触する箇所を囲む連続した形状にすることで、ダミーのポスト形成領域の隙間によって、製品領域130のポスト形成領域121に形成されるポストの肥大化を防止する。この場合にも、ダミーのポスト形成領域144に形成されるポストは肥大化するが、製品領域130のポスト形成領域121に形成されるポストの肥大化は防止または抑制できる。
(第4の実施の形態)
第3の実施の形態のダミーのポスト形成領域144を、電極ピン70が接触する箇所を囲む連続した形状にしても、ウエハ最外周部とダミーのポスト形成領域144との間には少しではあるが、隙間が存在し、その隙間による回りこみにより製品領域130のポスト形成領域121に形成されるポストに少しではあるが影響が出る可能性が残る。また、第1〜第3の実施の形態では、レイアウトをウエハ上に実現するためには、その製品用毎にマスクを別々に準備する必要がある。
そのため、本実施の形態では、電極ピン70と製品領域130のポスト形成領域121との間に配置するダミーのポスト形成領域146を、製品領域130全体を囲む形状とする。より具体的には、ウエハ90の外周部に、製品領域130の全体を囲む円環状の形状のダミーのポスト形成領域146を配置する。このように、ダミーのポスト形成領域146を製品領域130全体を囲む形状とすることで、製品領域130のポスト形成領域121と電極70との間にはダミーのポスト形成領域146が必ず存在する。その結果、ダミーのポスト形成領域146に形成されるポストは肥大化するが、製品領域130のポスト形成領域121に形成されるポストの肥大化はより確実に防止または抑制できる。さらに、ウエハの外周部を囲むダミーのポスト形成領域146のパターンをあらかじめ決めておくことで、チップサイズやポストレイアウトによらない全製品対応可能なレイアウトとなり、それを実現するマスクを1枚準備するだけで良いという効果も得る。
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
1 めっき装置
10 ベース
12 供給口
20 カップ
21 めっき槽
22 供給口
24 上端
26 底部周辺部
28 底部
30 側壁
50 アノード板
52 アノード電極
60 めっき液
70 電極ピン
72 ウエハ搭載部
80 リング
82 隙間
83 隙間
88 ウエハ押さえ
90 半導体ウエハ
92 表面(めっき面)
94 裏面
110 シート層
112 レジストまたはドライフィルム
114 開口
120 Cuめっき膜(ポスト)
121 ポスト形成領域
122 ポスト
130 製品領域
140、142、144、146 ダミーめっき領域

Claims (5)

  1. 被めっき基板の外周部のカソード電極が接触する箇所と、前記被めっき基板のめっき面の製品領域との間にダミーめっき領域を配置した前記被めっき基板の前記カソード電極が接触する箇所に前記カソード電極を接触させ、前記被めっき基板の前記めっき面にめっき液を供給し、前記カソード電極とアノード電極間に前記めっき液を介して電流を流して前記めっき面にめっきを行う工程を備えるめっき方法。
  2. 前記ダミーめっき領域の形状が、前記製品領域のめっき膜を形成する領域と同じ形状である請求項1記載のめっき方法。
  3. 前記ダミーめっき領域の形状が、矩形である請求項1記載のめっき方法。
  4. 前記ダミーめっき領域の形状が、カソード電極が接触する箇所を連続的に囲む形状である請求項1記載のめっき方法。
  5. 前記ダミーめっき領域の形状が、前記製品領域全体を囲む形状である請求項1記載のめっき方法。
JP2010142852A 2010-06-23 2010-06-23 めっき方法 Pending JP2012007200A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010142852A JP2012007200A (ja) 2010-06-23 2010-06-23 めっき方法
US13/165,865 US20110315555A1 (en) 2010-06-23 2011-06-22 Plating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010142852A JP2012007200A (ja) 2010-06-23 2010-06-23 めっき方法

Publications (1)

Publication Number Publication Date
JP2012007200A true JP2012007200A (ja) 2012-01-12

Family

ID=45351506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010142852A Pending JP2012007200A (ja) 2010-06-23 2010-06-23 めっき方法

Country Status (2)

Country Link
US (1) US20110315555A1 (ja)
JP (1) JP2012007200A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069580A (ja) * 2016-12-28 2017-04-06 ラピスセミコンダクタ株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248754A (ja) * 2011-05-30 2012-12-13 Lapis Semiconductor Co Ltd 半導体装置の製造方法、及び半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258128A (ja) * 1991-02-13 1992-09-14 Nec Corp バンプ電極の形成方法
JPH0892785A (ja) * 1994-09-21 1996-04-09 Nec Corp 半導体装置の製造方法
JPH09139387A (ja) * 1995-11-13 1997-05-27 Denso Corp 半導体装置の電極形成方法
JP2000332049A (ja) * 1999-03-17 2000-11-30 Casio Comput Co Ltd 半導体装置の製造方法
JP2004103811A (ja) * 2002-09-09 2004-04-02 Kyocera Corp 多数個取り配線基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436265B1 (en) * 1999-03-29 2002-08-20 Canon Kabushiki Kaisha Microstructure array, and apparatus and method for forming the microstructure array, and a mold for fabricating a microstructure array
US6146984A (en) * 1999-10-08 2000-11-14 Agilent Technologies Inc. Method and structure for uniform height solder bumps on a semiconductor wafer
KR100980051B1 (ko) * 2002-06-21 2010-09-06 가부시키가이샤 에바라 세이사꾸쇼 기판홀더 및 도금장치
US8197660B2 (en) * 2007-09-10 2012-06-12 Infineon Technologies Ag Electro chemical deposition systems and methods of manufacturing using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258128A (ja) * 1991-02-13 1992-09-14 Nec Corp バンプ電極の形成方法
JPH0892785A (ja) * 1994-09-21 1996-04-09 Nec Corp 半導体装置の製造方法
JPH09139387A (ja) * 1995-11-13 1997-05-27 Denso Corp 半導体装置の電極形成方法
JP2000332049A (ja) * 1999-03-17 2000-11-30 Casio Comput Co Ltd 半導体装置の製造方法
JP2004103811A (ja) * 2002-09-09 2004-04-02 Kyocera Corp 多数個取り配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069580A (ja) * 2016-12-28 2017-04-06 ラピスセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
US20110315555A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
TWI523224B (zh) 晶片封裝體及其形成方法
KR101546572B1 (ko) 반도체 패키지 및 그 제조 방법
US11538695B2 (en) Packaging method, panel assembly, wafer package and chip package
US20140124922A1 (en) Bump structures in semiconductor packages and methods of fabricating the same
US20110291153A1 (en) Chip submount, chip package, and fabrication method thereof
US11043409B2 (en) Method of forming contacts to an embedded semiconductor die and related semiconductor packages
US20230084072A1 (en) Apparatus for an inert anode plating cell
KR20020063511A (ko) 반도체 집적회로 및 그의 제조 방법
KR20120088181A (ko) 도전 패턴 구조물 및 이의 형성 방법
KR101018172B1 (ko) 웨이퍼 레벨 디바이스 패키지의 제조 방법
JP2012007200A (ja) めっき方法
CN113707566A (zh) 半导体结构的制造方法及半导体结构
US20190221528A1 (en) Semiconductor package structure and method for forming the same
JP2013166999A (ja) 半導体装置の製造方法及び遮蔽板
US20110086468A1 (en) Assembly of semiconductor chips/wafers
CN211017006U (zh) 面板组件、晶圆封装体以及芯片封装体
TW201532230A (zh) 具有導電墨水的積體電路封裝系統及製造該積體電路的方法
JP2009293088A (ja) 電気めっき装置、及び電気めっき方法
US6831002B2 (en) Manufacturing method of semiconductor device
US20150123252A1 (en) Lead frame package and manufacturing method thereof
US20110315547A1 (en) Plating device
KR20070081978A (ko) 도금용 지그
WO2014084304A1 (ja) 半導体装置の製造方法及び製造装置
JP2009076666A (ja) 半導体装置の製造方法
JP2017069580A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140902