JP2017069580A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017069580A JP2017069580A JP2016254634A JP2016254634A JP2017069580A JP 2017069580 A JP2017069580 A JP 2017069580A JP 2016254634 A JP2016254634 A JP 2016254634A JP 2016254634 A JP2016254634 A JP 2016254634A JP 2017069580 A JP2017069580 A JP 2017069580A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- post
- semiconductor device
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
Description
《1−1》第1の実施形態の製造方法
図1(a)〜(e)は、第1の実施形態に係る半導体装置の製造方法の工程を示す概略断面図(その1)であり、図2(a)〜(d)は、第1の実施形態に係る半導体装置の製造方法の工程を示す概略断面図(その2)である。図2(a)は、図1(e)に続く工程を示す。また、図3(a)及び(b)は、第1の実施形態に係る半導体装置の要部を示す概略断面図及び平面図である。また、図4は、第1の実施形態に係る半導体装置の製造方法の工程を示すフローチャートである。
図2(d)又は図3に示されるように、第1の実施形態に係る半導体装置は、半導体ウェハ101と、半導体ウェハ101上に、例えば、絶縁膜102を介して備えられた複数の配線103と、複数の配線103上に、電解メッキ処理により形成された複数の第1の電極105と、複数の第1の電極105のうちの第1の所定値H1以下の高さの位置を上面とする第1の電極105a上に、電解メッキ処理により形成された第2の電極107と、第1の電極105を封止すると共に第2の電極107の側面を封止する樹脂109とを有している。積層された第1の電極105aと第2の電極107とが、上面を樹脂109から露出させるポスト電極108を構成し、第2の電極107が積層されない第1の電極105bは樹脂109によって封止されている。
電解メッキ処理により形成される第1の電極105及び第2の電極107は半導体ウェハ101の外周側、特に、電解メッキ装置のカソード電極143が接触する場所の近傍が急激に高くなる特性を持ち、半導体ウェハ101の面内のポスト電極の高さのバラツキを大きくする。図5は、電解メッキ装置によって半導体ウェハの表面に形成された電極の高さの分布の一例を概略的に示す図である。また、図6は、第1の電極形成後、第2の電極形成後、及び第3の電極形成後のポスト電極の位置と高さの関係を示す図であり、図7(a)及び(b)は、比較例の半導体装置の製造プロセスと第1の実施形態に係る半導体装置の製造プロセスとを対比して示す概略断面図である。図5において、電界集中の小さい領域(白色)を140aで示し、電界集中が中間の領域(細線のハッチング領域)を140bで示し、電界集中が大きい領域(太線のハッチング領域)を140cで示している。図5に示されるように、電解強度の高いカソード電極143が接触する場所の近傍では、局所的に、メッキ成長速度が高いので、本発明を適用しない場合には、図6や図7(a)の比較例のように、最も高いポスト電極と最も低いポスト電極のとの差D0は非常に大きくなる。この場合には、最も高いポスト電極に合わせて樹脂を厚くすると、樹脂内に発生する応力が大きくなり、ウェハの反り量を増加させることとなる。一方、ウェハの反り量を抑えるために樹脂をポスト電極以下の膜厚で形成すると、例えば液状樹脂による印刷樹脂封止の場合には、スキージがポスト電極に接触しポスト電極が倒れたり、折れたりする。またモールディング樹脂による樹脂封止の場合には、金型とポスト電極の接触によりウェハ割れの不良発生の頻度が増加し、歩留りが低下する。
《2−1》第2の実施形態の製造方法
図8(a)及び(b)は、第2の実施形態に係る半導体装置の製造方法の工程を示す概略断面図であり、図9は、第2の実施形態に係る半導体装置の要部を示す概略断面図である。なお、第2の実施形態においては、第1の実施形態と共通のプロセスを示す図1(a)〜(e)及び図2(a)をも参照する。第2の実施形態を示す図8(a)は、図2(a)の次の工程である。また、第2の実施形態においては、図1(a)〜(e)及び図2(a)における領域131,132は、領域231,232と読み替える。また、図10は、第2の実施形態に係る半導体装置の製造方法の工程を示すフローチャートである。第2の実施形態は、ポスト電極208を、第1の電極105と第2の電極107と第3の電極207からなる3段の電極の積層構造としている点が、ポスト電極108を2段の電極の積層構造とする第1の実施形態と相違する。なお、本発明は、4段以上の電極の積層構造とするポスト電極の形成にも適用することができる。
図11(a)には、比較例の半導体装置の製造プロセスによって製造された複数のポスト電極の高さのばらつきの最大値(高さの差の最大値)D10が示されており、図11(b)には、第2の実施形態に係る半導体装置の製造プロセスによって製造された複数のポスト電極の高さのばらつきの最大値(高さの差の最大値)D11が示されている。図11(a)に比較例として示されるように、電解メッキ装置のカソード電極(図5の143)が接触する場所に近い領域233aにポスト電極207aを形成した場合には、図11(a)に示されるポスト電極の高さのばらつきの最大値D10は大きくなる。これに対し、第2の実施形態に係る半導体装置製造方法によれば、図11(b)に示されるように、最も高いポスト電極と最も低いポスト電極のとの差(複数のポスト電極の高さばらつきの最大値)D11は、領域233aにポストを形成した場合の図11(a)に示される差D10よりも、遙かに小さくなる。すなわち、電解メッキ装置のカソード電極143が接触する場所から遠い領域と比較し、電解メッキ装置のカソード電極143が接触する場所近傍でポスト電極の高さが高くなる現象が抑制されるため、ポスト電極を被覆する樹脂を薄く形成することが可能であり、樹脂内に発生する応力に起因する半導体ウェハ101の反り量を抑制し、その後の半導体ウェハ加工上の問題を生じ難くすることができる。
Claims (5)
- 外周部に、メッキ電極と前記メッキ電極を内包する第1の領域とを備えた半導体ウェハと、
前記第1の領域と前記第1の領域に隣接する前記半導体ウェハ上の領域である第2の領域とに設けられた第1の電極と、
前記第2の領域において前記第1の電極上に形成された第2の電極と
を備え、
前記第2の領域に設けられた前記第1の電極と前記第1の電極上に形成された前記第2の電極とは第1ポスト電極を構成し、
前記第1の領域に設けられた第1の電極は第2ポスト電極を構成する
ことを特徴とする半導体装置。 - 前記第1の電極は、前記半導体ウェハの主面に設けられた導電部材上に形成されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記導電部材は、前記半導体ウェハの主面上に形成された絶縁膜上に形成されている
ことを特徴とする請求項2に記載の半導体装置。 - 前記第2の電極は、周方向に長い第1の外周突起部が形成されている
ことを特徴とする請求項1から3のいずれか1項に記載の半導体装置。 - 前記導電部材は、複数の配線を有し、
前記複数の配線は、前記第1の電極が接続された第1の配線と、電子部品が接続された第2の配線とを含む
ことを特徴とする請求項2から4のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016254634A JP6328741B2 (ja) | 2016-12-28 | 2016-12-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016254634A JP6328741B2 (ja) | 2016-12-28 | 2016-12-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012241164A Division JP6072510B2 (ja) | 2012-10-31 | 2012-10-31 | 半導体装置の製造方法及び半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018079516A Division JP6527269B2 (ja) | 2018-04-18 | 2018-04-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017069580A true JP2017069580A (ja) | 2017-04-06 |
JP6328741B2 JP6328741B2 (ja) | 2018-05-23 |
Family
ID=58495222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016254634A Active JP6328741B2 (ja) | 2016-12-28 | 2016-12-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6328741B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019054115A (ja) * | 2017-09-15 | 2019-04-04 | 日立化成株式会社 | 半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257310A (ja) * | 2000-03-09 | 2001-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法およびその試験方法 |
JP2005236117A (ja) * | 2004-02-20 | 2005-09-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2012007200A (ja) * | 2010-06-23 | 2012-01-12 | Lapis Semiconductor Co Ltd | めっき方法 |
-
2016
- 2016-12-28 JP JP2016254634A patent/JP6328741B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257310A (ja) * | 2000-03-09 | 2001-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法およびその試験方法 |
JP2005236117A (ja) * | 2004-02-20 | 2005-09-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2012007200A (ja) * | 2010-06-23 | 2012-01-12 | Lapis Semiconductor Co Ltd | めっき方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019054115A (ja) * | 2017-09-15 | 2019-04-04 | 日立化成株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6328741B2 (ja) | 2018-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090085224A1 (en) | Stack-type semiconductor package | |
US9859130B2 (en) | Manufacturing method of interposed substrate | |
US9831103B2 (en) | Manufacturing method of interposed substrate | |
TWI413210B (zh) | 電子裝置封裝及製造方法 | |
JP2007073765A (ja) | 半導体パッケージ及びその製造方法 | |
US10957638B2 (en) | Device with pillar-shaped components | |
TWI651788B (zh) | 電子結構以及電子結構陣列 | |
KR20240017393A (ko) | 반도체 장치 및 이의 제조 방법 | |
JP6072510B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
JP6328741B2 (ja) | 半導体装置 | |
JP6527269B2 (ja) | 半導体装置 | |
TWI720687B (zh) | 晶片封裝結構及其製作方法 | |
TW201802971A (zh) | 封裝堆疊結構之製法 | |
JP5128712B1 (ja) | 半導体装置 | |
JP5941737B2 (ja) | 半導体装置の製造方法 | |
KR101683825B1 (ko) | 반도체 패키지용 회로 기판의 제조 방법 | |
CN107403734B (zh) | 电子结构制程 | |
US11615997B2 (en) | Electronic package structure and fabrication method thereof | |
JP6021399B2 (ja) | 半導体装置の製造方法 | |
JP2007109914A (ja) | 半導体装置の製造方法 | |
JP2014003336A (ja) | 半導体装置の製造方法 | |
KR101795054B1 (ko) | 칩 패키지 부재 및 그 제조 방법 | |
JP2020080396A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2000114420A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6328741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |