JP2000114420A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000114420A JP2000114420A JP10284633A JP28463398A JP2000114420A JP 2000114420 A JP2000114420 A JP 2000114420A JP 10284633 A JP10284633 A JP 10284633A JP 28463398 A JP28463398 A JP 28463398A JP 2000114420 A JP2000114420 A JP 2000114420A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- ball
- layer
- semiconductor device
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップから引き出されたボンディング
ワイヤが接続される金属ベース基板上の外側導電層と内
側導電層との距離を縮小させる。 【解決手段】 厚さが略０．３ｍｍの銅などからなる金
属ベース基板１の略中央位置に絞り加工による窪み９を
設けると共に、この窪み９を囲む周囲位置に段差が０．
１８〜０．２ｍｍの段部２０を設ける。窪み９に半導体
チップ１６を搭載して、半導体チップ１６の電極１７と
段部２０の上段領域及び下段領域それぞれの外側導電層
１０及び内側導電層１１との間にボンディングワイヤ１
８を接続する。
ワイヤが接続される金属ベース基板上の外側導電層と内
側導電層との距離を縮小させる。 【解決手段】 厚さが略０．３ｍｍの銅などからなる金
属ベース基板１の略中央位置に絞り加工による窪み９を
設けると共に、この窪み９を囲む周囲位置に段差が０．
１８〜０．２ｍｍの段部２０を設ける。窪み９に半導体
チップ１６を搭載して、半導体チップ１６の電極１７と
段部２０の上段領域及び下段領域それぞれの外側導電層
１０及び内側導電層１１との間にボンディングワイヤ１
８を接続する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に係り、詳しくは、メタルＢＧＡ（Ball G
rid Array）型パッケージを有する半導体装置及びその
製造方法に関する。
その製造方法に係り、詳しくは、メタルＢＧＡ（Ball G
rid Array）型パッケージを有する半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】半導体装置の代表であるＬＳＩ（大規模
集積回路）は、微細加工技術の向上につれて集積度は益
々高くなってきており、これに伴って特にロジック用Ｌ
ＳＩにおいてはリードの数が飛躍的に増加してきてい
る。このように多リードを必要とするＬＳＩに適したパ
ッケージとして、従来から、ＢＧＡ型構造が採用されて
いる。このＢＧＡ型パッケージは、絶縁性ベース基板上
に搭載した半導体チップの電極をボンディングワイヤを
用いてベース基板上の導体パターンに接続し、更にその
周囲のボール状端子に接続した構造を有しており、その
ボール状端子はＬＳＩを配線基板に面実装する場合に外
部電極として用いられる。
集積回路）は、微細加工技術の向上につれて集積度は益
々高くなってきており、これに伴って特にロジック用Ｌ
ＳＩにおいてはリードの数が飛躍的に増加してきてい
る。このように多リードを必要とするＬＳＩに適したパ
ッケージとして、従来から、ＢＧＡ型構造が採用されて
いる。このＢＧＡ型パッケージは、絶縁性ベース基板上
に搭載した半導体チップの電極をボンディングワイヤを
用いてベース基板上の導体パターンに接続し、更にその
周囲のボール状端子に接続した構造を有しており、その
ボール状端子はＬＳＩを配線基板に面実装する場合に外
部電極として用いられる。
【０００３】ＢＧＡ型パッケージは、パッケージの面積
を決定する絶縁性ベース基板面に外部電極としてのボー
ル状端子がアレイ状に配置されているので、以前から広
く普及しているパッケージの一種であるＱＦＰ(Quad Fl
at Package)型のリードのように、ボール状端子がパッ
ケージの周囲に出ていないため、面実装時に実装面積を
余分に占有することがないという利点を備えている。ま
た、同数の外部電極を必要とする場合には、ＢＧＡ型は
ＱＦＰ型よりも電極ピッチを広くとることができるの
で、配線基板への実装が容易になるという利点もある。
を決定する絶縁性ベース基板面に外部電極としてのボー
ル状端子がアレイ状に配置されているので、以前から広
く普及しているパッケージの一種であるＱＦＰ(Quad Fl
at Package)型のリードのように、ボール状端子がパッ
ケージの周囲に出ていないため、面実装時に実装面積を
余分に占有することがないという利点を備えている。ま
た、同数の外部電極を必要とする場合には、ＢＧＡ型は
ＱＦＰ型よりも電極ピッチを広くとることができるの
で、配線基板への実装が容易になるという利点もある。
【０００４】しかしながら、従来のＢＧＡ型パッケージ
は、半導体チップを絶縁性ベース基板上に搭載している
ので、高集積化に伴って半導体チップが大面積化してチ
ップ発熱量が増加してきた場合、ベース基板の放熱性が
悪いため放熱が効率的に行われない欠点が生ずる。した
がって、ベース基板を絶縁性材料に代えて放熱性に優れ
た金属板で構成するようにしたＢＧＡ、いわゆるメタル
ＢＧＡ型パッケージが提供されるに至っている。
は、半導体チップを絶縁性ベース基板上に搭載している
ので、高集積化に伴って半導体チップが大面積化してチ
ップ発熱量が増加してきた場合、ベース基板の放熱性が
悪いため放熱が効率的に行われない欠点が生ずる。した
がって、ベース基板を絶縁性材料に代えて放熱性に優れ
た金属板で構成するようにしたＢＧＡ、いわゆるメタル
ＢＧＡ型パッケージが提供されるに至っている。
【０００５】図７は、従来のメタルＢＧＡ型パッケージ
を有する半導体装置を示す断面図である。同図では、半
導体装置を略中心部で切断した片側構造のみを示してい
る。銅などからなる金属ベース基板５１の略中央位置に
は窪み５９が設けられて、この窪み５９には半導体チッ
プ６６が銀ペーストなどの接着剤を介して搭載されてい
る。窪み５９を囲む周囲位置の金属ベース基板５１上に
は絶縁膜５２を介して外側導電層６０及び内側導電層６
１が設けられ、各導電層６０、６１はそれぞれ第１導電
膜５３と第２導電膜５７とが積層されて形成されてい
る。半導体チップ６６の電極６７と外側導電層６０及び
内側導電層６１との間にはボンディングワイヤ６８が交
互に接続されている。ここで、外側導電層６０と内側導
電層６１との二列に分けて導電層を設けているのは、高
集積化に伴って半導体チップ６６の電極６７が飛躍的に
増加しているため、ワイヤボンディングを行う際に一列
の導電層のみでは隣接するワイヤ６８間の間隔が微小に
なってショート不良などが生じ易いので、これを防止す
るための対策である。
を有する半導体装置を示す断面図である。同図では、半
導体装置を略中心部で切断した片側構造のみを示してい
る。銅などからなる金属ベース基板５１の略中央位置に
は窪み５９が設けられて、この窪み５９には半導体チッ
プ６６が銀ペーストなどの接着剤を介して搭載されてい
る。窪み５９を囲む周囲位置の金属ベース基板５１上に
は絶縁膜５２を介して外側導電層６０及び内側導電層６
１が設けられ、各導電層６０、６１はそれぞれ第１導電
膜５３と第２導電膜５７とが積層されて形成されてい
る。半導体チップ６６の電極６７と外側導電層６０及び
内側導電層６１との間にはボンディングワイヤ６８が交
互に接続されている。ここで、外側導電層６０と内側導
電層６１との二列に分けて導電層を設けているのは、高
集積化に伴って半導体チップ６６の電極６７が飛躍的に
増加しているため、ワイヤボンディングを行う際に一列
の導電層のみでは隣接するワイヤ６８間の間隔が微小に
なってショート不良などが生じ易いので、これを防止す
るための対策である。
【０００６】外側導電層６０の外側には半田などからな
るボール状端子６２が設けられて、それぞれのボール状
端子６２は第２導電膜５７を通じて、外側導電層６０又
は内側導電層６１と導通している。外側導電層６０と内
側導電層６１及びボール状端子６２との間の表面はソル
ダーレジスト膜６３、６４により絶縁されている。外側
導電層６０とボール状端子６２との間のソルダーレジス
ト膜６３上には、ボール状端子６２よりも低いダム層６
５が設けられて、このダム層６５の内側にはボンディン
グワイヤ６８及び半導体チップ６６を覆うように樹脂層
６９が充填されている。
るボール状端子６２が設けられて、それぞれのボール状
端子６２は第２導電膜５７を通じて、外側導電層６０又
は内側導電層６１と導通している。外側導電層６０と内
側導電層６１及びボール状端子６２との間の表面はソル
ダーレジスト膜６３、６４により絶縁されている。外側
導電層６０とボール状端子６２との間のソルダーレジス
ト膜６３上には、ボール状端子６２よりも低いダム層６
５が設けられて、このダム層６５の内側にはボンディン
グワイヤ６８及び半導体チップ６６を覆うように樹脂層
６９が充填されている。
【０００７】次に、図８（ａ）〜（ｃ）乃至図１０
（ｇ）、（ｈ）を参照して同半導体装置の製造方法につ
いて工程順に説明する。まず、図８（ａ）に示すよう
に、表面にポリイミドなどからなる絶縁膜５２を介して
銅などからなる第１導電膜５３が積層された、銅などか
らなる金属ベース基板５１を用意する。次に、図８
（ｂ）に示すように、第１導電膜５３上にリソグラフィ
法によりレジスト膜５４を形成した後、このレジスト膜
５４をマスクとして略中央位置の絶縁膜５２及び第１導
電膜５３をエッチングしてチップ搭載部５５を形成する
と共に、周囲位置の第１導電膜５３をエッチングしてボ
ール状端子形成部５６を形成する。次に、図８（ｃ）に
示すように、チップ搭載部５５及びボール状端子形成部
５６を含む全面に銅などからなる第２導電膜５７をめっ
き法等により形成する。
（ｇ）、（ｈ）を参照して同半導体装置の製造方法につ
いて工程順に説明する。まず、図８（ａ）に示すよう
に、表面にポリイミドなどからなる絶縁膜５２を介して
銅などからなる第１導電膜５３が積層された、銅などか
らなる金属ベース基板５１を用意する。次に、図８
（ｂ）に示すように、第１導電膜５３上にリソグラフィ
法によりレジスト膜５４を形成した後、このレジスト膜
５４をマスクとして略中央位置の絶縁膜５２及び第１導
電膜５３をエッチングしてチップ搭載部５５を形成する
と共に、周囲位置の第１導電膜５３をエッチングしてボ
ール状端子形成部５６を形成する。次に、図８（ｃ）に
示すように、チップ搭載部５５及びボール状端子形成部
５６を含む全面に銅などからなる第２導電膜５７をめっ
き法等により形成する。
【０００８】次に、図９（ｄ）に示すように、第２導電
膜５７上の所望の位置にリソグラフィ法によりレジスト
膜５８を形成した後、このレジスト膜５８をマスクとし
てボール状端子形成部５６、外側導電層及び内側導電層
の形成部以外の不要な第１導電膜５２及び第２導電膜５
７をエッチングする。また、チップ搭載部５５の表面を
若干エッチングして薄型化する。この薄膜型は後の絞り
工程における加工を容易にするためである。次に、図９
（ｅ）に示すように、レジスト膜５８を除去してから、
外側導電層６０と内側導電層６１及びボール状端子６２
との間の表面にそれぞれソルダーレジスト膜６３、６４
を形成した後、金属ベース基板５１を絞り加工して、中
央位置のチップ搭載部５５に窪み５９を形成する。窪み
５９の周囲位置には、第１導電膜５２と第２導電膜５７
との積層体からなる外側導電層６０及び内側導電層６１
が形成される。次に、図９（ｆ）に示すように、ボール
状端子形成部５６に第２導電膜５７を下地導電膜として
ボール状端子６２を形成する。次に、ソルダーレジスト
膜６３上にボール状端子６２より低い樹脂からなるダム
層６５を形成する。
膜５７上の所望の位置にリソグラフィ法によりレジスト
膜５８を形成した後、このレジスト膜５８をマスクとし
てボール状端子形成部５６、外側導電層及び内側導電層
の形成部以外の不要な第１導電膜５２及び第２導電膜５
７をエッチングする。また、チップ搭載部５５の表面を
若干エッチングして薄型化する。この薄膜型は後の絞り
工程における加工を容易にするためである。次に、図９
（ｅ）に示すように、レジスト膜５８を除去してから、
外側導電層６０と内側導電層６１及びボール状端子６２
との間の表面にそれぞれソルダーレジスト膜６３、６４
を形成した後、金属ベース基板５１を絞り加工して、中
央位置のチップ搭載部５５に窪み５９を形成する。窪み
５９の周囲位置には、第１導電膜５２と第２導電膜５７
との積層体からなる外側導電層６０及び内側導電層６１
が形成される。次に、図９（ｆ）に示すように、ボール
状端子形成部５６に第２導電膜５７を下地導電膜として
ボール状端子６２を形成する。次に、ソルダーレジスト
膜６３上にボール状端子６２より低い樹脂からなるダム
層６５を形成する。
【０００９】次に、図１０（ｇ）に示すように、チップ
搭載部５５の窪み５９に半導体チップ６６を銀ペースト
などの接着剤を介して搭載する。次に、図１０（ｈ）に
示すように、半導体チップ６６の電極６７と外側導電層
６０及び内側導電層６１との間にボンディングワイヤ６
８を交互に接続する。次に、ダム層６５の内側に樹脂層
６９を充填してボンディングワイヤ６８及び半導体チッ
プ６６を覆うことにより、図７の半導体装置を完成させ
る。
搭載部５５の窪み５９に半導体チップ６６を銀ペースト
などの接着剤を介して搭載する。次に、図１０（ｈ）に
示すように、半導体チップ６６の電極６７と外側導電層
６０及び内側導電層６１との間にボンディングワイヤ６
８を交互に接続する。次に、ダム層６５の内側に樹脂層
６９を充填してボンディングワイヤ６８及び半導体チッ
プ６６を覆うことにより、図７の半導体装置を完成させ
る。
【００１０】ところで、従来の半導体装置では、外側導
電層６０と内側導電層６１とが金属ベース基板５１上の
同じ高さ位置に設けられているので、それぞれの導電層
６０、６１にボンディングワイヤ６８を接続する際にボ
ンディングワイヤ間のショートを避けるために、外側導
電層６０と内側導電層６１との間の距離を一定以上に確
保する必要がある。したがって、その距離を縮小するこ
とが困難なので、結果的に金属ベース基板５１の面積が
増加するようになるので、パッケージの高密度化を図る
場合に制約を受けていた。
電層６０と内側導電層６１とが金属ベース基板５１上の
同じ高さ位置に設けられているので、それぞれの導電層
６０、６１にボンディングワイヤ６８を接続する際にボ
ンディングワイヤ間のショートを避けるために、外側導
電層６０と内側導電層６１との間の距離を一定以上に確
保する必要がある。したがって、その距離を縮小するこ
とが困難なので、結果的に金属ベース基板５１の面積が
増加するようになるので、パッケージの高密度化を図る
場合に制約を受けていた。
【００１１】この出願に係る出願人は、先にそのような
メタルＢＧＡ型パッケージを有する半導体装置を出願し
ている（特願平１０−１０７６４３号）。図１１は同半
導体装置を示す断面図である。同図に示すように、同半
導体装置は、半導体チップ６６が搭載されている金属ベ
ース基板５１の窪み５９の周囲位置には絶縁膜７１を介
して導電層７２が形成されて、ボンディングワイヤ６８
はその導電層７２と共に、金属ベース基板５１の露出面
７３に接続された構造を有している。これ以外は、上述
した従来例と略同じであるので、図１１において、図７
の構成部分と対応する部分には、同一の番号を付してそ
の説明を省略する。上述の半導体装置によれば、ボンデ
ィングワイヤ６８は金属ベース基板５１上の高さの異な
る導電層７２及び露出面７３に接続されている。
メタルＢＧＡ型パッケージを有する半導体装置を出願し
ている（特願平１０−１０７６４３号）。図１１は同半
導体装置を示す断面図である。同図に示すように、同半
導体装置は、半導体チップ６６が搭載されている金属ベ
ース基板５１の窪み５９の周囲位置には絶縁膜７１を介
して導電層７２が形成されて、ボンディングワイヤ６８
はその導電層７２と共に、金属ベース基板５１の露出面
７３に接続された構造を有している。これ以外は、上述
した従来例と略同じであるので、図１１において、図７
の構成部分と対応する部分には、同一の番号を付してそ
の説明を省略する。上述の半導体装置によれば、ボンデ
ィングワイヤ６８は金属ベース基板５１上の高さの異な
る導電層７２及び露出面７３に接続されている。
【００１２】
【発明が解決しようとする課題】ところで、上記特願平
１０−１０７６４３号記載の従来の半導体装置では、金
属ベース基板の周囲位置のボンディングワイヤが接続さ
れる領域である導電層及び露出面の高さには実質的に差
がないので、依然として両領域間の距離を一定以下に縮
小することができない、という問題がある。すなわち、
同半導体装置では、図１１において、金属ベース基板５
１の半導体チップ６６の搭載部となる窪み５９を加工す
る際の作業を容易にするために予めその領域をエッチン
グして薄型化しているが、そのエッチング量は僅かであ
るので、実質的に上述の導電層７２と露出面７３との高
さには差が出ない。したがって、導電層７２及びと露出
面７３にボンディングワイヤ６８を接続する際には、ボ
ンディングワイヤ間のショートを避けるために両者７
２、７３間の距離を一定以上確保しなければならない。
また、ボンディングワイヤ間のショートを避けるため
に、上側のボンディングワイヤ６８の高さを高くする
と、必然的に樹脂層６９を厚くしなければならず、ダム
層６５の高さがボール状端子６２の高さに近づいてマー
ジンがとりにくくなる。このため、ワイヤ間ショート防
止と樹脂層の厚さの低減とを両立させるのが困難になっ
ていた。
１０−１０７６４３号記載の従来の半導体装置では、金
属ベース基板の周囲位置のボンディングワイヤが接続さ
れる領域である導電層及び露出面の高さには実質的に差
がないので、依然として両領域間の距離を一定以下に縮
小することができない、という問題がある。すなわち、
同半導体装置では、図１１において、金属ベース基板５
１の半導体チップ６６の搭載部となる窪み５９を加工す
る際の作業を容易にするために予めその領域をエッチン
グして薄型化しているが、そのエッチング量は僅かであ
るので、実質的に上述の導電層７２と露出面７３との高
さには差が出ない。したがって、導電層７２及びと露出
面７３にボンディングワイヤ６８を接続する際には、ボ
ンディングワイヤ間のショートを避けるために両者７
２、７３間の距離を一定以上確保しなければならない。
また、ボンディングワイヤ間のショートを避けるため
に、上側のボンディングワイヤ６８の高さを高くする
と、必然的に樹脂層６９を厚くしなければならず、ダム
層６５の高さがボール状端子６２の高さに近づいてマー
ジンがとりにくくなる。このため、ワイヤ間ショート防
止と樹脂層の厚さの低減とを両立させるのが困難になっ
ていた。
【００１３】この発明は、上述の事情に鑑みてなされた
もので、半導体チップから引き出されたボンディングワ
イヤが接続される金属ベース基板上の外側導電層と内側
導電層との間の距離を縮小させることができるようにし
た半導体装置及びその製造方法を提供することを目的と
している。
もので、半導体チップから引き出されたボンディングワ
イヤが接続される金属ベース基板上の外側導電層と内側
導電層との間の距離を縮小させることができるようにし
た半導体装置及びその製造方法を提供することを目的と
している。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、略中央位置に窪みが設けら
れると共に該窪みを囲む周囲位置に絶縁膜を介して導電
層が設けられた金属ベース基板を有し、上記窪みに半導
体チップが搭載されて該半導体チップの電極と上記導電
層との間にボンディングワイヤが接続され、さらに上記
導電層の外側に該導電層と導通するボール状端子が設け
られてなる半導体装置であって、上記金属ベース基板の
上記周囲位置に絞り加工による段部が形成されて、該段
部の上段領域及び下段領域にそれぞれ交互に外側導電層
及び内側導電層が設けられ、該外側導電層及び内側導電
層にそれぞれ上記ボンディングワイヤが接続されている
ことを特徴としている。
に、請求項１記載の発明は、略中央位置に窪みが設けら
れると共に該窪みを囲む周囲位置に絶縁膜を介して導電
層が設けられた金属ベース基板を有し、上記窪みに半導
体チップが搭載されて該半導体チップの電極と上記導電
層との間にボンディングワイヤが接続され、さらに上記
導電層の外側に該導電層と導通するボール状端子が設け
られてなる半導体装置であって、上記金属ベース基板の
上記周囲位置に絞り加工による段部が形成されて、該段
部の上段領域及び下段領域にそれぞれ交互に外側導電層
及び内側導電層が設けられ、該外側導電層及び内側導電
層にそれぞれ上記ボンディングワイヤが接続されている
ことを特徴としている。
【００１５】請求項２記載の発明は、請求項１記載の半
導体装置に係り、上記金属ベース基板の上記窪みは絞り
加工により設けられたものであることを特徴としてい
る。
導体装置に係り、上記金属ベース基板の上記窪みは絞り
加工により設けられたものであることを特徴としてい
る。
【００１６】請求項３記載の発明は、請求項１又は２記
載の半導体装置に係り、上記ボンディングワイヤは上記
内側導電層に接続されたもののピーク高さが、上記外側
導電層に接続されたもののそれよりも低く設定されてい
ることを特徴としている。
載の半導体装置に係り、上記ボンディングワイヤは上記
内側導電層に接続されたもののピーク高さが、上記外側
導電層に接続されたもののそれよりも低く設定されてい
ることを特徴としている。
【００１７】請求項４記載の発明は、請求項１、２又は
３記載の半導体装置に係り、上記外側導電層と上記ボー
ル状端子との間の上記金属ベース基板上に、上記窪みを
囲むように上記ボール状端子よりも低い無端状のダム層
が設けられ、該ダム層の内側に該ダム層によって高さが
規定された樹脂層が上記ボンディングワイヤ及び半導体
チップを覆うように充填されていることを特徴としてい
る。
３記載の半導体装置に係り、上記外側導電層と上記ボー
ル状端子との間の上記金属ベース基板上に、上記窪みを
囲むように上記ボール状端子よりも低い無端状のダム層
が設けられ、該ダム層の内側に該ダム層によって高さが
規定された樹脂層が上記ボンディングワイヤ及び半導体
チップを覆うように充填されていることを特徴としてい
る。
【００１８】請求項５記載の発明は、請求項１乃至４の
いずれか１に記載の半導体装置に係り、上記外側導電層
及び内側導電層はそれぞれ上記金属ベース基板上に絶縁
膜を介して延設された導電路により上記ボール状端子に
導通されていることを特徴としている。
いずれか１に記載の半導体装置に係り、上記外側導電層
及び内側導電層はそれぞれ上記金属ベース基板上に絶縁
膜を介して延設された導電路により上記ボール状端子に
導通されていることを特徴としている。
【００１９】請求項６記載の発明は、金属ベース基板の
半導体チップ搭載部となる略中央位置を囲む周囲位置に
外側導電層及び内側導電層をそれぞれ交互に形成する導
電層形成工程と、上記金属ベース基板の上記外側導電層
の外側にボール状端子を形成するために、上記金属ベー
ス基板上に絶縁膜を介して上記外側導電層及び内側導電
層と導通する下地導電膜を形成する下地導電膜形成工程
と、上記金属ベース基板を絞り加工して上記中央位置に
窪みを形成すると同時に、上記外側導電層と上記内側導
電層との間に該内側導電層よりも上記外側導電層を高く
する段部を形成する金属ベース基板加工工程と、上記外
側導電層の外側の上記下地導電膜にボール状端子を形成
するボール状端子形成工程と、上記外側導電層と上記ボ
ール状端子との間に上記窪みを囲むように上記ボール状
端子よりも低い無端状のダム層を形成するダム層形成工
程と、上記窪みに半導体チップを搭載した後、該半導体
チップの電極と上記外側導電層及び内側導電層との間に
ボンディングワイヤを接続する半導体チップ搭載工程
と、上記ダム層の内側に該ダム層によって高さを規定し
て上記ボンディングワイヤ及び半導体チップを覆うよう
に樹脂層を充填する樹脂層充填工程とを含むことを特徴
としている。
半導体チップ搭載部となる略中央位置を囲む周囲位置に
外側導電層及び内側導電層をそれぞれ交互に形成する導
電層形成工程と、上記金属ベース基板の上記外側導電層
の外側にボール状端子を形成するために、上記金属ベー
ス基板上に絶縁膜を介して上記外側導電層及び内側導電
層と導通する下地導電膜を形成する下地導電膜形成工程
と、上記金属ベース基板を絞り加工して上記中央位置に
窪みを形成すると同時に、上記外側導電層と上記内側導
電層との間に該内側導電層よりも上記外側導電層を高く
する段部を形成する金属ベース基板加工工程と、上記外
側導電層の外側の上記下地導電膜にボール状端子を形成
するボール状端子形成工程と、上記外側導電層と上記ボ
ール状端子との間に上記窪みを囲むように上記ボール状
端子よりも低い無端状のダム層を形成するダム層形成工
程と、上記窪みに半導体チップを搭載した後、該半導体
チップの電極と上記外側導電層及び内側導電層との間に
ボンディングワイヤを接続する半導体チップ搭載工程
と、上記ダム層の内側に該ダム層によって高さを規定し
て上記ボンディングワイヤ及び半導体チップを覆うよう
に樹脂層を充填する樹脂層充填工程とを含むことを特徴
としている。
【００２０】請求項７記載の発明は、請求項６記載の半
導体装置を製造するための方法に係り、上記下地導電膜
形成工程において、上記下地導電膜形成工程において、
上記下地導電膜の形成を上記外側導電層及び内側導電層
からボール状端子形成部に至る経路に延設するように行
うことを特徴としている。
導体装置を製造するための方法に係り、上記下地導電膜
形成工程において、上記下地導電膜形成工程において、
上記下地導電膜の形成を上記外側導電層及び内側導電層
からボール状端子形成部に至る経路に延設するように行
うことを特徴としている。
【００２１】請求項８記載の発明は、請求項６又は７記
載の半導体装置を製造するための方法に係り、上記半導
体チップ搭載工程において、上記ボンディングワイヤの
接続を上記内側導電層に対するピーク高さを上記外側導
電層に対するそれよりも低くするように行うことを特徴
としている。
載の半導体装置を製造するための方法に係り、上記半導
体チップ搭載工程において、上記ボンディングワイヤの
接続を上記内側導電層に対するピーク高さを上記外側導
電層に対するそれよりも低くするように行うことを特徴
としている。
【００２２】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である半導体装置の構成
を示す平面図、図２は図１のＡ−Ａ矢視断面図、また、
図３（ａ）〜（ｃ）乃至図５（ｇ）、（ｈ）は同半導体
装置の製造方法を工程順に示す工程図である。この例の
半導体装置は、図１及び図２に示すように、厚さが略
０．３ｍｍの銅などからなる金属ベース基板１の略中央
位置には絞り加工により窪み９が設けられると共に、こ
の窪み９を囲む周囲位置には段差が０．１８〜０．２ｍ
ｍの段部２０が設けられている。段部２０の上段領域及
び下段領域には膜厚が１０〜２０μｍのポリイミドなど
からなる絶縁膜２を介して、それぞれ交互に外側導電層
１０及び内側導電層１１が設けられている。外側導電層
１０及び内側導電層１１は、それぞれ膜厚が略２０μｍ
の銅などからなる第１導電膜３と膜厚が略５μｍの銅な
どからなる第２導電膜７とが積層され、各導電層１０、
１１は幅が０．１ｍｍ、長さが０．４ｍｍに形成されて
いる。窪み９には半導体チップ１６が銀ペーストなどの
接着剤を介して搭載されている。また、半導体チップ１
６の電極１７と外側導電層１０及び内側導電層１１との
間には金線などからなるボンディングワイヤ１８が交互
に接続されている。
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である半導体装置の構成
を示す平面図、図２は図１のＡ−Ａ矢視断面図、また、
図３（ａ）〜（ｃ）乃至図５（ｇ）、（ｈ）は同半導体
装置の製造方法を工程順に示す工程図である。この例の
半導体装置は、図１及び図２に示すように、厚さが略
０．３ｍｍの銅などからなる金属ベース基板１の略中央
位置には絞り加工により窪み９が設けられると共に、こ
の窪み９を囲む周囲位置には段差が０．１８〜０．２ｍ
ｍの段部２０が設けられている。段部２０の上段領域及
び下段領域には膜厚が１０〜２０μｍのポリイミドなど
からなる絶縁膜２を介して、それぞれ交互に外側導電層
１０及び内側導電層１１が設けられている。外側導電層
１０及び内側導電層１１は、それぞれ膜厚が略２０μｍ
の銅などからなる第１導電膜３と膜厚が略５μｍの銅な
どからなる第２導電膜７とが積層され、各導電層１０、
１１は幅が０．１ｍｍ、長さが０．４ｍｍに形成されて
いる。窪み９には半導体チップ１６が銀ペーストなどの
接着剤を介して搭載されている。また、半導体チップ１
６の電極１７と外側導電層１０及び内側導電層１１との
間には金線などからなるボンディングワイヤ１８が交互
に接続されている。
【００２３】半導体チップ１６の電極１７から引き出さ
れたボンディングワイヤ１８は、内側導電層１１に接続
されたもののピーク高さが、外側導電層１０に接続され
たもののそれよりも低く設定されている。この設定によ
り、ボンディングワイヤ１８間のショートを防止して、
外側導電層１０と内側導電層１１との間の距離の縮小を
図っている。したがって、金属ベース基板１の面積を縮
小することが容易になるので、パッケージの高密度化を
図る場合に制約が緩和される。
れたボンディングワイヤ１８は、内側導電層１１に接続
されたもののピーク高さが、外側導電層１０に接続され
たもののそれよりも低く設定されている。この設定によ
り、ボンディングワイヤ１８間のショートを防止して、
外側導電層１０と内側導電層１１との間の距離の縮小を
図っている。したがって、金属ベース基板１の面積を縮
小することが容易になるので、パッケージの高密度化を
図る場合に制約が緩和される。
【００２４】外側導電層１０の外側には径が略８００μ
ｍの半田などからなるボール状端子１２が設けられて、
それぞれのボール状端子１２は絶縁膜２上に延設された
第２導電層７からなる導電路を通じて、外側導電層１０
又は内側導電層１１と導通している。これによって、各
ボール状端子１２と外側導電層１０又は内側導電層１１
との間を、複雑な多層構造の導電路を必要とすることな
く、簡単な構造の導電路で導通をとることができる。
ｍの半田などからなるボール状端子１２が設けられて、
それぞれのボール状端子１２は絶縁膜２上に延設された
第２導電層７からなる導電路を通じて、外側導電層１０
又は内側導電層１１と導通している。これによって、各
ボール状端子１２と外側導電層１０又は内側導電層１１
との間を、複雑な多層構造の導電路を必要とすることな
く、簡単な構造の導電路で導通をとることができる。
【００２５】各ボール状端子１２は、略１．２７ｍｍの
ピッチで金属ベース基板１の周辺に沿って格子状に配置
されている。このようにボール状端子１２を平面的に二
次元方向に配置することにより、ピッチの拡大を図るこ
とができるので、完成後の半導体装置を配線基板に面実
装する場合に、位置決めを容易に行うことができるよう
になる。外側導電層１０と内側導電層１１及びボール状
端子１２との間の表面はソルダーレジスト膜１３、１４
により絶縁されている。
ピッチで金属ベース基板１の周辺に沿って格子状に配置
されている。このようにボール状端子１２を平面的に二
次元方向に配置することにより、ピッチの拡大を図るこ
とができるので、完成後の半導体装置を配線基板に面実
装する場合に、位置決めを容易に行うことができるよう
になる。外側導電層１０と内側導電層１１及びボール状
端子１２との間の表面はソルダーレジスト膜１３、１４
により絶縁されている。
【００２６】外側導電層１０とボール状端子１２との間
のソルダーレジスト膜１３上には、ボール状端子１２よ
りも低いエポキシ樹脂などからなるダム層１５が設けら
れている。そして、このダム層１５の内側にはダム層に
よって高さが規定されたエポキシ樹脂などからなる樹脂
層１９がボンディングワイヤ１８及び半導体チップ１６
を覆うように充填されて、樹脂封止されたメタルＢＧＡ
型のパッケージが完成されている。樹脂層１９は、外側
導電層１０に接続されたボンディングワイヤ１８のピー
ク高さからさらに４０〜５０μｍの高さを保つように形
成されている。
のソルダーレジスト膜１３上には、ボール状端子１２よ
りも低いエポキシ樹脂などからなるダム層１５が設けら
れている。そして、このダム層１５の内側にはダム層に
よって高さが規定されたエポキシ樹脂などからなる樹脂
層１９がボンディングワイヤ１８及び半導体チップ１６
を覆うように充填されて、樹脂封止されたメタルＢＧＡ
型のパッケージが完成されている。樹脂層１９は、外側
導電層１０に接続されたボンディングワイヤ１８のピー
ク高さからさらに４０〜５０μｍの高さを保つように形
成されている。
【００２７】次に、図３（ａ）〜（ｃ）乃至図５
（ｇ）、（ｈ）を参照して、この例の半導体装置の製造
方法について工程順に説明する。まず、図３（ａ）に示
すように、表面に膜厚が１０〜２０μｍのポリイミドな
どからなる絶縁膜２を介して、膜厚が略２０μｍの銅な
どからなる第１導電膜３が積層された、厚さが略０．３
ｍｍの銅などからなる金属ベース基板１を用意する。次
に、図３（ｂ）に示すように、第１導電膜３上にリソグ
ラフィ法によりレジスト膜４を形成した後、このレジス
ト膜４をマスクとして略中央位置の絶縁膜２及び第１導
電膜３をエッチングしてチップ搭載部５を形成すると共
に、周囲位置の第１導電膜３をエッチングしてボール状
端子形成部６を形成する。
（ｇ）、（ｈ）を参照して、この例の半導体装置の製造
方法について工程順に説明する。まず、図３（ａ）に示
すように、表面に膜厚が１０〜２０μｍのポリイミドな
どからなる絶縁膜２を介して、膜厚が略２０μｍの銅な
どからなる第１導電膜３が積層された、厚さが略０．３
ｍｍの銅などからなる金属ベース基板１を用意する。次
に、図３（ｂ）に示すように、第１導電膜３上にリソグ
ラフィ法によりレジスト膜４を形成した後、このレジス
ト膜４をマスクとして略中央位置の絶縁膜２及び第１導
電膜３をエッチングしてチップ搭載部５を形成すると共
に、周囲位置の第１導電膜３をエッチングしてボール状
端子形成部６を形成する。
【００２８】次に、図３（ｃ）に示すように、チップ搭
載部５及びボール状端子形成部６を含む全面に、膜厚が
略５μｍの銅などからなる第２導電膜７をめっき法によ
り形成する。
載部５及びボール状端子形成部６を含む全面に、膜厚が
略５μｍの銅などからなる第２導電膜７をめっき法によ
り形成する。
【００２９】次に、図４（ｄ）に示すように、第２導電
膜７上の所望の位置にリソグラフィ法によりレジスト膜
８を形成した後、このレジスト膜８をマスクとしてボー
ル状端子形成部６、外側導電層及び内側導電層の形成部
以外の不要な第１導電膜２及び第２導電膜７をエッチン
グする。また、チップ搭載部５の表面を若干エッチング
して薄型化する。
膜７上の所望の位置にリソグラフィ法によりレジスト膜
８を形成した後、このレジスト膜８をマスクとしてボー
ル状端子形成部６、外側導電層及び内側導電層の形成部
以外の不要な第１導電膜２及び第２導電膜７をエッチン
グする。また、チップ搭載部５の表面を若干エッチング
して薄型化する。
【００３０】次に、図４（ｅ）に示すように、レジスト
膜８を除去することにより、チップ搭載部５の周囲位置
に、第１導電膜３と第２導電膜７との積層体からなる外
側導電層１０及び内側導電層１１を形成する。また、ボ
ール状端子形成部６には第２導電膜７からなるボール状
端子を形成するための下地導電膜が形成される。続い
て、外側導電層１０と内側導電層１１及びボール状端子
１２との間の表面にそれぞれソルダーレジスト膜１３、
１４を形成した後、金属ベース基板１を絞り加工して、
中央位置のチップ搭載部５に窪み９を形成すると同時
に、窪み９の周囲位置の外側導電層１０と内側導電層１
１との間に、外側導電層１０が高くなるように段部２０
を形成する。すなわち、金属ベース基板１を２段絞り加
工することにより、その中央位置に窪み９を形成すると
同時に、周囲位置に段部２０を形成する。これにより、
外側導電層１０を段部２０の上段領域に、また内側導電
層１１を段部２０の下段領域に配置させる。
膜８を除去することにより、チップ搭載部５の周囲位置
に、第１導電膜３と第２導電膜７との積層体からなる外
側導電層１０及び内側導電層１１を形成する。また、ボ
ール状端子形成部６には第２導電膜７からなるボール状
端子を形成するための下地導電膜が形成される。続い
て、外側導電層１０と内側導電層１１及びボール状端子
１２との間の表面にそれぞれソルダーレジスト膜１３、
１４を形成した後、金属ベース基板１を絞り加工して、
中央位置のチップ搭載部５に窪み９を形成すると同時
に、窪み９の周囲位置の外側導電層１０と内側導電層１
１との間に、外側導電層１０が高くなるように段部２０
を形成する。すなわち、金属ベース基板１を２段絞り加
工することにより、その中央位置に窪み９を形成すると
同時に、周囲位置に段部２０を形成する。これにより、
外側導電層１０を段部２０の上段領域に、また内側導電
層１１を段部２０の下段領域に配置させる。
【００３１】次に、図４（ｆ）に示すように、ボール状
端子形成部６の第２導電膜７に半田からなるボール状端
子１２を形成する。このボール状端子１２の形成方法
は、予め径が略８００μｍの半田ボールを用意して、こ
の半田ボールを治具を介してボール状端子形成部６の第
２導電膜７上に位置決めした状態で、金属ベース基板１
をソルダー炉内を通過させて行う。これによって、半田
ボールはソルダー炉による熱処理により溶融して下地導
電膜である第１導電膜７に固着されるので、ボール状端
子１２が形成される。次に、ソルダーレジスト膜１３上
にエポキシ樹脂をポッティングしてボール状端子１２よ
り低いダム層１５を形成する。
端子形成部６の第２導電膜７に半田からなるボール状端
子１２を形成する。このボール状端子１２の形成方法
は、予め径が略８００μｍの半田ボールを用意して、こ
の半田ボールを治具を介してボール状端子形成部６の第
２導電膜７上に位置決めした状態で、金属ベース基板１
をソルダー炉内を通過させて行う。これによって、半田
ボールはソルダー炉による熱処理により溶融して下地導
電膜である第１導電膜７に固着されるので、ボール状端
子１２が形成される。次に、ソルダーレジスト膜１３上
にエポキシ樹脂をポッティングしてボール状端子１２よ
り低いダム層１５を形成する。
【００３２】次に、図５（ｇ）に示すように、チップ搭
載部５の窪み９に半導体チップ１６を銀ペーストなどの
接着剤を介して搭載する。次に、図５（ｈ）に示すよう
に、半導体チップ１６の電極１７と外側導電層１０及び
内側導電層１１との間に金線などからなるボンディング
ワイヤ１８を交互に接続する。このボンディングワイヤ
１８の接続時、半導体チップ１６の電極１７から引き出
されたボンディングワイヤ１８のうち、内側導電層１１
に接続するボンディングワイヤ１８のピーク高さを、外
側導電層１０に接続するもののそれよりも低く設定して
行う。これは、外側導電層１０よりも内側導電層１１が
低く設けられていることにより可能となる。これによっ
て、ボンディングワイヤ１８間のショートを防止して、
外側導電層１０と内側導電層１１との距離の縮小を図
る。次に、ダム層１５の内側にエポキシ樹脂からなる樹
脂層１９をポッティングしてボンディングワイヤ１８及
び半導体チップ１６を覆うことにより、図１及び図２の
半導体装置を完成させる。
載部５の窪み９に半導体チップ１６を銀ペーストなどの
接着剤を介して搭載する。次に、図５（ｈ）に示すよう
に、半導体チップ１６の電極１７と外側導電層１０及び
内側導電層１１との間に金線などからなるボンディング
ワイヤ１８を交互に接続する。このボンディングワイヤ
１８の接続時、半導体チップ１６の電極１７から引き出
されたボンディングワイヤ１８のうち、内側導電層１１
に接続するボンディングワイヤ１８のピーク高さを、外
側導電層１０に接続するもののそれよりも低く設定して
行う。これは、外側導電層１０よりも内側導電層１１が
低く設けられていることにより可能となる。これによっ
て、ボンディングワイヤ１８間のショートを防止して、
外側導電層１０と内側導電層１１との距離の縮小を図
る。次に、ダム層１５の内側にエポキシ樹脂からなる樹
脂層１９をポッティングしてボンディングワイヤ１８及
び半導体チップ１６を覆うことにより、図１及び図２の
半導体装置を完成させる。
【００３３】このように、この例の構成によれば、厚さ
が略０．３ｍｍの銅などからなる金属ベース基板１の略
中央位置に絞り加工による窪み９を設けると共に、この
窪み９を囲む周囲位置に段差が０．１８〜０．２ｍｍの
段部２０を設けて、窪み９に半導体チップ１６を搭載し
て、半導体チップ１６の電極１７と段部２０の上段領域
及び下段領域それぞれの外側導電層１０及び内側導電層
１１との間にボンディングワイヤ１８を接続するので、
ボンディングワイヤの内側導電層１１に対するピーク高
さを外側導電層１０に対するそれよりも低くなるように
接続できる。
が略０．３ｍｍの銅などからなる金属ベース基板１の略
中央位置に絞り加工による窪み９を設けると共に、この
窪み９を囲む周囲位置に段差が０．１８〜０．２ｍｍの
段部２０を設けて、窪み９に半導体チップ１６を搭載し
て、半導体チップ１６の電極１７と段部２０の上段領域
及び下段領域それぞれの外側導電層１０及び内側導電層
１１との間にボンディングワイヤ１８を接続するので、
ボンディングワイヤの内側導電層１１に対するピーク高
さを外側導電層１０に対するそれよりも低くなるように
接続できる。
【００３４】したがって、半導体チップから引き出され
たボンディングワイヤが接続される金属ベース基板上の
外側導電層と内側導電層との距離を縮小させることがで
きる。 また、ボンディングワイヤの高さが低くなる
分、ＢＧＡ型パッケージの樹脂厚を薄くできるので、ワ
イヤ間ショートを防止できる。また、絞り加工を利用す
ることにより、金属ベース基板に半導体チップを搭載す
る窪みと導電層を設ける段部とを同時に形成することが
できるので、コストアップを伴うことなく半導体装置を
製造できる。
たボンディングワイヤが接続される金属ベース基板上の
外側導電層と内側導電層との距離を縮小させることがで
きる。 また、ボンディングワイヤの高さが低くなる
分、ＢＧＡ型パッケージの樹脂厚を薄くできるので、ワ
イヤ間ショートを防止できる。また、絞り加工を利用す
ることにより、金属ベース基板に半導体チップを搭載す
る窪みと導電層を設ける段部とを同時に形成することが
できるので、コストアップを伴うことなく半導体装置を
製造できる。
【００３５】◇第２実施例 図６は、この発明の第２実施例である半導体装置の構成
を示す断面図である。この例の半導体装置の構成が、上
述した第１実施例の構成と大きく異なるところは、段部
を２個所に形成するようにした点である。厚さが略０．
３ｍｍの銅などからなる金属ベース基板１の略中央位置
には絞り加工により窪み９が設けられると共に、この窪
み９を囲む周囲位置には段差が０．０９〜０．１ｍｍの
第１段部２１と、この第１段部２１の外側にこれよりも
高くなるように同様に段差が０．０９〜０．１ｍｍの第
２段部２２とが形成されている。そして、第１段部２１
の下段領域及び上段領域にはそれぞれ交互に第１導電層
２３及び第２導電層２４が設けられている。また、第２
段部２２の上段領域には第１導電層２３及び第２導電層
２４と交互の配置となるように第３導電層２５が設けら
れている。
を示す断面図である。この例の半導体装置の構成が、上
述した第１実施例の構成と大きく異なるところは、段部
を２個所に形成するようにした点である。厚さが略０．
３ｍｍの銅などからなる金属ベース基板１の略中央位置
には絞り加工により窪み９が設けられると共に、この窪
み９を囲む周囲位置には段差が０．０９〜０．１ｍｍの
第１段部２１と、この第１段部２１の外側にこれよりも
高くなるように同様に段差が０．０９〜０．１ｍｍの第
２段部２２とが形成されている。そして、第１段部２１
の下段領域及び上段領域にはそれぞれ交互に第１導電層
２３及び第２導電層２４が設けられている。また、第２
段部２２の上段領域には第１導電層２３及び第２導電層
２４と交互の配置となるように第３導電層２５が設けら
れている。
【００３６】各導電層２３、２４、２５は、それぞれ膜
厚が略２０μｍの銅などからなる第１導電膜３と膜厚が
略５μｍの銅などからなる第２導電膜７とが積層され、
各導電層２３、２４、２５は幅が０．１ｍｍ、長さが
０．４ｍｍに形成されている。第２導電層２４と第１導
電層２３及び第３導電層２５との間は、それぞれソルダ
ーレジスト膜２６、１４によって絶縁されている。な
お、第２導電層２４は第１段部２１においては外側導電
層として、第２段部においては内側導電層として用いら
れる。
厚が略２０μｍの銅などからなる第１導電膜３と膜厚が
略５μｍの銅などからなる第２導電膜７とが積層され、
各導電層２３、２４、２５は幅が０．１ｍｍ、長さが
０．４ｍｍに形成されている。第２導電層２４と第１導
電層２３及び第３導電層２５との間は、それぞれソルダ
ーレジスト膜２６、１４によって絶縁されている。な
お、第２導電層２４は第１段部２１においては外側導電
層として、第２段部においては内側導電層として用いら
れる。
【００３７】窪み９に搭載された半導体チップ１６の電
極１７から引き出されたボンディングワイヤ１８は、第
１導電層２３、第２導電層２４及び第３導電層２５に交
互に接続されている。ここで、ボンディングワイヤ１８
は、外側領域の第３導電層２５に接続されたもののピー
ク高さが最も高く、中間領域の第２導電層２４に接続さ
れたもののピーク高さがそれに次いで高く、内側領域の
第１導電層２３に接続されたもののピーク高さが最も低
くなるように設定されている。この設定により、ボンデ
ィングワイヤ１８間のショートを防止して、第１導電層
２３と第３導電層２５との間の距離の縮小を図ってい
る。したがって、金属ベース基板１の面積を縮小するこ
とが容易になるので、パッケージの高密度化を図る場合
に制約が緩和される。
極１７から引き出されたボンディングワイヤ１８は、第
１導電層２３、第２導電層２４及び第３導電層２５に交
互に接続されている。ここで、ボンディングワイヤ１８
は、外側領域の第３導電層２５に接続されたもののピー
ク高さが最も高く、中間領域の第２導電層２４に接続さ
れたもののピーク高さがそれに次いで高く、内側領域の
第１導電層２３に接続されたもののピーク高さが最も低
くなるように設定されている。この設定により、ボンデ
ィングワイヤ１８間のショートを防止して、第１導電層
２３と第３導電層２５との間の距離の縮小を図ってい
る。したがって、金属ベース基板１の面積を縮小するこ
とが容易になるので、パッケージの高密度化を図る場合
に制約が緩和される。
【００３８】この例の半導体装置を製造するには、図４
（ｄ）の工程において、第１導電層、第２導電層及び第
３導電層の形成部に第１導電膜２及び第２導電膜７を残
しておいた後に、図４（ｅ）の工程において、窪み９と
同時に第１段部２１及び第２段部２２を形成するように
すれば良い。これ以外は、上述した第１実施例と略同じ
である。それゆえ、図６において、図１及び図２の構成
部分と対応する各部には、同一の番号を付してその説明
を省略する。
（ｄ）の工程において、第１導電層、第２導電層及び第
３導電層の形成部に第１導電膜２及び第２導電膜７を残
しておいた後に、図４（ｅ）の工程において、窪み９と
同時に第１段部２１及び第２段部２２を形成するように
すれば良い。これ以外は、上述した第１実施例と略同じ
である。それゆえ、図６において、図１及び図２の構成
部分と対応する各部には、同一の番号を付してその説明
を省略する。
【００３９】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。
１実施例において述べたのと略同様な効果を得ることが
できる。
【００４０】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、金属ベ
ース基板は銅に限らずに、銅にアルミニウム、シリコン
などの他の金属が含まれていても、銅を主成分とする金
属板であれば良い。あるいは、銅を主成分とする金属板
に代えて、放熱性に優れたアルミニウムに銅、シリコン
などの他の金属を含ませたアルミニウムを主成分とする
金属板を用いることもできる。
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、金属ベ
ース基板は銅に限らずに、銅にアルミニウム、シリコン
などの他の金属が含まれていても、銅を主成分とする金
属板であれば良い。あるいは、銅を主成分とする金属板
に代えて、放熱性に優れたアルミニウムに銅、シリコン
などの他の金属を含ませたアルミニウムを主成分とする
金属板を用いることもできる。
【００４１】同様にして、ボンディングワイヤを接続す
る各導電層を構成する導電膜も銅に限らずに銅を主成分
とする金属膜であっても良い。また、銅を主成分とする
金属膜に代えてニッケルなどの他の金属膜を用いるよう
にしても良い。また、ボンディングワイヤは金線に限ら
ずにアルミニウム線を用いることもできる。また、ダム
層、樹脂層として用いる樹脂はエポキシ樹脂に限らず、
シリコーン樹脂、フェノール樹脂などの他の樹脂材料を
用いることができる。また、ボール状端子は半田に限ら
ずに、金又は金を主成分とする導電材料を用いることも
できる。また、金属ベース基板、各絶縁膜、各導電膜、
ボール状端子などの厚さ、径寸法などの条件は一例を示
したものであり、用途、目的などによって変更すること
ができる。
る各導電層を構成する導電膜も銅に限らずに銅を主成分
とする金属膜であっても良い。また、銅を主成分とする
金属膜に代えてニッケルなどの他の金属膜を用いるよう
にしても良い。また、ボンディングワイヤは金線に限ら
ずにアルミニウム線を用いることもできる。また、ダム
層、樹脂層として用いる樹脂はエポキシ樹脂に限らず、
シリコーン樹脂、フェノール樹脂などの他の樹脂材料を
用いることができる。また、ボール状端子は半田に限ら
ずに、金又は金を主成分とする導電材料を用いることも
できる。また、金属ベース基板、各絶縁膜、各導電膜、
ボール状端子などの厚さ、径寸法などの条件は一例を示
したものであり、用途、目的などによって変更すること
ができる。
【００４２】
【発明の効果】以上説明したように、この発明の半導体
装置及びその製造方法によれば、金属ベース基板の略中
央位置に絞り加工による窪みを囲む周囲位置に段部を設
けて、窪みに半導体チップを搭載してから、半導体チッ
プの電極と段部の上段領域及び下段領域それぞれの導電
層との間にボンディングワイヤを接続するので、ボンデ
ィングワイヤの内側導電層に対するピーク高さを外側導
電層に対するそれよりも低くなるように接続できる。
装置及びその製造方法によれば、金属ベース基板の略中
央位置に絞り加工による窪みを囲む周囲位置に段部を設
けて、窪みに半導体チップを搭載してから、半導体チッ
プの電極と段部の上段領域及び下段領域それぞれの導電
層との間にボンディングワイヤを接続するので、ボンデ
ィングワイヤの内側導電層に対するピーク高さを外側導
電層に対するそれよりも低くなるように接続できる。
【００４３】したがって、半導体チップから引き出され
たボンディングワイヤが接続される金属ベース基板上の
外側導電層と内側導電層との距離を縮小させることがで
きる。 また、ボンディングワイヤの高さが低くなる
分、ＢＧＡ型パッケージの樹脂厚を薄くできるので、ワ
イヤ間ショートを防止できる。また、絞り加工を利用す
ることにより、金属ベース基板に半導体チップを搭載す
る窪みと導電層を設ける段部とを同時に形成することが
できるので、コストアップを伴うことなく半導体装置を
製造できる。
たボンディングワイヤが接続される金属ベース基板上の
外側導電層と内側導電層との距離を縮小させることがで
きる。 また、ボンディングワイヤの高さが低くなる
分、ＢＧＡ型パッケージの樹脂厚を薄くできるので、ワ
イヤ間ショートを防止できる。また、絞り加工を利用す
ることにより、金属ベース基板に半導体チップを搭載す
る窪みと導電層を設ける段部とを同時に形成することが
できるので、コストアップを伴うことなく半導体装置を
製造できる。
【図１】この発明の第１実施例である半導体装置の構成
を示す平面図である。
を示す平面図である。
【図２】図１のＡ−Ａ矢視断面図である。
【図３】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図４】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図５】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図６】この発明の第２実施例である半導体装置の構成
を示す断面図である。
を示す断面図である。
【図７】従来の半導体装置を示す断面図である。
【図８】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図９】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図１０】同半導体装置の製造方法を工程順に示す工程
図である。
図である。
【図１１】従来の半導体装置を示す断面図である。
１ 金属ベース基板 ２ 絶縁膜 ３ 第１導電膜 ４、８ レジスト膜 ５ チップ搭載部 ６ ボール状端子形成部 ７ 第２導電膜 ９ 窪み １０ 外側導電層 １１ 内側導電層 １２ ボール状端子 １３、１４、２６ ソルダーレジスト膜 １５ ダム層 １６ 半導体チップ １７ 半導体チップの電極 １８ ボンディングワイヤ １９ 樹脂層 ２０ 段部 ２１ 第１段部 ２２ 第２段部 ２３ 第１導電層 ２４ 第２導電層 ２５ 第３導電層
Claims (8)
- 【請求項１】 略中央位置に窪みが設けられると共に該
窪みを囲む周囲位置に絶縁膜を介して導電層が設けられ
た金属ベース基板を有し、前記窪みに半導体チップが搭
載されて該半導体チップの電極と前記導電層との間にボ
ンディングワイヤが接続され、さらに前記導電層の外側
に該導電層と導通するボール状端子が設けられてなる半
導体装置であって、 前記金属ベース基板の前記窪み部周囲位置に絞り加工に
よる段部が形成されて、該段部の上段領域及び下段領域
にそれぞれ交互に外側導電層及び内側導電層が設けら
れ、該外側導電層及び内側導電層にそれぞれ前記ボンデ
ィングワイヤが接続されていることを特徴とする半導体
装置。 - 【請求項２】 前記金属ベース基板の前記窪みは絞り加
工により設けられたものであることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】 前記ボンディングワイヤは前記内側導電
層に接続されたもののピーク高さが、前記外側導電層に
接続されたもののそれよりも低く設定されていることを
特徴とする請求項１又は２記載の半導体装置。 - 【請求項４】 前記外側導電層先端部と前記ボール状端
子との間の前記金属ベース基板上に、前記窪みを囲むよ
うに前記ボール状端子よりも低い無端状のダム層が設け
られ、該ダム層の内側に該ダム層によって高さが規定さ
れた樹脂層が前記ボンディングワイヤ及び半導体チップ
を覆うように充填されていることを特徴とする請求項
１、２又は３記載の半導体装置。 - 【請求項５】 前記外側導電層及び内側導電層はそれぞ
れ前記金属ベース基板上に絶縁膜を介して延設された導
電路により前記ボール状端子に導通されていることを特
徴とする請求項１乃至４のいずれか１に記載の半導体装
置。 - 【請求項６】 金属ベース基板の半導体チップ搭載部と
なる略中央位置を囲む周囲位置に外側導電層及び内側導
電層をそれぞれ交互に形成する導電層形成工程と、 前記金属ベース基板の前記外側導電層の外側にボール状
端子を形成するために、前記金属ベース基板上に絶縁膜
を介して前記外側導電層及び内側導電層と導通する下地
導電膜を形成する下地導電膜形成工程と、 前記金属ベース基板を絞り加工して前記中央位置に窪み
を形成すると同時に、前記外側導電層と前記内側導電層
との間に該内側導電層よりも前記外側導電層を高くする
段部を形成する金属ベース基板加工工程と、 前記外側導電層の外側の前記下地導電膜にボール状端子
を形成するボール状端子形成工程と、 前記外側導電層と前記ボール状端子との間に前記窪みを
囲むように前記ボール状端子よりも低い無端状のダム層
を形成するダム層形成工程と、 前記窪みに半導体チップを搭載した後、該半導体チップ
の電極と前記外側導電層及び内側導電層との間にボンデ
ィングワイヤを接続する半導体チップ搭載工程と、 前記ダム層の内側に該ダム層によって高さを規定して前
記ボンディングワイヤ及び半導体チップを覆うように樹
脂層を充填する樹脂層充填工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項７】 前記下地導電膜形成工程において、前記
下地導電膜の形成を前記外側導電層及び内側導電層から
ボール状端子形成部に至る経路に延設するように行うこ
とを特徴とする請求項６記載の半導体装置の製造方法。 - 【請求項８】 前記半導体チップ搭載工程において、前
記ボンディングワイヤの接続を前記内側導電層に対する
ピーク高さを前記外側導電層に対するそれよりも低くす
るように行うことを特徴とする請求項６又は７記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10284633A JP2000114420A (ja) | 1998-10-06 | 1998-10-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10284633A JP2000114420A (ja) | 1998-10-06 | 1998-10-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114420A true JP2000114420A (ja) | 2000-04-21 |
Family
ID=17681009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10284633A Pending JP2000114420A (ja) | 1998-10-06 | 1998-10-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114420A (ja) |
-
1998
- 1998-10-06 JP JP10284633A patent/JP2000114420A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11152296B2 (en) | Semiconductor package and manufacturing method thereof | |
| US7029953B2 (en) | Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device | |
| TWI392066B (zh) | 封裝結構及其製法 | |
| US6501165B1 (en) | Stackable semiconductor package having conductive layer and insulating layers and method of fabrication | |
| KR20090034081A (ko) | 적층형 반도체 패키지 장치 및 이의 제작 방법 | |
| US20060079027A1 (en) | Semiconductor device and its manufacturing method | |
| JP2009026805A (ja) | 半導体装置及びその製造方法 | |
| US20130170148A1 (en) | Package carrier and manufacturing method thereof | |
| US11004782B2 (en) | Semiconductor device with internal and external electrode and method of manufacturing | |
| JP2008172267A (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
| JPH098213A (ja) | 半導体素子の実装方法およびこの方法により製作されたマルチチップモジュール | |
| TW200845350A (en) | Dual or multiple row package | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| TWI723414B (zh) | 電子封裝件及其製法 | |
| CN111199924B (zh) | 半导体封装结构及其制作方法 | |
| JP3632024B2 (ja) | チップパッケージ及びその製造方法 | |
| JP4084737B2 (ja) | 半導体装置 | |
| JP2007096083A (ja) | 混成集積回路装置 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP2004193186A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JP2000114420A (ja) | 半導体装置及びその製造方法 | |
| TWI680547B (zh) | 半導體封裝結構及其製作方法 | |
| US20010001069A1 (en) | Metal stud array packaging | |
| JP2010238994A (ja) | 半導体モジュールおよびその製造方法 |