CN211017006U - 面板组件、晶圆封装体以及芯片封装体 - Google Patents

Abstract

一种面板组件、晶圆封装体以及半导体芯片封装体。该面板组件包括至少一个晶圆，所述晶圆包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面，且所述晶圆包括彼此分离的多个裸片；以及连接部，位于所述晶圆的侧面以及所述多个裸片之间的间隔且连接到所述晶圆，所述连接部包括与所述晶圆的第一面位于同一侧的第三面和与所述晶圆的第二面位于同一侧的第四面，所述第三面与所述第一面形成所述面板组件的待处理面。根据本公开实施例的方案可以使得芯片封装体中的裸片侧面得到保护而不受外界环境侵害。

Description

面板组件、晶圆封装体以及芯片封装体

技术领域

本公开的实施例涉及一种面板组件、晶圆封装体以及半导体芯片封装体。

背景技术

近年来，随着电子设备小型轻量化以及信息处理量需求增大，小型量轻、运行速度快的芯片成为市场主流需求。芯片级封装CSP(Chip Scale Package)由于体积小，厚度薄，芯片产生的热可以通过很短的通道传导到外界、芯片长时间运行的可靠性高、线路阻抗小以及芯片运行速度快等优势，成为最先进的集成电路封装形式。因此，CSP封装芯片在电子设备中迅速获得应用。

晶圆级芯片尺寸封装(wafer level CSP)是在单个晶圆(wafer)的活性面通过例如甩光胶、光刻、显影、溅射、电镀以及剥膜等工艺形成导电层。在导电层上形成介电层，并将形成导电层和介电层后的晶圆分割成单粒芯片完成封装。

实用新型内容

根据本公开的至少一个实施例提供一种面板组件，包括：至少一个晶圆，所述晶圆包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面，且所述晶圆包括彼此分离的多个裸片；以及连接部，位于所述晶圆的侧面以及所述多个裸片之间的间隔且连接到所述晶圆，所述连接部包括与所述晶圆的第一面位于同一侧的第三面和与所述晶圆的第二面位于同一侧的第四面，所述第三面与所述第一面形成所述面板组件的待处理面。

在一些示例中，所述连接部还包括位于所述晶圆的第二面的部分，所述连接部位于所述晶圆的第二面的部分与所述连接部位于所述晶圆的侧面以及所述多个裸片之间的间隔的部分一体形成。

在一些示例中，所述面板组件还包括导电层，位于所述待处理面上且至少位于所述晶圆的第一面上。

在一些示例中，所述导电层包括位于所述晶圆的第一面上的有效导电层以及位于所述晶圆外围的所述连接部的第三面上的虚设导电层。

在一些示例中，所述虚设导电层至少形成在围绕所述晶圆的环状区域内，且所述环状区域的宽度大于5mm。

在一些示例中，所述的面板组件还包括位于所述导电层和所述晶圆之间的第一介电层，所述第一介电层中包括通孔，所述导电层通过所述第一介电层中的通孔与所述晶圆的第一面上的焊垫电连接。

在一些示例中，所述面板组件还包括：第二介电层，位于所述导电层远离所述晶圆的一侧，且覆盖所述导电层的至少一部分。

在一些示例中，所述面板组件还包括导电件，从所述连接部的第三面露出，位于所述面板组件的周边区域且与所述晶圆间隔。

在一些示例中，所述连接部的位于所述晶圆的第二面的部分具有预定的材料和厚度以减缓或消除所述面板组件的翘曲。

根据本公开的至少一个实施例提供一种晶圆封装体，包括：晶圆，包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面，且所述晶圆包括彼此分离的多个裸片；塑封层，位于所述晶圆的所述多个裸片之间的间隔，以将所述多个裸片连接。

在一些示例中，所述塑封层还形成在所述晶圆的侧面和所述晶圆的第二面至少之一。

在一些示例中，所述晶圆封装体还包括：导电层，至少位于所述晶圆的第一面上，所述晶圆包括位于所述第一面上的焊垫，所述导电层与所述焊垫电连接。

在一些示例中，所述塑封层包括形成在所述晶圆的第二面的部分，所述塑封层的位于所述晶圆的第二面的部分具有预定的材料和厚度以减缓或消除所述晶圆封装体的翘曲。

根据本公开的至少一个实施例提供一种半导体芯片封装体，包括：裸片，包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面；塑封层，位于所述裸片的侧面上；导电层，位于所述裸片的第一面上，所述裸片包括位于所述第一面上的焊垫，所述导电层与所述焊垫电连接，且所述导电层形成在所述裸片的侧面限定的区域内。

在一些示例中，所述塑封层还形成在所述裸片的第二面上。

在一些示例中，所述塑封层位于所述裸片的第二面上的部分具有预定的材料和厚度以减缓或消除所述半导体芯片封装体的翘曲。

在根据本公开实施例的封装方法、面板组件、晶圆封装体以及芯片封装体中，由于在形成面板组件之前将晶圆切割为多个裸片且使多个裸片分离，封装材料可以设置在裸片之间的间隔，因此能够在裸片的侧面也能够形成封装层。侧面形成有封装层的芯片封装体在使用过程中，侧面的封装层可以保护裸片不受外界环境的侵害，延长了使用寿命。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本实用新型的一些实施例，而非对本实用新型的限制。

图1A为根据本公开实施例的半导体器件封装方法中所使用的一种半导体晶圆的截面结构示意图；

图1B为图1A所示的半导体晶圆的平面结构示意图；

图2A和图2B为根据本公开一实施例将晶圆进行切割和扩张的截面结构示意图；

图2C和图2D为根据本公开另一实施例将晶圆进行切割和扩张的截面结构示意图；

图3A、图3B和图3C为根据本公开实施例的半导体封装方法形成的面板组件的截面结构示意图和平面结构示意图；

图4A和图4B为在面板组件上进行电镀工艺的示意图；

图5A-5C为根据本公开实施例的半导体封装方法的部分工艺步骤的结构示意图；

图6为根据本公开实施例的半导体封装方法中的部分步骤工艺的截面结构示意图；

图7A-7E为根据本公开实施例的半导体封装方法的部分工艺步骤的结构示意图；

图8A为根据本公开实施例的半导体封装方法中在面板组件的待处理面上形成种子层后的局部截面放大示意图；

图8B为根据本公开实施例的半导体封装方法中在面板组件的待处理面上形成导电层之后的截面结构示意图；

图9A和图9B为根据本公开实施例的半导体封装方法中在形成导电层的面板组件上形成介电层后的截面结构示意图；

图9C和图9D为根据本公开实施例的半导体封装方法中在形成导电层的晶圆上形成介电层后的截面结构示意图；

图10A和10B为根据本公开实施例的半导体封装方法中在介电层上形成焊料后的截面结构示意图；

图11A和11B为根据本公开实施例的半导体芯片封装体的截面结构示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

在相关技术中的晶圆级芯片尺寸封装工艺中，由于采用单个晶圆进行各工艺步骤，使得芯片的封装生产效率低下，封装成本高昂。另一方面，晶圆级芯片尺寸封装(waferlevel CSP)的导电层形成过程中，需要用导电层形成装置的导电夹具夹住晶圆的外围，然后将晶圆浸入导电层形成装置的处理槽的处理液中形成导电层。然而这种工艺需要在晶圆的外围留出导电夹具夹持的区域，该区域包括电连接接触点对应的电连接区域以及密封件所对应的密封区域。因此，晶圆外围至少3mm的区域是无效区域，即晶圆的外围区域的不能用于封装生产芯片。由于晶圆价格高昂，这种无效区域的存在大大提升了封装的价格。晶圆级芯片尺寸封装以上几方面的缺陷限制了晶圆级CSP的应用。

本公开的实施例提供一种半导体器件的封装方法。在该封装方法中，在至少一个晶圆的周边形成连接部，以形成一面板组件。面板组件的连接部与晶圆的活性面位于同一侧的表面与晶圆的活性面形成为待处理面。在面板组件的待处理面上进行封装处理，从而能够使得夹持区域落在晶圆周边的连接部件上，避免晶圆的外围区域形成无效区域。另外，在面板组件包括多个晶圆的情况下，可以同时对多个晶圆进行封装处理，从而大大提高封装效率。此外，本公开的实施例中在将晶圆形成面板组件之前将晶圆中的多个裸片分离，封装工艺中裸片之间具有间隔，因此能够在裸片的侧面也能够形成封装层。侧面形成有封装层的芯片封装体在使用过程中，侧面的封装层可以保护裸片不受外界环境的侵害，延长了使用寿命。本公开的进一步的技术效果将结合后面的实施例进行详细描述。

图1A为根据本公开实施例的半导体器件封装方法中所使用的一种半导体晶圆的截面结构示意图；图1B为该半导体晶圆的平面结构示意图。半导体晶圆为在半导体衬底基板上经过半导体工艺形成电路结构之后形成的半导体器件结构，其也被称为半导体晶片(wafer)。本公开对半导体晶圆的类型以及尺寸等均没有特别限制。例如，如图1A所示，半导体晶圆100具有彼此相对的活性面101和背面102。另外，晶圆100还包括连接活性面101和背面102的侧面103。晶圆100可以包括多个用于形成裸片的区域。例如，图1A中示意性地用虚线框标示出一个用于形成裸片的区域001。例如，将晶圆按照电路功能单元或其他方式进行分割之后可以形成多个裸片。每一个用于形成裸片的区域001的活性面共同组成了晶圆100的活性面101。每一个用于形成裸片的区域的活性面可以通过掺杂、沉积、刻蚀等一系列半导体工艺形成一系列主动部件和被动部件。主动部件例如包括二极管、三极管等，被动部件例如包括电压器、电容器、电阻器、电感器等。将这些主动部件和被动部件利用连接线连接形成功能电路，从而实现芯片的各种功能。活性面101还包括用于将功能电路引出的焊垫104以及用于保护该焊垫104的绝缘保护层105。例如，绝缘保护层105可以由诸如氧化硅、氮化硅以及氮氧化硅等无机绝缘材料形成，但根据本公开的实施例对此没有特别限制。例如，绝缘保护层105对应于焊垫104的位置具有通孔1051以露出对应的焊垫104，从而能够使得焊垫104可以与外部元件电连接。

在根据本公开一实施例的半导体器件封装方法中，在将晶圆形成为面板组件之前，先将晶圆分割成多个彼此分离的裸片。例如，如图2A所示，在晶圆的第二面102贴附扩张膜片800。然后，如图2B所示，对晶圆100进行切割以形成多个裸片004，拉伸扩张膜片800(例如，沿图8B的箭头所示的方向)以使晶圆100扩张，扩张后的晶圆100中的多个裸片004彼此分离。例如，扩张膜片800为聚合物胶带。在拉伸扩张膜片时可以使用均匀的拉力以使得裸片分离，优选为沿径向方向的拉力。扩张膜片800的材料和其他参数以及晶圆100的切割和扩张的工艺均可以采用本领域任何合适的方案，这里不再详述。

在根据本公开的一些实施例中，可以在切割并分离裸片之前，在晶圆的第一面上形成介电层，以对晶圆的活性面进行保护。如图2C所示，在晶圆的第一面上形成介电层106。例如，在封装工艺中还可以包括在介电层106中形成通孔1061以露出晶圆的活性面上的焊垫104，从而能够在封装工艺中将后续要形成的导电层与焊垫电连接。如图2D所示，对形成介电层106后的晶圆进行上述切割与扩张工艺，这里不再赘述。

例如，介电层106可以采用有机绝缘材料形成。在一些示例中，介电层106可以采用聚酰亚胺、环氧树脂、ABF(Ajinomoto Buildup Film)以及聚苯并噁唑(Polybenzoxazole，PBO)中的任意一种或几种。在一些示例中，先在晶圆的活性面上或者面板组件的待处理面上形成ABF，然后通过激光打孔工艺在ABF中形成通孔以露出晶圆上的焊垫。在一些其他的示例中，先在晶圆的活性面上或者面板组件的待处理面上形成聚酰亚胺或者聚苯并噁唑薄膜，然后在聚酰亚胺或者聚苯并噁唑薄膜中通过光刻图案化工艺或者激光打孔工艺形成通孔，以露出晶圆上的焊垫。此外，在一些示例中，在形成介电层106之前，还可以在晶圆的活性面上或者面板组件的待处理面上形成粘接促进剂，以有利于介电层106与晶圆表面之间的粘接。例如，介电层106的材料可以通过层压(Lamination)、涂覆(Coating)、印刷(Printing)等方式形成在半导体晶圆上。

如图3A所示，在扩张后的半导体晶圆100的侧面103以形成围绕晶圆100以及位于相邻裸片之间的间隔内的连接部200，以使得晶圆100与连接部200形成一面板组件300。例如，连接部200包括与晶圆100的活性面101位于同一侧的前表面201和与前表面201相对的后表面202。如图3A所示，在通过连接部200将扩张后的晶圆100连接成为一面板组件300之后，可以在连接部200的前表面201与晶圆100的活性面101共同组成的待处理面上进行处理工艺(例如，封装工艺)以在待处理面上形成功能层。例如，功能层可以包括在下面实施例中所描述的形成于面板组件的待处理面上的全部或部分导电层和介电层。在进行处理工艺的过程中，可以夹持位于面板组件周边的连接部的至少一部分，从而避免了直接对晶圆100进行夹持而形成无效区域。

如图3A所示，在一些示例中，连接部200的前表面201与晶圆100的活性面101大致位于同一个平面，即，连接部200的前表面201与晶圆100的活性面101大致齐平。在这种情况下，可以有利于在面板组件的待处理面上形成各种功能层。

在一些示例中，如图3A所示，连接部200不仅形成在半导体晶圆100的侧面103以及裸片之间，连接部200还可以进一步形成在半导体晶圆100的背面102。然后，根据本公开的实施例不限于此，连接部200也可以不形成在晶圆100的背面，或者在封装过程中连接部形成在晶圆100的背面部分后又通过研磨或其他工艺去除位于晶圆背面的部分。

在根据本公开的一些实施例中，对于图2C和图2D所示的形成介电层106的示例而言，可以形成如图3B所示的面板组件300’。如图3B所示，介电层106的表面可以与连接部200的第三面基本齐平，即，二者基本位于同一平面中。

虽然上述图2C和图2D以形成连接部200之前在晶圆上形成介电层106为例进行了描述，但根据本公开的实施例不限于此，也可以在形成连接部之后，在面板组件的待处理面上形成介电层106。此时，介电层106也可以覆盖部分连接部200。

图3C为图3A或图3B的截面结构对应的平面结构示意图，具体而言，图3A和图3B对应于在图3B的AA’线处剖取的截面结构。需要说明的是，虽然在晶圆内部的裸片之间的间隔也存在部分连接部，但为了图示的简便，本公开的平面示意图中并未将这部分连接部示出。如图3C所示，所形成的面板组件300包括四个半导体晶圆100(扩张后的晶圆)。然而，根据本公开的实施例对半导体晶圆的个数并没有特别限制。面板组件300也可以仅包括一个半导体晶圆100。在这种情况下，也可以实现上述夹持区域落在连接部而非直接夹持晶圆以及将功能层形成在晶圆周边的连接部上的至少部分区域。

如图3C所示，面板组件中的多个晶圆100可以彼此分隔，从而能够在每个晶圆的外围均留有空间。根据本公开的实施例对晶圆之间的间隔尺寸没有特别限定，可以根据实际情况进行调整。

图3C所示的面板组件的平面形状基本上为长方形。然而，根据本公开的实施例并不限制于此。面板组件的平面形状可以根据所集成的半导体晶圆的数量、排列方式、用于进行镀覆工艺的设备等因素任意调整。

根据本公开实施例的半导体封装器件封装方法，在形成面板组件之后，还可以包括在面板组件的待处理面上形成导电层以至少覆盖晶圆的活性面。例如，导电层可以通过晶圆上的绝缘保护层中的通孔与晶圆上的焊垫电连接。例如，导电层可以包括导电迹线和导电柱。在形成导电层之后，还可以在导电层上形成介电层，介电层可以用于保护导电层并对不同导电迹线和导电柱起到绝缘作用。导电层和介电层的形成将在后面更详细地描述。另外，由导电层和介电层所形成的组合结构可以重复地堆叠形成在晶圆上，根据本公开的实施例对此没有特别限制。

图4A和4B为根据本公开一些实施例的半导体器件封装方法中在连接部中形成导电件以及在面板组件的待处理面上形成导电层的示意图，图4B为图4A中沿BB’线的截面图(另外，图4B还额外示出了用于电镀工艺的电镀接触电极800)。图4A和图4B所示的连接部除了包括形成在晶圆侧面的部分外，还包括形成在晶圆背面的部分。然而，图4A和图4B的连接部的结构是示例性的，根据图4A和图4B的实施例中描述的形成导电件以及形成导电层的工艺同样适用于图3A和图3B所示的实施例以及连接部未形成在晶圆的第二面上的各个实施例的面板组件。

如图4A和图4B所示，形成连接部的步骤包括形成导电件204。例如，导电件204与晶圆100彼此间隔。例如，导电件204可以形成于放置晶圆的区域的外围区域，也就是面板组件的周边区域。如图4A所示，在一些示例中，分别在面板组件的上部和下部的周边区域形成了一个导电件204。然而，根据本公开的实施例不限于此，导电件204也可以形成在面板组件的左侧周边区域或者面板组件的右侧周边区域。或者，形成在不同侧边处的导电件也可以彼此连接，例如，导电件可以形成为矩形框形状，围绕在放置晶圆的区域的外围。如图4B所示，导电件204从连接部的前表面201露出。该导电件204可以用于后续导电层形成的电镀工艺中的电接触点，因此，可以从面板组件的前表面露出以方便电连接。例如，在面板组件上形成介电层106的情况，介电层106可以仅形成在面板组件中部用于设置晶圆的区域，从而露出导电件204。在图4B所示的示例中，导电件204与连接部的其他部分齐平。例如，在面板的待处理面侧，在进行电镀工艺处理时，导电件204以及位于导电件204内侧的连接部以及晶圆位于同一平面，从而有利于通过电镀工艺形成导电层。另外，虽然在图中没有示出，例如，在导电件的外侧的周边区域中，面板组件的连接部可以设置有用于与镀覆工艺的设备等机械卡合的凹凸结构。

例如，根据本公开实施例的半导体器件封装方法，导电层可以通过电镀工艺来形成。下面结合图4B描述根据本公开一些示例的形成导电层的步骤。如图4B所示，在面板组件的待处理面上形成一种子层603。例如，种子层603为通过溅射工艺形成的金属层。例如，种子层603可以形成在整个待处理面上且与导电件204形成电连接。从而，可以在导电层的形成过程中以导电件204为电接触点输入电流以进行电镀工艺。例如，种子层603可以通过溅射或无电极电镀形成在面板组件的待处理面上。例如，种子层可以为铜层，且非常薄，例如在100nm以下的范围内。在形成种子层603之后，可以通过电镀工艺形成导电层600。由于种子层603厚度小，与电镀接触电极的接触力可能导致接触位置处的种子层磨损，从而导致面板组件800和电镀接触电极的导电接触不良并影响导电层的图案质量。然而，导电件204的存在使种子层与电镀接触电极接触的部分即使在磨损的状况下依然由于导电件204的导电能力使面板组件800和电镀接触电极接触良好。同时，导电件增强了面板组件800的导电性能，对电流具有很好的传导作用，导电件输入的电流在整个面板组件的待处理面均匀流动。

如图4B所示，将电镀设备的电镀接触电极800与面板组件上的导电件204电连接。如上所述，在形成导电层600之前，可以先在面板组件的待处理面上形成种子层603，从而电镀接触电极800和导电件204可以在种子层603上施加电压，进而在待处理面上通过电镀工艺形成导电层。在一些示例中，可以通过在种子层上不需要形成导电层的部分预先沉积绝缘掩膜层(图中未示出)，从而能够形成具有预定图案的导电层。如图4A和4B所示，导电层600形成的区域可以大于晶圆100所在的区域，也就是说，除了在晶圆的活性面上形成导电层之外，在晶圆周边的一环形区域700(位于连接部上)内也形成了导电层。在晶圆的活性面上的导电层与晶圆中的电路电连接，从而形成有效导电层；而形成在环形区域700内的导电层则为虚设导电层，其并不用于形成最终的封装芯片。环形区域700内的虚设导电层可以将导电层600的边缘推向晶圆所在区域之外，从而避免了导电层600边缘厚度不均等问题带来的不利影响，使得可以在晶圆的整个活性面上形成均匀的导电层，提高了晶圆的有效利用率。

虽然图4B所示的导电层600显示为连续的导电层结构，但这仅仅是出于图示的方便。例如，导电层600可以被图案化，例如，可以被图案化成包括导电迹线和导电柱，这在后面的实施例中将详细描述。例如，位于环形区域700内的虚设导电层与形成在晶圆的活性面上的导电层可以具有一致的图案或者二者可以彼此相连。在利用电镀工艺形成导电层600的工艺中，在所形成的导电层的边缘处往往由于电流的集中而导致导电层边缘的厚度不均匀或者与导电层的中部部分的厚度不同。因此，位于导电层的边缘部分的厚度不易有效控制。然而，在导电层的中部区域中，由于电流密度均匀，所形成的导电层厚度均匀且容易控制。因此，通过在晶圆的外围区域形成虚设导电层，可以将不均匀的部分形成在晶圆的活性面所在的区域之外，使得形成于晶圆的活性面上的导电层的厚度均一，避免了封装工艺中形成晶圆的无效区域。对于上述形成虚设导电层的环形区域，为了能够更好地防止不均匀导电层形成在晶圆的活性面之内，该环形区域的宽度可以大于5mm。例如，这里的宽度是指环形区域沿晶圆的径向方向的尺寸。

虽然上述实施例中以电镀工艺形成导电层为例进行了描述，但根据本公开的实施例不限于此，也可以通过其他合适工艺形成导电层600。并且，虽然上述实施例中以电镀工艺引起导电层边缘厚度不均的情况为例进行了说明，然而，根据本公开的实施例不限于此。对于其他方法形成的导电层边缘缺陷问题，也可以通过上述实施例中形成虚设导电层的方式来加以缓解或避免。

在4A和4B所示的结构中，以导电层形成在晶圆的活性面以及围绕晶圆的一环形区域700中为例进行了描述。然而，根据本公开的实施例不限于此，可以在面板组件的整个待处理面或者大部分待处理面上形成导电层。

图5A和5B为根据本公开一些实施例的半导体封装方法的部分步骤工艺对应的截面图；图5C为根据本公开实施例的半导体封装方法的部分步骤工艺对应的平面结构示意图。图5B为在图5C的CC’线处剖取的截面图。虽然图5B的截面图中晶圆100的活性面101朝向下方的载板400，然而，为了更加清楚地图示，图5C的平面图中示出了位于晶圆100的活性面处的各种结构。

在本公开的一些示例中，如图5A所示，将扩张后的晶圆100放置于一载板400上，且晶圆100的活性面101面对载板400。例如，在提供多个晶圆100的情况下，多个晶圆100可以彼此分隔，如图5A-5C所示。例如，在将扩张后的晶圆100放置在载板400之后，可以将扩张膜片800去除。

在一些示例中，如图5A-5C所示，在将扩张后的晶圆100放置在载板400之前，可以先在载板400上设置定位部件203用于标示放置晶圆100的位置。

在一些示例中，如图5A-5C所示，可以在载板上形成导电件204。导电件204可以用于形成导电层的电镀工艺的电接触点。

在将扩张后的晶圆100放置在载板400上之后，在载板400和晶圆100上形成塑封层205。例如，塑封层205可以形成在晶圆100的背面(第二面)、晶圆100的四周以及多个裸片004之间的间隔中。例如，塑封层205可以覆盖至少部分载板并将晶圆100的背面和侧面完全覆盖，从而形成了面板组件。如上所述，塑封层205也可以不形成在晶圆的背面，而仅仅形成在晶圆的侧面以及裸片之间的间隔中。

例如，塑封层205可采用浆料印刷、注塑成型、热压成型、压缩模塑、传递模塑、液体密封剂模塑、真空层压、或其他合适的成型方式。

例如，塑封层205可采用有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF(Ajinomoto buildup film)、或具有合适填充物的其他聚合物。

如图5B所示，塑封层205包括形成在晶圆的侧面的第一部分、位于多个裸片之间的第二部分以及位于晶圆的背面的第三部分。例如，第一部分、第二部分和第三部分一体形成，即连接部为一体结构。在这种情况下，可以通过调整塑封层的厚度来调整形成于晶圆背面的塑封层部分的厚度。或者，在形成塑封层之后，也可以通过研磨塑封层来调整位于晶圆背面的塑封层部分的厚度。或者，也可以将塑封层研磨至晶圆的背面。在晶圆的背面保留适当厚度的塑封层有利于晶圆的稳定并防止晶圆翘曲。并且，在将进行过封装工艺的晶圆分割成芯片之后，也可以在芯片封装体的背面保留部分塑封层，该塑封层可以保护芯片封装体中的芯片并防止芯片翘曲。例如，塑封层的材料性质和/或厚度设计为和晶圆的活性面上的介电层和导电层等的材料和/或厚度相匹配，从而防止翘曲。也就是说，连接部的位于晶圆的背面的部分可以具有预定的材料和厚度以减缓或消除所述面板组件的翘曲。

例如，在形成定位部件203和导电件204的情况下，塑封层205在放置定位部件203和晶圆100以及形成导电件204之后，塑封层205在覆盖晶圆100的同时，也将定位部件203和导电件204包封起来，如图5A-5C所示。

在一些示例中，如图5A和5B所示，在将半导体晶圆100放置在载板上之前，可以在载板上形成粘接层401。粘接层401可通过层压、印刷、喷涂、涂敷等方式形成在载板的放置晶圆的一侧。为了便于在之后的过程中将载板400和塑封完成的面板组件分离，粘接层401例如可以采用易分离的材料。

上述以塑封层形成连接部为例进行了描述，然而，根据本公开的实施例不限于此，例如，可以采用多个材料或部件的复合结构来形成连接部。

如图6所示，在设置有半导体晶圆的载板上形成塑封层205之后，将载板400剥离，从而露出了半导体晶圆100的活性面。这样，可以在面板组件的待处理面板上进行处理工艺。另外，如图6所示，在将面板组件从载板400上剥离之后，为了便于后续处理并增强面板组件的强度，可以将面板组件放置在另一载板500上。面板组件的待处理面(与晶圆100的活性面101同侧的表面)背离载板500。类似地，可以在载板500和面板组件之间设置粘接层501。例如，载板500和粘接层501的各种材料或参数可以参照载板400和粘接层401进行设置，这里不再赘述。

图7A和图7B为根据本公开另一实施例形成面板组件的截面结构示意图。如图7A所示，将扩张后的晶圆100放置在载板400上，且晶圆100的背面102面向载板400。然后，将具有贯通的开口的型腔模205’放置于载板400上，以使所述晶圆100位于所述开口内。例如，开口的形状与扩张后的晶圆的形状可以大致相同，且开口的直径大于扩张后的晶圆的直径。如图7B所示，在型腔模205’的开口侧壁与晶圆100的侧面之间的缝隙以及裸片之间的间隔形成固定材料206以使晶圆与型腔模连接在一起，从而形成面板组件。该固定材料可以为具有粘接作用的材料，本公开的实施例对此没有特别限制。例如，该固定材料可以为塑封层。例如，在该实施例中，面板组件中的晶圆的活性面101远离载板400，因此，形成的面板组件后进行形成导电层的步骤时可以一直保持在载板400上，从而增加面板组件的强度，但本公开的实施例不限于此，也可以将面板组件与载板分离。

从图7A和图7B可以看到，也可以在放置晶圆100之前在载板400上设置定位部件203；也可以在载板与晶圆之间设置粘结层401。定位部件203与粘接层401的设置方式与材质可以与上述实施例中的相同，在此不再赘述。

图7C-7E为根据本公开另一实施例形成面板组件的截面结构示意图。如图7C所示，将晶圆100放置在载板400上，且晶圆100的活性面101面向载板400。然后，将具有贯通的开口的型腔模205’放置于载板400上，以使所述晶圆100位于所述开口内。如图7D所示，在型腔模的开口侧壁与晶圆100的侧面之间的缝隙以及裸片之间的间隔形成固定材料206以使晶圆与型腔模连接在一起，从而形成面板组件。如图7E所示，将图7D所示的结构中的面板组件从载板400上剥离，为了增强面板组件的强度，可以将面板组件放置于另一载板500上，且面板组件的晶圆的活性面背离载板500设置，从而能够将活性面露出以进行后续的处理工艺。

从图7C-7E可以看到，在该实施例中，也可以在放置晶圆100之前在载板400上设置定位部件203；也可以在载板400与晶圆之间设置粘结层401，也可以在载板500与面板组件之间设置粘接层501。定位部件203、粘接层401和粘接层501的设置方式与材质可以与上述实施例中的相同，在此不再赘述。

例如，上述型腔模205’的材料例如可以为导电材料。在这种情况下，可以省去形成上述实施例中形成导电件204的步骤。例如，型腔模205’本身可以用作导电件，用于电镀工艺的电接触点。在一个示例中，型腔模的材料可以由FR4材料来形成。FR4材料例如是一种树脂纤维板，表面具有铜层，因此，其可以导电。

例如，利用具有开口的型腔模205’形成连接部的方案与上述通过塑封层包封晶圆的方案不同，其没有设置在晶圆背面的部分。因此，型腔模201’的厚度可以与晶圆的厚度大致相同，以在面板组件上形成较为平整的待处理面。然而，根据本公开的实施例不限于此，例如，固定材料可以为塑封层，在图7C-7E所示的实施例中，其也可以形成在晶圆的第二面上。

虽然没有特别说明，对于用于晶圆扩张的扩张膜片800，可以在合适的时候去除。例如，在图7C-7E的实施例中，可以在形成固定材料之前将扩张膜800去除。

同样，需要说明的是，虽然图7A-7E的实施例中以未在形成导电层之前在晶圆100的第一面上形成介电层的情况为例进行了描述，但根据上述实施例中在形成导电层之前在晶圆的第一面上形成介电层的面板组件同样适用于这些实施例。

在形成面板组件后，可以在面板组件的待处理面形成导电层等。在一些示例中，封装工艺包括形成种子层、导电迹线、导电柱、介电层和焊料的步骤。下面将结合本公开的一些实施例描述在晶圆的第一面上形成各种导电层以及介电层的步骤。

图8A为在面板组件的待处理面上形成一种子层603后的局部截面放大示意图；图8B为在面板组件的待处理面上形成导电层600之后的截面结构示意图。为了图示的方便，图8B中并未示出种子层603。

例如，形成导电层600的工艺可以包括形成导电迹线601和导电柱602的工艺。例如，导电迹线601和导电柱602的图案化方法可以通过光刻工艺与刻蚀工艺来完成，或者通过先形成光致抗蚀剂图案化掩膜，然后再通过电镀工艺在未被图案化掩膜覆盖的位置形成导电层，从而形成导电迹线和导电柱。例如，在面板组件的待处理面上形成第一图案化掩膜层，该第一图案化掩膜层露出要形成导电迹线的区域(例如，晶圆的第一面的至少部分区域以及所述环形区域中的至少部分区域)，进行电镀工艺以在所述晶圆的第一面上和所述环形区域内形成导电迹线601。然后，在导电迹线601上形成第二图案化掩膜层，该第二图案化掩膜层露出要形成导电柱的区域(例如，晶圆的第一面的至少部分区域以及所述环形区域中的至少部分区域)，进行电镀工艺以在导电迹线601上形成与导电迹线601连接的导电柱602。本公开的实施例对导电层的具体形成方式没有特别限定，可以采用相关技术中任意合适的方法来形成导电迹线601和导电柱602，这里不再赘述。在形成导电迹线601和导电柱602之后，可以通过刻蚀去除多余的种子层603，从而避免了相邻导电迹线之间的短路。

在根据本公开的一些示例中，在形成导电层600之后，还可以在导电层600上方形成介电保护层。如图9A所示，在形成导电层600的面板组件上，在导电层上形成介电层604。该介电层604可以用于保护所形成的导电层600。例如，介电层604可以完全覆盖导电层600以及连接部的至少部分区域。

在根据本公开的一些示例中，如图9B所示，在形成介电层604之后，将介电层604减薄，从而露出导电柱，以用于与其他部件连接。

图9C和图9D示出了另外一种形成介电层604的实施例。如图9C和图9D所示，在面板组件的晶圆的活性面上形成导电层之后，将晶圆100从面板组件分隔出来，形成独立的晶圆结构。然后，晶圆100的形成有导电层600的活性面上形成介电层604。然后再将晶圆100上的介电层604减薄，从而露出形成的导电柱602，以能够与其他部件电连接。

上述各种实施例中对介电层604减薄的步骤例如可以通过机械研磨来完成。然而，将导电柱露出的方法不限于此，例如，也可以通过在介电层604中形成通孔从而露出导电柱。

虽然图中未示出，上述导电层600也可以不包括导电柱602。在这种情况下，在形成介电层604之后，可以在介电层602中形成通孔以露出导电迹线601需要电连接的部分，并在通孔中形成凸块底层金属以用于与其他元件例如焊料进行电连接。

在本公开的一些示例中，例如，在图9B所示的在面板组件形成露出导电层的介电层604之后，将晶圆分离以形成独立的晶圆结构。

例如，导电迹线601和导电柱602的材料可以采用金、银、铜、锡、铝等材料或其它合适的导电材料。

如图10A所示，在形成有介电层604的晶圆上，形成焊料605，以与介电层604露出的导电柱602电连接。或者，在其他实施例中，焊料605通过介电层的通孔中的凸块底层金属与导电迹线电连接，本公开的实施例对此没有特别限定。

此外，图10A以在形成导电层600前未在晶圆的第一面上形成介电层为例进行了描述，但根据本公开的实施例同样适用于上述形成介电层106的情况。如图10B，在10A所示的结构的基础上，在导电层600与晶圆之间设置介电层106。介电层106中包括将导电层600与晶圆的第一面上的焊垫电连接的通孔(参照图2C和图2D)。

以上实施例对在面板组件上形成导电层，以及在形成导电层之后的晶圆上形成焊料的过程进行了描述。在形成焊料之后，根据本公开的实施例的半导体封装工艺还可以包括将晶圆结构分割成独立的芯片封装体。如图10A或10B所示，例如可以在位于裸片之间的连接部处(例如图10A或10B中虚线所示的位置)进行切割，从而避免损伤封装后的芯片。例如，在裸片004的侧面保留部分连接部材料，从而对裸片的侧面进行保护。例如，切割后所形成的半导体芯片封装体如图11A或11B所示。

以上对于根据本公开的一些实施例的半导体器件封装方法进行了描述，然而，上述各个实施例的步骤、结构或材料等在没有冲突的情况下可以彼此结合或替换。需要说明的是，在某个面上形成某个层并不限制于直接在这个面上形成这个层，而是也可以包括在这个面与这个层之间插入其他层。

根据本公开的实施例还提供一种面板组件、晶圆封装体和半导体芯片封装体。例如，面板组件为根据上述实施例的半导体器件封装方法中形成的面板组件、晶圆封装体为进行封装工艺的面板组件中分离出来的晶圆封装体，而将晶圆封装体切割之后形成半导体芯片封装体。因此，上述半导体器件封装方法的实施例中的描述均适用于面板组件、晶圆封装体和半导体封装体。下面对面板组件、晶圆封装体和半导体芯片封装体进行简单的描述，未提及的材料、结构或技术效果等均可以参照上述封装方法的实施例。

如图3A、3B、3C、6、7B、7E、8B、9A和9B等所示，例如，该面板组件包括至少一个晶圆，晶圆包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面。另外，晶圆包括彼此分离的多个裸片。该面板组件还包括连接部，位于晶圆的侧面以及多个裸片之间的间隔且连接到晶圆，连接部包括与晶圆的第一面位于同一侧的第三面和与第三面相对的第四面，所述第三面与所述第一面形成所述面板组件的待处理面。在一些示例中，连接部还包括位于所述晶圆的第二面的部分。例如，上述连接部包括塑封层，但本公开的实施例不限于此。例如，连接部的位于晶圆的第二面的部分具有预定的材料和厚度以减缓或消除面板组件的翘曲。例如，面板组件还可以包括形成在待处理面上的导电层等，这里不再赘述。

如图9C和9D以及图10A和10B等所示，根据本公开的一实施例的晶圆封装体包括：晶圆，包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面。晶圆包括彼此分离的多个裸片。该晶圆封装体还包括塑封层，位于所述晶圆的多个裸片之间的间隔，以将所述多个裸片连接。需要注意的是，虽然扩张后的晶圆包括多个彼此分离的裸片，但可以将多个裸片的活性面的总和统称为晶圆的第一面，而将多个裸片的背面的总和统称为晶圆的第二面。在一些示例中，塑封层还形成在晶圆的侧面和晶圆的第二面的至少之一。例如，晶圆封装体还包括位于晶圆的第一面上的导电层等，这里不再赘述。例如，图10B与图10A的差别在于，图10B的结构还包括位于导电层600与晶圆之间的介电层106。如图10A和10B所示，虽然以在晶圆的侧面、裸片之间的间隔以及晶圆的第二面均设置有塑封层205为例进行了描述，但塑封层205可以仅存在于晶圆的裸片之间的间隔以将整个晶圆连成一体结构。或者，塑封层205可以形成在裸片之间的间隔以及晶圆的第二面上；或者，塑封层205可以形成在裸片之间的间隔以及晶圆的侧面；或者，塑封层205可以形成在裸片之间的间隔、晶圆的侧面以及晶圆的第二面上。例如，塑封层205的位于晶圆的第二面的部分具有预定的材料和厚度以减缓或消除所述晶圆封装体的翘曲。例如，晶圆封装体中的塑封层可以包括上述图5A-6的实施例中的塑封层的至少一部分，也可以包括上述图7A-7E的实施中的固定材料的至少一部分。

如图11A和11B所示，根据本公开一实施例的半导体芯片封装体包括裸片004，该裸片004包括相对的第一面101’和第二面102’以及连接第一面101’和第二面102’的侧面103’，所述第一面101’为活性面。例如，裸片004的第一面101’和第二面102’分别为晶圆的第一面101和第二面102的一部分，而侧面103’则为切割出来的新的侧面。另外，如图11A或11B所示，在裸片004的侧面103’还设置有塑封层207。位于侧面的塑封层207可以对裸片的侧面进行保护。例如，半导体芯片封装体还包括导电层600，位于裸片004的第一面101’上，裸片004包括位于第一面101’上的焊垫104，导电层600与焊垫104电连接，且导电层600形成在裸片044的侧面103’限定的区域A内。这里由裸片的侧面限定的区域是指在平行于裸片的第一面的平面内由侧面所围成的区域。例如，导电层600的图案以及位置可以在形成连续的导电层(例如通过电镀工艺等)后通过图案化工艺而确定。例如，在根据一些实施例的面板组件或晶圆封装体中导电层600可以被图案化以被限定在每个裸片044的侧面限定的区域内，然后切割晶圆以形成半导体芯片封装体。

此外，在上述晶圆封装体的第二面也形成塑封层的情况下，裸片004的第二面102’也可以形成有塑封层。例如，塑封层的材料性质和/或厚度设计为和晶圆的活性面上的介电层和导电层等的材料和/或厚度相匹配，从而也可以防止芯片封装体的翘曲。例如，塑封层207位于裸片004的第二面102’上的部分具有预定的材料和厚度以减缓或消除半导体芯片封装体的翘曲。图11B与图11A的差别在于，图11B的结构还包括位于导电层600与裸片004之间的介电层106。

上面仅仅简单描述了根据本公开实施例中的面板组件、晶圆封装体和半导体芯片封装体。然而，如上所述，关于面板组件、晶圆封装体和半导体芯片封装体其他材料或结构特征等，均可以参照上述关于封装工艺的实施例的描述。

以上所述仅是本实用新型的示范性实施方式，而非用于限制本实用新型的保护范围，本实用新型的保护范围由所附的权利要求确定。

本申请要求于2019年3月26日递交的新加坡临时专利申请第10201902686R号、2019年4月8日递交的新加坡临时专利申请第10201903126W号、2019年6月25日递交的新加坡临时专利申请第10201905866P号的优先权、2019年9月2日递交的新加坡临时专利申请第10201908063W号的优先权和2019年5月10日递交的中国专利申请第201910390416.1，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。

Claims (10)

1.一种面板组件，其特征在于，包括：

至少一个晶圆，所述晶圆包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面，且所述晶圆包括彼此分离的多个裸片；以及

连接部，位于所述晶圆的侧面以及所述多个裸片之间的间隔且连接到所述晶圆，所述连接部包括与所述晶圆的第一面位于同一侧的第三面和与所述晶圆的第二面位于同一侧的第四面，所述第三面与所述第一面形成所述面板组件的待处理面。

2.根据权利要求1所述的面板组件，其特征在于，还包括导电层，位于所述待处理面上且至少位于所述晶圆的第一面上。

3.根据权利要求2所述的面板组件，其特征在于，所述导电层包括位于所述晶圆的第一面上的有效导电层以及位于所述晶圆外围的所述连接部的第三面上的虚设导电层。

4.根据权利要求2或3所述的面板组件，其特征在于，还包括位于所述导电层和所述晶圆之间的介电层，所述介电层中包括通孔，所述导电层通过所述介电层中的通孔与所述晶圆的第一面上的焊垫电连接。

5.根据权利要求1所述的面板组件，其特征在于，还包括导电件，从所述连接部的第三面露出，位于所述面板组件的周边区域且与所述晶圆间隔。

6.一种晶圆封装体，其特征在于，包括：

晶圆，包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面，且所述晶圆包括彼此分离的多个裸片；

塑封层，位于所述晶圆的所述多个裸片之间的间隔，以将所述多个裸片连接。

7.根据权利要求6所述的晶圆封装体，其特征在于，所述塑封层还形成在所述晶圆的第二面上，所述塑封层的位于所述晶圆的第二面的部分具有预定的材料和厚度以减缓或消除所述晶圆封装体的翘曲。

8.根据权利要求6或7所述的晶圆封装体，其特征在于，还包括：导电层，至少位于所述晶圆的第一面上，所述晶圆包括位于所述第一面上的焊垫，所述导电层与所述焊垫电连接。

9.一种半导体芯片封装体，其特征在于，包括：

裸片，包括彼此相对的第一面和第二面以及连接所述第一面和所述第二面的侧面，所述第一面为活性面；

塑封层，位于所述裸片的侧面上；

导电层，位于所述裸片的第一面上，所述裸片包括位于所述第一面上的焊垫，所述导电层与所述焊垫电连接，且所述导电层形成在所述裸片的侧面限定的区域内。

10.根据权利要求9所述的半导体芯片封装体，其特征在于，所述塑封层还形成在所述裸片的第二面上，所述塑封层位于所述裸片的第二面上的部分具有预定的材料和厚度以减缓或消除所述半导体芯片封装体的翘曲。

Images