JP4529388B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4529388B2
JP4529388B2 JP2003198881A JP2003198881A JP4529388B2 JP 4529388 B2 JP4529388 B2 JP 4529388B2 JP 2003198881 A JP2003198881 A JP 2003198881A JP 2003198881 A JP2003198881 A JP 2003198881A JP 4529388 B2 JP4529388 B2 JP 4529388B2
Authority
JP
Japan
Prior art keywords
solder ball
manufacturing
semiconductor device
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003198881A
Other languages
English (en)
Other versions
JP2005038980A (ja
Inventor
隆志 増田
祐司 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003198881A priority Critical patent/JP4529388B2/ja
Publication of JP2005038980A publication Critical patent/JP2005038980A/ja
Application granted granted Critical
Publication of JP4529388B2 publication Critical patent/JP4529388B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来の半導体装置には、一般的にCSP(chip size package)と呼ばれるもので、シリコン基板上に形成された再配線の接続パッド部上面に柱状電極を形成し、再配線を含む半導体基板上に封止膜をその上面が柱状電極の上面と面一となるように形成し、封止膜から露出された柱状電極の上面に半田ボールを形成したものがある(例えば、特許文献1参照)。
【0003】
この場合、薄型化を図るため、半田ボールを形成する前に、ウエハ状態のシリコン基板上に形成された封止膜およびシリコン基板の上面側にダイシングストリートに沿って溝を形成し、ウエハ状態のシリコン基板の下面側を溝に達するまで研磨し、個々のチップに分離するとともに、各チップのシリコン基板の厚さをある程度薄くしている。
【0004】
【特許文献1】
特開2000−294519号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置の製造方法では、半田ボールを形成する前に個々のチップに分離し、分離後の各チップに対して半田ボールを形成する方法であるために、フラックス付着、半田ボール搭載、リフロー、フラックス洗浄の各工程を各チップ毎の単品処理で行なわなければならず、さらに、場合によっては、各チップのシリコン基板下面へのレーザ照射によるマーク(捺印)の形成を単品処理で行なわなければならず、生産性が大幅に低下してしまう。
【0006】
そこで、この発明は、生産性を大幅に向上することができる半導体装置の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1に記載の発明は、一面側に半田ボールを有する半導体基板の一面側に前記半田ボールを覆って可剥離性材料を形成し、前記可剥離性材料側を研磨ステージに固定して前記半導体基板の他面側を研磨し、前記可剥離性材料を取り除き、前記半導体基板をダイシングして前記半田ボールを備えた半導体装置を複数個得ることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記可剥離性材料をその上面が平坦となるように形成することを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記可剥離性材料は、発泡剤を薄膜で被覆してなる発泡剤粒子を樹脂中に混入したものであることを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記可剥離性材料の剥離は、前記発泡剤粒子中の発泡剤を発泡させて行なうことを特徴とするものである。
請求項5に記載の発明は、請求項4に記載の発明において、前記発泡剤粒子中の発泡剤の発泡は、60〜100℃の熱水への浸漬処理により行なうことを特徴とするものである。
請求項6に記載の発明は、請求項3に記載の発明において、前記樹脂は、エポキシ系樹脂、ウレタン系樹脂、合成ゴム系材料のいずれかであることを特徴とするものである。
請求項7に記載の発明は、一面に、該一面から突き出し状に形成された半田ボールを有する半導体基板上に、変形可能な接着シートを、前記半田ボールの存在する領域で前記半田ボールの上部に固着され、且つ、前記半導体基板の周縁部で前記半田ボールの上部から前記半導体基板の一面に立ち下がるように貼り付け、前記接着シート側を研磨ステージに固定して前記半導体基板の他面側を研磨し、前記接着シートを剥離し、前記半導体基板をダイシングして前記半田ボールを備えた半導体装置を複数個得ることを特徴とするものである。
請求項8に記載の発明は、請求項7に記載の発明において、前記接着シートは、凸凹形状で変形可能なベースシートの一面に接着層が設けられたものからなることを特徴とするものである。
請求項9に記載の発明は、請求項8に記載の発明において、前記接着シートの凸凹の振幅は、前記半田ボールの高さと前記ベースシートの厚さと前記接着層の厚さとの合計値とほぼ同じであることを特徴とするものである。
請求項10に記載の発明は、請求項7に記載の発明において、前記接着シートは、平坦なベースシートの一面に変形可能な一定の厚さのスポンジ層および接着層が設けられたものからなることを特徴とするものである。
請求項11に記載の発明は、請求項10に記載の発明において、前記スポンジ層の厚さは前記半田ボールの高さよりも厚くなっていることを特徴とするものである。
請求項12に記載の発明は、請求項1または7に記載の発明において、前記半田ボールの高さは100〜300μmであることを特徴とするものである。
そして、この発明によれば、一面側に半田ボールを有する半導体基板の一面側に半田ボールを覆って可剥離性材料を形成し、あるいは、一面に、該一面から突き出し状に形成された半田ボールを有する半導体基板上に、変形可能な接着シートを、半田ボールの存在する領域で半田ボールの上部に固着され、且つ、半導体基板の周縁部で半田ボールの上部から半導体基板の一面に立ち下がるように貼り付けているので、半田ボールを一括処理で形成した後の半導体基板の他面側を研磨することができ、ひいては生産性を大幅に向上することができる。
【0008】
【発明の実施の形態】
図1はこの発明の一実施形態としての製造方法により製造された半導体装置の断面図を示す。この半導体装置は、一般的にCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面中央部には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。
【0009】
絶縁膜3の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜5が設けられている。この場合、絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。保護膜5の上面の所定の箇所には銅等からなる下地金属層7が両開口部4、6を介して接続パッド2に接続されて設けられている。下地金属層7の上面全体には銅からなる再配線8が設けられている。
【0010】
再配線8の接続パッド部上面には銅からなる柱状電極9が設けられている。再配線8を含む保護膜5の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜10がその上面が柱状電極9の上面と面一となるように設けられている。封止膜10から露出された柱状電極9の上面には半田ボール11が設けられている。ここで、半田ボール11は、その材料としては、Pb−Sn系等、Pbを含む材料の他、Ag−Sn系等、Pbを含まない材料を含む低融点金属全てを含むものとする。
【0011】
次に、この半導体装置の製造方法について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)1上にアルミニウム系金属等からなる接続パッド2、酸化シリコン等からなる絶縁膜3およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜5が設けられ、接続パッド2の中央部が絶縁膜3および保護膜5に形成された開口部4、6を介して露出されたものを用意する。
【0012】
この場合、ウエハ状態のシリコン基板1には、各半導体装置が形成される領域に所定の機能の集積回路が形成され、接続パッド2は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。また、ウエハ状態のシリコン基板1の厚さは、図1に示すシリコン基板1の厚さよりもある程度厚くなっている。
【0013】
次に、図3に示すように、両開口部4、6を介して露出された接続パッド2の上面を含む保護膜5の上面全体に下地金属層7を形成する。この場合、下地金属層7は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【0014】
次に、下地金属層7の上面にメッキレジスト膜21をパターン形成する。この場合、再配線8形成領域に対応する部分におけるメッキレジスト膜21には開口部22が形成されている。次に、下地金属層7をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜21の開口部22内の下地金属層7の上面に再配線8が形成される。次に、メッキレジスト膜21を剥離する。
【0015】
次に、図4に示すように、再配線8を含む下地金属層7の上面にメッキレジスト膜23をパターン形成する。この場合、柱状電極9形成領域に対応する部分におけるメッキレジスト膜23には開口部24が形成されている。次に、下地金属層7をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜23の開口部24内の再配線8の接続パッド部上面に柱状電極9を形成される。次に、メッキレジスト膜23を剥離し、次いで、柱状電極9および再配線8をマスクとして下地金属層7の不要な部分をエッチングして除去すると、図5に示すように、再配線8下にのみ下地金属層7が残存される。
【0016】
次に、図6に示すように、印刷法やトランスファモールド法等により、柱状電極9および再配線8を含む保護膜5の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜10をその厚さが柱状電極9の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極9の上面は封止膜10によって覆われている。次に、封止膜10および柱状電極9の上面側を適宜に研磨し、図7に示すように、柱状電極9の上面を露出させ、且つ、この露出された柱状電極9の上面を含む封止膜10の上面を平坦化する。
【0017】
次に、図8に示すように、封止膜10から露出された柱状電極9の上面に半田ボール11を形成する。この場合、まず、柱状電極9の上面に印刷法によりフラックスを付着させ、次いで、フラックス上に半田ボール搭載機を用いて半田ボールを搭載し、次いで、リフローにより柱状電極9の上面に半田ボール11を形成し、次いで、フラックス洗浄によりフラックスを除去する。この一連の半田ボール形成工程は、ウエハ状態のシリコン基板1に対して一括して行なう。
【0018】
次に、図9に示すように、印刷法やスピンコート法等により、半田ボール11を含む封止膜10の上面全体に可剥離性材料25をその厚さが半田ボール11の高さよりも厚くなるように形成する。したがって、この状態では、半田ボール11の表面は可剥離性材料25によって覆われている。
【0019】
可剥離性材料25は、詳細には図示していないが、エポキシ系樹脂、ウレタン系樹脂、合成ゴム系材料のいずれかの母材中に、発泡剤を薄膜で被覆してなる発泡剤粒子を混入したものである。一例として、主剤がエポキシ樹脂で硬化剤が脂肪族ポリアミンであると、硬化温度は50℃程度である。発泡剤粒子中の発泡剤の発泡温度は60〜100℃である。なお、可剥離性材料25としては、樹脂が半硬化状態のシート状のものを用いて、貼り付けるようにしてもよい。
【0020】
次に、必要に応じて、可剥離性材料25の上面側を適宜に研磨し、可剥離性材料25の上面を平坦化する。ここで、半田ボール11の高さが100〜300μmと比較的高くても、この半田ボール11を可剥離性材料25によって完全に覆うことができる。また、ウエハ状態のシリコン基板1に封止膜10との熱膨張係数差に起因する若干の反りがあっても、可剥離性材料25の上面を確実に且つ容易に平坦化することができる。
【0021】
次に、図10に示すように、図9に示すものの上下を反転し、すなわち、シリコン基板1を上側とし可剥離性材料25を下側として、可剥離性材料25の平坦な表面を吸着機構付きの研磨ステージ26の上面に吸着させて固定する。この状態では、可剥離性材料25の平坦な表面を研磨ステージ26の上面に載置しているため、シリコン基板1の裏面(集積回路形成面つまり半田ボール11形成面とは反対側の面)は水平面となっている。
【0022】
次に、図11に示すように、シリコン基板1の裏面側を適宜に研磨する。この場合、当初のウエハ状態のシリコン基板1に若干の反りがあっても、研磨により、シリコン基板1の裏面を平坦化することができる。次に、必要に応じて、シリコン基板1の裏面において各半導体装置に対応する領域の所定の箇所にレーザ照射によりマーク(捺印)を形成する。レーザ照射によりマークを形成するとき、シリコン基板1はその裏面側を適宜に研磨されて薄くなっているが、可剥離性材料25を備えているため、反ることはなく、したがって反り対策は不要である。
【0023】
次に、可剥離性材料25を有するシリコン基板1を60〜100℃の熱水に浸漬する。すると、可剥離性材料25中の発泡剤粒子中の発泡剤が薄膜を破って発泡し、この発泡により、可剥離性材料25が半田ボール11を含む封止膜10の表面から剥離される。次に、図12に示すように、ダイシング工程を経ると、図1に示す半導体装置が複数個得られる。
【0024】
以上のように、この製造方法では、半田ボール11を形成した後に、ウエハ状態のシリコン基板1の裏面側を研磨しているので、半田ボールを形成する前に個々のチップに分離し、分離された各チップに対して、フラックス付着、半田ボール搭載、リフロー、フラックス洗浄の各工程を行なう場合と比較して、生産性を大幅に向上することができる。また、ウエハ状態のシリコン基板1の裏面側を研磨した直後に、ウエハ状態のシリコン基板1の裏面において各半導体装置に対応する領域の所定の箇所にレーザ照射によりマーク(捺印)を形成することができるので、生産性をさらに向上することができる。
【0025】
また、分離された各チップに対して、フラックス付着、半田ボール搭載、リフロー、フラックス洗浄の各工程を行なう場合には、シリコン基板研磨後の工程数が多く、シリコン基板研磨面を傷付ける要因が多くなり、シリコン基板研磨面に付いた傷がクラックを誘発すると、不良品となってしまう。これに対し、上記製造方法では、半田ボール11を形成した後に、ウエハ状態のシリコン基板1の裏面側を研磨しているので、シリコン基板1の研磨面が傷付きにくいようにすることができる。
【0026】
なお、上記実施形態における可剥離性材料25として、例えば、フォトレジスト等のエッチングにより除去可能な材料を用い、この可剥離性材料を図9に図示された如く、半田ボール11を含む封止膜10の上面全体を覆って上面平坦状に形成し、この上面を、直接、あるいは他の適当な接着シートを介して図10に図示する如く、研磨ステージ上に固定し、シリコン基板1の裏面を研磨し、この後、エッチング液により可剥離性材料を除去するようにしてもよい。この場合、可剥離性材料は、エッチング液により剥離されるものの他、プラズマエッチング等のドライエッチングにより除去されるものであってもよい。本願では、このようなエッチング液あるいはドライエッチングにより除去されるものを含めて可剥離性材料という。
【0027】
また、上記実施形態においては、可剥離性材料25は液状のものを塗布する方法であったが、図13に示すこの発明の他の実施形態のように、波状の凸凹形状で変形可能な樹脂からなるベースシート32の一面に接着層33が設けられた接着シート31を用いるようにしてもよい。この場合、接着シート31の凸凹の振幅は、半田ボール11の高さ(例えば、100〜300μm)とベースシート32の厚さと接着層33の厚さとの合計値とほぼ同じである。
【0028】
そして、図14に示すように、半田ボール11を含む封止膜10上に接着シート31を、分離されて個々の半導体チップとなる領域内の半田ボール11がマトリクス状に配列された領域で半田ボール11の上部形状に沿って、各半田ボール11間を差し渡すように変形させ、且つ、各半導体チップを分離するダイシンラインに対応する領域で原形を維持させて、貼り付ける。この状態では、接着シート31は、半田ボール11上部と封止材10の上面間を波状に立ち下がり、立ち上がる凸凹の原形形状を維持し、その振幅は、半田ボール11の高さとベースシート32の厚さと接着層33の厚さとの合計値とほぼ同じであるため、半田ボール11上の接着シート31の最高高さ位置と原形を維持する接着シート31の最高高さ位置とは同一の水平面上に位置している。
【0029】
したがって、次の工程で、図15に示すように、図14に示すものの上下を反転し、すなわち、シリコン基板1を上側とし接着シート31を下側として、接着シート31を研磨ステージ26の上面に吸着させて固定すると、接着シート31が原形の波状形状を維持するダイシンラインに対応する領域でシリコン基板1が保持され、シリコン基板1の裏面を水平面とすることができる。そして、この状態で、シリコン基板1の裏面側を適宜に研磨する。次に、接着シート31を剥離し、次いで、ダイシング工程を経ると、図1に示す半導体装置が複数個得られる。
【0030】
ところで、平坦なベースシートの一面に厚さ100μm程度の接着層が設けられた通常の研磨用接着シートを用いると、半田ボール11の高さが80μm程度であると、半田ボール形成後のシリコン基板裏面の研磨は一応可能である。しかし、特に、ウエハ状態のシリコン基板1の周縁部には半田ボール11が存在しないため、当該周縁部が研磨時に加圧されて撓み、当該周縁部を研磨してもその厚さが半田ボール11が存在する領域の厚さよりも厚くなり、厚さむらが生じてしまう。また、半田ボール11の高さが100〜300μmと比較的高いと、接着層の厚さが100μm程度の通常の研磨用接着テープを用いての研磨は行なうことができない。
【0031】
これに対し、上記接着シート31の場合には、半田ボール11の存在しない領域で原形を維持するため、ウエハ状態のシリコン基板1の周縁部に半田ボール11が存在しなくても、原形を維持するベースシート32の剛性により、当該周縁部が研磨時に加圧されて撓むことはなく、したがって研磨後のシリコン基板1の厚さを均一にすることができる。また、上記接着シート31の場合には、半田ボール11の高さが100〜300μmと比較的高くても、研磨を行なうことができる。
【0032】
なお、接着シートは、平坦なベースシートの一面に変形可能な一定の厚さのスポンジ層および接着層が設けられたものであってもよい。この場合、スポンジ層は、その厚さが半田ボール11の高さよりもある程度厚く、封止膜10上の個々の半導体チップ領域内の半田ボール11がマトリクス状に配列された領域で半田ボール11の上部形状に沿って、各半田ボール11間を差し渡すように変形し、且つ、各半導体チップを分離するダイシンラインに対応する領域で原形を維持することになる。また、この場合、接着シートは個々の半導体チップ領域間で原形の波状形状を維持するものとしたが、接着シートはウエハ状態における外周部のみで原形の波状形状を維持するものであればよい。
【0033】
さらに、上述の実施形態においては、チップサイズのWLPの場合で説明したが、この発明はチップサイズに限られるものでなく、封止膜10および柱状電極9上にビルドアップ基板等の配線回路部を積層し該配線回路部の外部接続用端子上に半田ボールが形成された半導体装置等、配線回路部の外部接続用端子上に半田ボールを搭載した半導体装置に幅広く適用可能である。
【0034】
【発明の効果】
以上説明したように、この発明によれば、一面側に半田ボールを有する半導体基板の一面側に半田ボールを覆って可剥離性材料を形成し、あるいは、一面に、該一面から突き出し状に形成された半田ボールを有する半導体基板上に、変形可能な接着シートを、半田ボールの存在する領域で半田ボールの上部に固着され、且つ、半導体基板の周縁部で半田ボールの上部から半導体基板の一面に立ち下がるように貼り付けているので、半田ボールを一括処理で形成した後の半導体基板の他面側を研磨することができ、ひいては生産性を大幅に向上することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態としての製造方法により製造された半導体装置の断面図。
【図2】図1に示す半導体装置の製造に際し、当初用意したものの断面図。
【図3】図2に続く工程の断面図。
【図4】図3に続く工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8に続く工程の断面図。
【図10】図9に続く工程の断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】この発明の他の実施形態としての製造方法において、所定の工程の断面図。
【図14】図13に続く工程の断面図。
【図15】図14に続く工程の断面図。
【符号の説明】
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
8 再配線
9 柱状電極
10 封止膜
11 半田ボール
25 可剥離性材料
31 接着シート

Claims (12)

  1. 一面側に半田ボールを有する半導体基板の一面側に前記半田ボールを覆って可剥離性材料を形成し、前記可剥離性材料側を研磨ステージに固定して前記半導体基板の他面側を研磨し、前記可剥離性材料を取り除き、前記半導体基板をダイシングして前記半田ボールを備えた半導体装置を複数個得ることを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の発明において、前記可剥離性材料をその上面が平坦となるように形成することを特徴とする半導体装置の製造方法。
  3. 請求項1に記載の発明において、前記可剥離性材料は、発泡剤を薄膜で被覆してなる発泡剤粒子を樹脂中に混入したものであることを特徴とする半導体装置の製造方法。
  4. 請求項3に記載の発明において、前記可剥離性材料の剥離は、前記発泡剤粒子中の発泡剤を発泡させて行なうことを特徴とする半導体装置の製造方法。
  5. 請求項4に記載の発明において、前記発泡剤粒子中の発泡剤の発泡は、60〜100℃の熱水への浸漬処理により行なうことを特徴とする半導体装置の製造方法。
  6. 請求項3に記載の発明において、前記樹脂は、エポキシ系樹脂、ウレタン系樹脂、合成ゴム系材料のいずれかであることを特徴とする半導体装置の製造方法。
  7. 一面に、該一面から突き出し状に形成された半田ボールを有する半導体基板上に、変形可能な接着シートを、前記半田ボールの存在する領域で前記半田ボールの上部に固着され、且つ、前記半導体基板の周縁部で前記半田ボールの上部から前記半導体基板の一面に立ち下がるように貼り付け、前記接着シート側を研磨ステージに固定して前記半導体基板の他面側を研磨し、前記接着シートを剥離し、前記半導体基板をダイシングして前記半田ボールを備えた半導体装置を複数個得ることを特徴とする半導体装置の製造方法。
  8. 請求項7に記載の発明において、前記接着シートは、凸凹形状で変形可能なベースシートの一面に接着層が設けられたものからなることを特徴とする半導体装置の製造方法。
  9. 請求項8に記載の発明において、前記接着シートの凸凹の振幅は、前記半田ボールの高さと前記ベースシートの厚さと前記接着層の厚さとの合計値とほぼ同じであることを特徴とする半導体装置の製造方法。
  10. 請求項7に記載の発明において、前記接着シートは、平坦なベースシートの一面に変形可能な一定の厚さのスポンジ層および接着層が設けられたものからなることを特徴とする半導体装置の製造方法。
  11. 請求項10に記載の発明において、前記スポンジ層の厚さは前記半田ボールの高さよりも厚くなっていることを特徴とする半導体装置の製造方法。
  12. 請求項1または7に記載の発明において、前記半田ボールの高さは100〜300μmであることを特徴とする半導体装置の製造方法。
JP2003198881A 2003-07-18 2003-07-18 半導体装置の製造方法 Expired - Fee Related JP4529388B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003198881A JP4529388B2 (ja) 2003-07-18 2003-07-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003198881A JP4529388B2 (ja) 2003-07-18 2003-07-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005038980A JP2005038980A (ja) 2005-02-10
JP4529388B2 true JP4529388B2 (ja) 2010-08-25

Family

ID=34208491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003198881A Expired - Fee Related JP4529388B2 (ja) 2003-07-18 2003-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4529388B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018452A1 (fr) * 2006-08-07 2008-02-14 Kyocera Corporation Procédé de fabrication d'un dispositif à ondes acoustiques de surface
CN113514300A (zh) * 2021-07-09 2021-10-19 长鑫存储技术有限公司 半导体结构处理治具及半导体结构处理治具制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001526464A (ja) * 1997-12-08 2001-12-18 ミネソタ マイニング アンド マニュファクチャリング カンパニー Z軸の電気的接続を行う方法および装置
JP2003064329A (ja) * 2001-08-30 2003-03-05 Nitto Denko Corp エネルギー線硬化型熱剥離性粘着シート、これを用いた切断片の製造方法、及びその切断片
JP2004327724A (ja) * 2003-04-24 2004-11-18 Nec Electronics Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001526464A (ja) * 1997-12-08 2001-12-18 ミネソタ マイニング アンド マニュファクチャリング カンパニー Z軸の電気的接続を行う方法および装置
JP2003064329A (ja) * 2001-08-30 2003-03-05 Nitto Denko Corp エネルギー線硬化型熱剥離性粘着シート、これを用いた切断片の製造方法、及びその切断片
JP2004327724A (ja) * 2003-04-24 2004-11-18 Nec Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005038980A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
JP4343286B2 (ja) 半導体装置の製造方法
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
KR100865458B1 (ko) 칩형 전자 부품들 및 그 제조 방법, 그 제조에 사용하는 의사 웨이퍼 및 그 제조 방법
US20010002044A1 (en) Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed
JP5563814B2 (ja) 半導体装置及びその製造方法
EP1043772A2 (en) Method for packaging and mounting semiconductor device and device obtained thereby
JP3409759B2 (ja) 半導体装置の製造方法
US8883627B2 (en) Method for chip packaging
TWM595330U (zh) 面板組件、晶圓封裝體以及晶片封裝體
JP4742252B2 (ja) 半導体装置の製造方法
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
US7952200B2 (en) Semiconductor device including a copolymer layer
JP4135390B2 (ja) 半導体装置およびその製造方法
JP2001274182A (ja) 電子部品の製造方法
US20230299027A1 (en) Structure and method for semiconductor packaging
JP4529388B2 (ja) 半導体装置の製造方法
JP2004327724A (ja) 半導体装置及びその製造方法
JP2008130705A (ja) 半導体装置の製造方法
JP2000195890A (ja) 半導体装置の製造方法
JP2005064228A (ja) 電子部品およびその製造方法
JP2000340593A (ja) 半導体装置の製造方法
JP2005064227A (ja) 電子部品およびその製造方法
JP2001077145A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees