JP4343286B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4343286B2
JP4343286B2 JP19517198A JP19517198A JP4343286B2 JP 4343286 B2 JP4343286 B2 JP 4343286B2 JP 19517198 A JP19517198 A JP 19517198A JP 19517198 A JP19517198 A JP 19517198A JP 4343286 B2 JP4343286 B2 JP 4343286B2
Authority
JP
Japan
Prior art keywords
wafer
tape
flux
solder
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19517198A
Other languages
English (en)
Other versions
JP2000031185A5 (ja
JP2000031185A (ja
Inventor
勝 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP19517198A priority Critical patent/JP4343286B2/ja
Priority to TW088111432A priority patent/TW429398B/zh
Priority to KR1019990027176A priority patent/KR100572525B1/ko
Priority to US09/350,287 priority patent/US6060373A/en
Publication of JP2000031185A publication Critical patent/JP2000031185A/ja
Publication of JP2000031185A5 publication Critical patent/JP2000031185A5/ja
Application granted granted Critical
Publication of JP4343286B2 publication Critical patent/JP4343286B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

【０００１】
【発明の属する技術分野】
本発明は、小型、薄型要求に対応されるフリップチップ半導体装置の製造方法に係わり、更に詳しくは、ＩＣ能動面を保護した状態でバックグラインドして薄型加工した半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。カメラ一体型ＶＴＲや携帯電話機等の登場により、ベア・チップと略同じ寸法の小型パッケージ、所謂ＣＳＰ（チップサイズ／スケール・パッケージ）を載せた携帯機器が相次いで登場してきている。最近ＣＳＰの開発は急速に進み、半導体装置の小型、薄型化の要求が本格化している。
【０００３】
そこで、小型、薄型化要求に対応する従来のフリップチップ半導体装置の製造方法について以下その概要を説明する。
【０００４】
一般的に、ＩＣウェハーのパッド電極面に半田バンプを形成する方法には、スタッドバンプ方式、ボールバンプ方式及びメッキバンプ方式等があるが、その中で、パッド電極位置にレジストにて窓を形成し半田浴槽中に浸漬してメッキにて半田バンプを形成するメッキバンプ方式は、パッド電極間の狭い配列でバンプを形成することが可能で、ＩＣチップの小型化には有効な半田バンプの形成手段である。
【０００５】
図３は、従来の半導体装置の製造方法を示す製造工程のフローチャートと各工程に対応する工程説明図である。（ａ）は、半導体素子形成工程で、所定の厚み、例えば、ｔ１＝６２５μｍのＩＣウェハー１上の所定位置に複数個のパッド電極２を形成する。（ｂ）は、バックグラインド用テープ貼着工程で、前記ＩＣウェハー１のパッド電極２面に紫外線照射により剥離可能な両面粘着テープ３（バックグラインド用テープ）の一方の面を貼着する。（ｃ）は、バックグラインド工程で、前記バックグラインド用テープ３の他方の面を図示しないグラインダ装置の研削テーブルに貼着し、研削砥石４でＩＣウェハー１の裏面を所定の厚み、例えば、ｔ２＝４００μｍに研削する。（ｄ）は、バックグラインド用テープ剥離工程で、前記バックグラインド用テープ３にＵＶ照射して粘着面を硬化させることにより粘着力を無くしバックグラインド用テープ３をＩＣウェハー１から剥離する。（ｅ）は、半田層形成工程で、ＩＣウェハー１のパッド電極２位置にレジストにて窓を形成し半田浴槽中に浸漬してメッキにてパッド電極２上に半田層５を形成する。（ｆ）は、フラックス塗布工程で、前記半田層５を被覆するようにスピンナー法にてフラックス６を一様に塗布する。（ｇ）は、半田バンプ形成工程で、前記半田層５を所定の温度でリフローすることにより、半田はボール状に丸められてパッド電極２上に半田バンプ７が形成される。（ｈ）は、フラックス洗浄工程で、前記ＩＣ能動面のフラックス６を除去する。上記した（ａ）〜（ｈ）の工程を経て、次の検査工程（ｉ）に送られる。以上により、半導体装置の製造工程は終了する。
【０００６】
【発明が解決しようとする課題】
しかしながら、前述した半導体装置の製造方法には次のような問題点がある。即ち、ＩＣウェハーのパッド電極上に半田バンプを形成する前に、ＩＣウェハーの厚みを、ｔ１→ｔ２（例えば、６２５μｍ→４００μｍ）の所定の厚みに研削する。その後に、パッド電極上に半田メッキし半田層を形成し、その上にフラックス塗布し、リフローして半田層を丸め半田バンプを形成するが、ＩＣウェハーを研削した際に生じた微細なマイクロクラックが前記半田バンプ形成時に進行してウェハーの割れ不良が多発する等の問題があった。
【０００７】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、ＩＣウェハーの割れの発生がなく、且つ、製造工程を簡略化し、生産性が優れた、安価な半導体装置の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明における半導体装置の製造方法は、ＩＣウェハー上の所定位置に複数個のパッド電極を形成する工程と、前記ＩＣウェハーのパッド電極上に半田層を形成する工程と、前記半田層を被覆するようにフラックスを塗布するフラックス塗布工程と、前記半田層を溶融させることにより、バンプを形成する工程と、前記ＩＣウェハーの前記バンプを形成した面にバックグラインド用テープを貼着するバックグラインド用テープ貼着工程と、前記フラックスを前記ＩＣウェハーの能動面と前記バックグラインド用テープとの間に介在させた状態で前記バックグラインド用テープを貼着していない前記ＩＣウェハーの他方の面を研削するバックグラインド工程と、前記バックグラインド用テープを前記ＩＣウェハーから剥離するバックグラインド用テープ剥離工程を、この記載工程順に実施することを特徴とするものである。
【００１０】
【発明の実施の形態】
以下図面に基づいて本発明における半導体装置の製造方法について説明する。図１は、本発明の第１の実施の形態に係わる半導体装置の製造方法を示す製造工程のフローチャートと各工程に対応する工程説明図である。図において、従来技術と同一部材は同一符号で示す。
【００１１】
図１において、（ａ）は、半導体素子形成工程で、従来と同様に、所定の厚み、例えば、ｔ１＝６２５μｍのＩＣウェハー１上の所定位置に複数個のパッド電極２を形成する。（ｂ）は、バッド上に半田層を形成する工程で、ＩＣウェハー１のパッド電極２位置にメッキバンプ方式により半田層５を形成する。（ｃ）は、フラックス塗布工程で、前記半田層５を被覆するようにスピンナー法にてフラックス６を一様に塗布する。（ｄ）は、半田バンプ形成工程で、前記半田層５を所定の温度でリフローすることにより、半田はボール状に丸められてパッド電極２上に半田バンプ７が形成される。（ｅ）は、バックグラインド用テープ貼着工程で、ＩＣウェハー１のパッド電極２面に、ＩＣウェハー１のグラインド面と平行に紫外線照射により硬化させて剥離可能な両面粘着テープ３（バックグラインド用テープ）の一方の面を貼着する。（ｆ）は、バックグラインド工程で、前記バックグラインド用テープ３の他方の面を図示しないグラインダ装置の研削テーブルに貼着し、研削砥石４でＩＣウェハー１の裏面を所定の厚み、例えば、ｔ２＝４００μｍに研削する。（ｇ）は、バックグラインド用テープ剥離工程で、前記バックグラインド用テープ３にＵＶ照射してバックグラインド用テープ３をＩＣウェハー１から剥離する。（ｈ）は、フラックス洗浄工程で、前記ＩＣ能動面のフラックス６を除去する。上記した（ａ）〜（ｈ）の工程を経て、次の検査工程（ｉ）に送られる。以上により、半導体装置の製造工程は終了する。
【００１２】
上記した様に、バックグラインド工程において、半田バンプ形成工程で塗布したフラックスがＩＣの能動面を保護しているので、研削中に発生したシリコン（Ｓｉ）のカスがＩＣの能動面に付着することがなく、フラックス洗浄工程の際に容易に除去することができる。半田層を丸める半田バンプ形成工程がバックグラインド工程の前に入るので、ＩＣウェハーを研削した際に微細なマイクロクラックが発生したとしても、クラックが進行することがなく、ウェハーの割れ不良は発生しない。また、半田バンプ全体も含めて全体を均一にフラックスで固めることができるので、バックグラインド工程時に半田バンプへ荷重が集中するのを防止でき、半田バンプの変形などを防止できる効果がある。
【００１３】
図２は、本発明の第２の実施の形態に係わる半導体装置の製造方法を示す製造工程のフローチャートと各工程に対応する工程説明図である。前述の第１の実施の形態と異なるところを説明する。
【００１４】
図２において、（ａ）半導体素子形成工程、（ｂ）パッド上に半田層を形成する工程、（ｃ）フラックス塗布工程、（ｄ）半田層を丸めるバンプ形成工程は同様であるので説明は省略する。（ｅ）で、バンプ形成で役立ったフラックス６を洗浄工程で除去する。（ｆ）は、ＩＣ能動面保護膜形成工程で、ＩＣ能動面保護膜８、例えば、フォトレジスト等により半田バンプ上を一様に覆う。次に、（ｇ）バックグラインド用テープ貼着工程、（ｈ）バックグラインド工程、（ｉ）バックグラインド用テープ剥離工程は前述の第１の実施の形態と同様である。（ｊ）は、保護膜除去工程で、ＩＣ能動面を保護していたＩＣ能動面保護膜８を除去する。（ｋ）は、洗浄工程で、ＩＣウェハー１を洗浄する。上記した（ａ）〜（ｋ）の工程を経て、次の検査工程（ｌ）に送られる。以上により、半導体装置の製造工程は終了する。
【００１５】
上記した様に、バックグラインド工程の前にパッド上の半田層をリフローして半田バンプを形成し、その後にＩＣ能動面をＩＣ能動面保護膜で保護されている状態でバックグラインドするので、ＩＣウェハーを研削中に発生したＳｉカスがＩＣの能動面に付着することがない。Ｓｉカスは保護膜除去及び洗浄工程で容易に排除できるものである。また、前述した第１の実施の形態と同様に、ＩＣウェハーを研削した際に微細なマイクロクラックが発生したとしても、後工程に半田のリフロー工程がないのでクラックが進行することがなく、ウェハーの割れ不良は発生しない。
【００１６】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、半田メッキ層をリフローして半田バンプ形成後に、ＩＣの能動面を保護膜で保護された状態でバックグラインドしてＩＣウェハーの薄型化を行うものである。従って、ＩＣ能動面にＳｉ等の研削カスの付着もなく、従来の様に、ＩＣウェハーを研削した際に生じた微細なマイクロクラックが半田バンプ形成時に進行して発生するウェハーの割れ不良がなくなった。また、特に第１の実施の形態においては、半田バンプ形成時に塗布したフラックスをそのままＩＣ能動面保護膜として使用するので、製造工程が簡略化し、生産性の優れた、安価な半導体装置の製造方法を提供することだ可能になった。また、フラックスをそのままＩＣ能動面保護膜として使用する場合は、半田バンプ全体も含めて全体を均一にフラックスで固めることができるので、バックグラインド工程時に半田バンプへ荷重が集中するのを防止でき、半田バンプの変形などを防止できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる半導体装置の製造方法を示す製造工程のフローチャートと各工程に対応する工程説明図である。
【図２】本発明の第２の実施の形態に係わる半導体装置の製造方法を示す製造工程のフローチャートと各工程に対応する工程説明図である。
【図３】従来の半導体装置の製造方法を示す製造工程のフローチャートと各工程に対応する工程説明図である。
【符号の説明】
１ ＩＣウェハー
２ パッド電極
３ バックグラインド用テープ
４ 研削砥石
５ 半田層
６ フラックス
７ 半田バンプ
８ ＩＣ能動面保護膜

Claims (1)

  1. ＩＣウェハー上の所定位置に複数個のパッド電極を形成する工程と、
    前記ＩＣウェハーのパッド電極上に半田層を形成する工程と、
    前記半田層を被覆するようにフラックスを塗布するフラックス塗布工程と、
    前記半田層を溶融させることにより、バンプを形成する工程と、
    前記ＩＣウェハーの前記バンプを形成した面にバックグラインド用テープを貼着するバックグラインド用テープ貼着工程と、
    前記フラックスを前記ＩＣウェハーの能動面と前記バックグラインド用テープとの間に介在させた状態で前記バックグラインド用テープを貼着していない前記ＩＣウェハーの他方の面を研削するバックグラインド工程と、
    前記バックグラインド用テープを前記ＩＣウェハーから剥離するバックグラインド用テープ剥離工程を、この記載工程順に実施する
    ことを特徴とする半導体装置の製造方法。
JP19517198A 1998-07-10 1998-07-10 半導体装置の製造方法 Expired - Lifetime JP4343286B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19517198A JP4343286B2 (ja) 1998-07-10 1998-07-10 半導体装置の製造方法
TW088111432A TW429398B (en) 1998-07-10 1999-07-06 Method for manufacturing a flip chip semiconductor device
KR1019990027176A KR100572525B1 (ko) 1998-07-10 1999-07-07 플립 칩 반도체 장치를 제조하는 방법
US09/350,287 US6060373A (en) 1998-07-10 1999-07-09 Method for manufacturing a flip chip semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19517198A JP4343286B2 (ja) 1998-07-10 1998-07-10 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2000031185A JP2000031185A (ja) 2000-01-28
JP2000031185A5 JP2000031185A5 (ja) 2005-10-27
JP4343286B2 true JP4343286B2 (ja) 2009-10-14

Family

ID=16336632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19517198A Expired - Lifetime JP4343286B2 (ja) 1998-07-10 1998-07-10 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6060373A (ja)
JP (1) JP4343286B2 (ja)
KR (1) KR100572525B1 (ja)
TW (1) TW429398B (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437591B1 (en) 1999-03-25 2002-08-20 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
JP3423245B2 (ja) * 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
US6258703B1 (en) * 1999-07-21 2001-07-10 International Business Machines Corporation Reflow of low melt solder tip C4's
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
KR100674501B1 (ko) * 1999-12-24 2007-01-25 삼성전자주식회사 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
US6190943B1 (en) * 2000-06-08 2001-02-20 United Test Center Inc. Chip scale packaging method
TW452873B (en) * 2000-06-21 2001-09-01 Advanced Semiconductor Eng Manufacturing method of wafer scale semiconductor package structure
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
KR100394377B1 (ko) * 2000-09-07 2003-08-14 이진구 플립칩용 범프 제조 방법
JP2002093831A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
US7174627B2 (en) * 2001-01-26 2007-02-13 Irvine Sensors Corporation Method of fabricating known good dies from packaged integrated circuits
US6949158B2 (en) * 2001-05-14 2005-09-27 Micron Technology, Inc. Using backgrind wafer tape to enable wafer mounting of bumped wafers
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
WO2003005782A2 (en) * 2001-07-02 2003-01-16 Irvine Sensors Corporation Stackable microcircuit and method of making the same
JP3649169B2 (ja) * 2001-08-08 2005-05-18 松下電器産業株式会社 半導体装置
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
US6624048B1 (en) * 2001-12-05 2003-09-23 Lsi Logic Corporation Die attach back grinding
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6753482B1 (en) 2002-05-06 2004-06-22 Micron Technology, Inc. Semiconductor component with adjustment circuitry
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US6903442B2 (en) 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US6638837B1 (en) * 2002-09-20 2003-10-28 Taiwan Semiconductor Manufacturing Company Method for protecting the front side of semiconductor wafers
US20050176233A1 (en) * 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US7388294B2 (en) 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP4049035B2 (ja) * 2003-06-27 2008-02-20 株式会社デンソー 半導体装置の製造方法
US20050147489A1 (en) * 2003-12-24 2005-07-07 Tian-An Chen Wafer supporting system for semiconductor wafers
JP4260617B2 (ja) * 2003-12-24 2009-04-30 株式会社ルネサステクノロジ 半導体装置の製造方法
EP1714316A1 (en) * 2004-02-11 2006-10-25 Infineon Technologies AG Semiconductor package with contact support layer and method to produce the package
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
JP4547187B2 (ja) * 2004-05-24 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100618543B1 (ko) * 2004-06-15 2006-08-31 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
CN100435300C (zh) * 2005-09-28 2008-11-19 相丰科技股份有限公司 晶片封装方式
JP2007123362A (ja) * 2005-10-25 2007-05-17 Disco Abrasive Syst Ltd デバイスの製造方法
US20070238222A1 (en) 2006-03-28 2007-10-11 Harries Richard J Apparatuses and methods to enhance passivation and ILD reliability
JP2007266191A (ja) * 2006-03-28 2007-10-11 Nec Electronics Corp ウェハ処理方法
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US9064716B2 (en) * 2009-09-30 2015-06-23 Virtium Technology, Inc. Stacking devices at finished package level
US9136144B2 (en) * 2009-11-13 2015-09-15 Stats Chippac, Ltd. Method of forming protective material between semiconductor die stacked on semiconductor wafer to reduce defects during singulation
US8642390B2 (en) 2010-03-17 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Tape residue-free bump area after wafer back grinding
JP2012079911A (ja) * 2010-10-01 2012-04-19 Disco Abrasive Syst Ltd 板状物の加工方法
JP2012079910A (ja) * 2010-10-01 2012-04-19 Disco Abrasive Syst Ltd 板状物の加工方法
CN105097481A (zh) * 2014-04-24 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的封装方法
JP7470411B2 (ja) 2020-09-30 2024-04-18 フジコピアン株式会社 ウェーハ加工用積層体、それを用いた薄型ウェーハの製造方法及び薄型ウェーハ個片化の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2715002B1 (fr) * 1994-01-07 1996-02-16 Commissariat Energie Atomique Détecteur de rayonnement électromagnétique et son procédé de fabrication.
US5989939A (en) * 1996-12-13 1999-11-23 Tessera, Inc. Process of manufacturing compliant wirebond packages
US5909634A (en) * 1996-12-20 1999-06-01 Texas Instruments Method and apparatus for forming solder on a substrate
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection

Also Published As

Publication number Publication date
KR20000011527A (ko) 2000-02-25
KR100572525B1 (ko) 2006-04-24
JP2000031185A (ja) 2000-01-28
TW429398B (en) 2001-04-11
US6060373A (en) 2000-05-09

Similar Documents

Publication Publication Date Title
JP4343286B2 (ja) 半導体装置の製造方法
JP2001127206A (ja) チップスケールパッケージの製造方法及びｉｃチップの製造方法
US6338980B1 (en) Method for manufacturing chip-scale package and manufacturing IC chip
KR100337412B1 (ko) 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법
JP4403631B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP5563814B2 (ja) 半導体装置及びその製造方法
JP2001313350A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2000031185A5 (ja)
TW200832644A (en) Water level package with good CTE performance and method of the same
US20170025370A1 (en) Chip scale sensing chip package and a manufacturing method thereof
JP2005064499A (ja) 半導体素子製造方法
JP2004282035A (ja) 半導体装置の製造方法
CN1645597B (zh) 半导体器件及其制造方法
JP2001196404A (ja) 半導体装置及びその製造方法
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
US20090206480A1 (en) Fabricating low cost solder bumps on integrated circuit wafers
JP2000040773A (ja) 樹脂封止型半導体装置とその製造方法
US6426283B1 (en) Method for bumping and backlapping a semiconductor wafer
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JP2002299500A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ
JP3727939B2 (ja) 半導体装置の製造方法
JP2004087661A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2008130705A (ja) 半導体装置の製造方法
JP4529388B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070419

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070808

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070914

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140717

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term