JP3530158B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3530158B2
JP3530158B2 JP2001250483A JP2001250483A JP3530158B2 JP 3530158 B2 JP3530158 B2 JP 3530158B2 JP 2001250483 A JP2001250483 A JP 2001250483A JP 2001250483 A JP2001250483 A JP 2001250483A JP 3530158 B2 JP3530158 B2 JP 3530158B2
Authority
JP
Japan
Prior art keywords
main surface
semiconductor device
central region
semiconductor
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001250483A
Other languages
English (en)
Other versions
JP2003060120A (ja
Inventor
清 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001250483A priority Critical patent/JP3530158B2/ja
Priority to US10/045,099 priority patent/US6580152B2/en
Publication of JP2003060120A publication Critical patent/JP2003060120A/ja
Priority to US10/418,210 priority patent/US20030207496A1/en
Application granted granted Critical
Publication of JP3530158B2 publication Critical patent/JP3530158B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものである。特に本発明は、裏面が
露出した半導体チップを有する半導体装置及びその製造
方法に関するものである。
【０００２】
【従来の技術】携帯機器の小型化に伴い、携帯機器に搭
載される半導体装置の小型化が要求されている。この要
求にこたえるため、半導体チップの外形寸法とほぼ同じ
外形寸法を有するチップサイズパッケージ（Chip Size
Package）と称される半導体装置が出現している。チッ
プサイズパッケージの１形態としては、ウエハレベルチ
ップサイズパッケージ（Wafer Level Chip Size Packag
e）もしくはウエハレベルチップスケールパッケージ（W
afer Level Chip Scale Package）と称される半導体装
置が存在する。このようなウエハレベルチップサイズパ
ッケージ（以下、ＷＣＳＰと称す。）では、半導体チッ
プ（半導体基板）の表面は樹脂封止されているが、裏面
（シリコン面）は露出した構造になっている。
【０００３】このようなＷＣＳＰは、半導体チップの表
面側が実装基板に対面するように実装基板に搭載され
る。つまり、ＷＣＳＰは、半導体チップの裏面が上向き
にされた状態で実装基板に搭載される。
【０００４】実装基板に搭載されたＷＣＳＰは、その後
外観検査が実行される。外観検査の項目としては、例え
ば、位置検査や高さ検査がある。位置検査とは、ＷＣＳ
Ｐが実装基板上の所定の位置に搭載されているか否かを
検査するものである。高さ検査とは、ＷＣＳＰが実装基
板表面に対して傾斜して搭載されているか否かを検査す
るものである。
【０００５】以上の外観検査を実行する外観検査装置と
しては、レーザー光線を使用した装置が存在する。この
ような外観検査装置では、次のような動作が実行され
る。
【０００６】まず、外観検査装置に備えられたレーザー
光源が、実装基板及び検査対象である電子部品（ＷＣＳ
Ｐ）に照射される。照射されたレーザー光線は、実装基
板及び電子部品（ＷＣＳＰ）で反射され、外観検査装置
に備えられた受光装置がこの反射されたレーザー光線を
受光する。このレーザー光線の照射及び受光の一連の動
作は、実装基板をＸ軸方向もしくはＹ軸方向に移動させ
ることによって実行される。すなわち、レーザー光線は
電子部品（ＷＣＳＰ）上及び実装基板上をスキャンす
る。外観検査装置は、上記一連の動作の間、レーザー光
源から照射されたレーザー光線の強度と、受光装置が受
光したレーザー光線の強度との差異を計測する。これに
よって、外観検査装置は、電子部品（ＷＣＳＰ）の外形
（輪郭）を認識する。外観検査装置は、この認識結果に
基づいて、上述した位置検査や高さ検査を実行する。
【０００７】
【発明が解決しようとする課題】しかしながら、ＷＣＳ
Ｐでは、ＷＣＳＰの厚さをより薄くするため、及びシリ
コンの線膨張係数と実装基板の線膨張係数との差を考慮
して等の理由により、半導体チップの裏面（シリコン
面）は研磨されているので鏡面状態である。このような
鏡面状態のシリコン面を有するＷＣＳＰと実装基板とに
上記のようにレーザー光線を照射した場合、実装基板で
反射され受光装置に戻ってくる光の強度と、ＷＣＳＰで
反射され受光装置に戻ってくる光の強度との差が小さ
い、すなわちコントラストが低い。そのため、外観検査
装置は、ＷＣＳＰの外形（輪郭）を認識することが困難
であった。従って、ＷＣＳＰが実装基板上の所定の位置
に搭載されているか否か、ＷＣＳＰが実装基板表面に対
して傾斜して搭載されているか否かを外観検査装置で判
定することが困難であった。従って、外観検査が容易な
半導体装置が望まれていた。
【０００８】
【課題を解決するための手段】本発明は、上記課題を克
服するために考え出されたものである。本願において開
示される発明のうち、代表的な半導体装置の概要は以下
の通りである。
【０００９】すなわち、回路素子が形成された第１の主
表面と、前記第１の主表面に実質的に対向する第２の主
表面と、前記第１の主表面と前記第２の主表面との間の
複数の側面とを有する半導体基板と、前記第１の主表面
上部に形成され、前記回路素子と電気的に接続された複
数の外部端子とを備えた半導体装置である。そしてこの
半導体装置の第２の主表面は、中央領域及び前記中央領
域を囲む周辺領域を有し、前記周辺領域には第１の段差
部が形成されていることを特徴としている。
【００１０】また、本願において開示される発明のう
ち、代表的な半導体装置の製造方法の概要は以下の通り
である。
【００１１】すなわち、第１の主表面と、前記第１の主
表面に実質的に対向する第２の主表面と、複数のスクラ
イブラインによって区画された複数の半導体装置形成部
を有する半導体ウエハを準備する工程と、前記半導体装
置形成部の前記第１の主表面に回路素子を形成する工程
と、前記半導体装置形成部の前記第１の主表面上部に前
記回路素子と電気的に接続される複数の外部端子を形成
する工程と、前記各スクライブラインを含む前記第２の
主表面の所定の領域に第１の幅を有する第１の溝を形成
する工程と、前記第１の溝内の前記スクライブラインを
研削し前記各半導体装置形成部を個片化する工程とを有
することを特徴としている。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。なお、説明を容易にするた
め、同様の構成には同様の符号を付与する。また、重複
した構成の説明は省略する。
【００１３】（第１の実施の形態）図１は本発明の第１
の実施の形態の半導体装置１０１の裏面を示す平面透視
図であり、図２は図１の線２−２についての概略断面図
である。
【００１４】半導体装置１０１は、先に説明した通りの
ＷＣＳＰである。半導体装置１０１は、半導体基板１０
３（半導体チップとも称される。）と、封止樹脂１１１
と、複数の突起電極１１３とを有する。
【００１５】図１及び図２に示されている通り、この半
導体装置１０１は、半導体チップの外形寸法とほぼ同じ
外形寸法を有している。本実施の形態においては、半導
体装置１０１は、例えば１辺が８ｍｍである略四角形状
である。
【００１６】半導体基板１０３は、回路素子が形成され
た表面１０９（第１の主表面）と、この表面１０９に実
質的に対向する裏面１０５（第２の主表面）と、表面１
０９と裏面１０５との間を結ぶ複数の側面とを有する。
半導体基板１０３はさらに、裏面１０５に形成された段
差部１０７（凹部もしくは溝部とも称される。）を有す
る。この段差部１０７が本発明の特徴的な部分であり、
この段差部１０７は、半導体基板１０３の裏面１０５の
中央領域を囲む周辺領域に形成されている。すなわち、
この段差部１０７は、第１の側面１１５と、この第１の
側面１１５に対向する第２の側面１１７と、この第１の
側面１１５及び第２の側面１１７に隣接する第３の側面
１１９及び第４の側面１２１に沿って形成されている。
ここで、“側面に沿って”とは、段差部１０７が側面を
起点として裏面１０５に形成されていること、もしくは
段差部１０７が側面の一部が削り取られることによって
裏面１０５に形成されていることを意味する。
【００１７】封止樹脂１１１は、半導体基板１０３の表
面１０９上に形成されており、表面１０９に形成された
図示しない回路素子を外部環境から保護する機能を有す
る。
【００１８】複数の突起電極１１３は、封止樹脂１１１
内部に形成された図示しないポスト上に形成され、この
ポストによって半導体基板１０３に形成された回路素子
と電気的に接続されている。これらの突起電極１１３
は、半導体装置１０１の外部端子として機能する。な
お、ポストについては後に詳述する。
【００１９】図３は、本発明の第１の実施の形態の半導
体装置１０１の表面を示す平面透視図であり、図４は図
３の線４−４についての詳細断面図である。
【００２０】図３には、電極パッド３０１、金属配線層
３０３及び突起電極１１３が示されている。電極パッド
３０１及び金属配線層３０３は、封止樹脂１１１の下層
に位置するため、電極パッド３０１及び金属配線層３０
３は点線で示されている。
【００２１】図３に示されているように、半導体基板１
０３の表面１０９の周辺領域には、１６個の電極パッド
３０１が例えば１００μｍ間隔で設けられている。
【００２２】半導体基板１０３の表面１０９の中央領域
上には、１６個の突起電極１１３が行列状に配置されて
いる。各突起電極１１３は、対応する金属配線層３０３
と図示しないポストを介して電気的に接続されている。
【００２３】金属配線層３０３は、外部端子の位置を半
導体基板１０３の周辺部から半導体基板１０３の中央領
域に実質的にシフトさせる機能を果たす。一般的に、こ
のようなシフトは再配置と称され、故にこのようなシフ
トを行う金属配線層３０３は再配置配線もしくは再配線
と称される。このように、外部端子として機能する突起
電極１１３を半導体基板１０３の中央領域に配置させる
ことにより、半導体装置１０１に接続される実装基板の
小型化が可能となる。
【００２４】次に図４を使用して、半導体装置１０１の
構成をより詳細に説明する。シリコンからなる半導体基
板１０３の表面１０９（第１の主表面）には図示しない
複数の回路素子が形成されており、半導体基板１０３の
裏面１０５（第２の主表面）には、段差部１０７が設け
られている。各回路素子の上部にはコンタクトホール
（図示しない）を有する絶縁層４０２が形成されてい
る。このコンタクトホール内部には図示しない導電層が
形成されている。
【００２５】電極パッド３０１が、絶縁層４０２上に形
成されている。電極パッド３０１は、上述のコンタクト
ホール内部に形成された導電層を介して対応する回路素
子に接続されている。電極パッド３０１は、例えば、シ
リコンを含有するアルミニウムで構成されている。
【００２６】パッシベーション膜４０１が、絶縁層４０
２上部及び電極パッド３０１の周縁部上に形成されてい
る。このパッシベーション膜４０１は、例えば、窒化シ
リコンで構成されている。
【００２７】層間絶縁膜４０３が、パッシベーション膜
４０１上部に形成されている。層間絶縁膜４０３は、半
導体基板１０３に加えられる応力を緩和する機能を有す
る。層間絶縁膜４０３は、例えば、ポリイミドで構成さ
れている。なお、後述する金属薄膜層４０５直下に位置
する層間絶縁膜４０３の表面は変質している。この変質
された領域は太線で示されいる。この変質された層間絶
縁膜４０３が存在することにより、層間絶縁膜４０３と
金属薄膜層４０５との密着性が向上する。
【００２８】金属薄膜層４０５が、層間絶縁膜４０３及
び電極パッド３０１上に形成されている。金属薄膜層４
０５は、単層でも複合層でも良いが、上層及び下層から
なる複合層で構成されることが好ましい。下層膜は、電
極パッド３０１との密着度が強く、上層膜を構成する物
質が半導体基板１０３側へ拡散することを防止すること
ができる材料であれば良い。この下層膜は、例えばチタ
ンで構成されている。上層膜は、その上層に形成される
金属配線層３０３との密着度が強い材料であれば良い。
この上層膜は、例えば銅で構成されている。
【００２９】金属配線層３０３が、金属薄膜層４０５上
に形成されている。金属配線層３０３は、例えば、銅で
構成されている。
【００３０】ポスト４０７が、金属配線層３０３の表面
上に形成されている。図示の例では、ポスト４０７の形
状は、ほぼ円柱状である。ポスト４０７の底面は、金属
配線層３０３の表面に接触しており、頂部は突起電極１
１３と接触している。このポスト４０７は、金属配線層
３０３と同一の材料で構成されており、高さ（金属配線
層３０３の表面から封止樹脂１１５の表面に至るまでの
距離）は約１００μｍである。
【００３１】封止樹脂１１５が、ポスト４０７の頂部を
除く半導体基板１０３の表面１０９全体が覆われるよう
に、半導体基板１０３の表面１０９上全体に形成されて
いる。すなわち、封止樹脂１１５は、層間絶縁膜４０
３、金属薄膜層４０５、金属配線層３０３及びポスト４
０７の側面を覆っている。封止樹脂１１５の表面と、ポ
スト４０７の頂部とは、同一平面に位置している。封止
樹脂１１５は、例えば不透明なエポキシ樹脂で構成され
ている。
【００３２】突起電極１１３が、ポスト４０７の上部に
形成されている。突起電極１１３は、後に、図示しない
実装基板の配線と接続される電極である。よって、半導
体基板１０３に形成された回路素子は、電極パッド３０
１、金属薄膜層４０５、金属配線層３０３、ポスト４０
７及び突起電極１１３を介して、外部装置と接続され
る。このように、突起電極１１３は、半導体装置１０１
の外部端子としての機能を有する。突起電極１１３は、
例えば、半田で構成されている。また突起電極１１３
は、直径が４００μｍの半円球状である。
【００３３】次に、半導体装置１０１を実装基板５０１
へ実装する方法について、図５及び図６を用いて以下に
説明する。図５は、実装基板５０１を示す平面図であ
る。
【００３４】実装基板５０１の表面には、半導体装置１
０１の複数の突起電極１１３に対応した複数の端子５０
５が行列状に形成されている。複数の端子５０５のうち
の特定の端子である端子５０９が、図面の左下に配置さ
れている。この端子５０９は、例えば、アドレス信号A1
に対応する端子であり、第１端子と称される端子であ
る。
【００３５】各端子５０５には、対応する配線５０７が
接続されている。これらの配線５０７は、例えば、実装
基板５０１上に搭載される図示しない他の装置と接続さ
れている。
【００３６】搭載領域５０３が点線で示されている。こ
の搭載領域５０３は、半導体装置１０１が搭載される予
定の領域であり、点線は半導体装置１０１の外形を示し
ている。
【００３７】図６は、半導体装置１０１を実装基板５０
１へ搭載する工程を示す工程図である。図６を参照し
て、この工程を説明する。
【００３８】半導体装置１０１の複数の突起電極１１３
のうちの特定の突起電極１１４は、例えばアドレス信号
A1に対応する外部端子であり、第１ピンと称される。Ｗ
ＣＳＰのような半導体装置１０１は、半導体ウエハから
個片化された後、一旦テープ＆リールもしくはトレイに
収容されるが、後の実装工程を考慮して、半導体装置１
０１の方向を揃えてテープ＆リールに収容する必要があ
る。つまり、テープ＆リール内においては、半導体装置
１０１の上記第１ピンの位置が、例えば、全て左下に位
置するように、半導体装置１０１がテープ＆リール内に
収容される必要がある。
【００３９】半導体装置１０１は、画像認識装置を備え
たオートハンドラーを使用してテープ＆リールへ収容さ
れる。図示しない第１ピンマークが、上記第１ピン近傍
の裏面１０５に形成されている。従って、オートハンド
ラーは、この第１ピンマークの位置を認識することによ
って、半導体装置１０１の上記第１ピンの位置が、全て
左下に位置するように、半導体装置１０１をテープ＆リ
ール内に収容する。
【００４０】以上のようにテープ＆リールに収容された
半導体装置１０１は、画像認識装置を備えた自動実装装
置によって、テープ＆リールから取り出される。もちろ
ん、この自動実装装置も画像認識装置を備えているた
め、半導体装置１０１の方向は、自動実装装置により認
識されている。図６（ａ）に示されているように、取り
出された半導体装置１０１は、上記自動実装装置によっ
て実装基板５０１上方に配置される。この時、第１ピン
１１４と、第１端子５０９とが対応するように、半導体
装置１０１が実装基板５０１に対面される。
【００４１】次に、図６（ｂ）に示されているように、
半導体装置１０１の突起電極１１３が、実装基板５０１
の複数の端子５０５と接続される。以上で実装工程が終
了する。
【００４２】続いて、半導体装置１０１が実装基板５０
１上の所定の位置に搭載されているか否か、実装基板５
０１表面に対して傾斜して搭載されているか否かを検査
する外観検査工程が実行される。この外観検査工程は、
レーザー光線を使用した外観検査装置で実行される。
【００４３】まず、外観検査装置に備えられたレーザー
光源が、実装基板５０１及び検査対象である半導体装置
１０１にレーザー光線を照射する。照射されたレーザー
光線は、実装基板５０１及び半導体装置１０１で反射さ
れ、外観検査装置に備えられた受光装置がこの反射され
たレーザー光線を受光する。このレーザー光線の照射及
び受光の一連の動作は、実装基板をＸ軸方向もしくはＹ
軸方向に移動させることによって実行される。すなわ
ち、レーザー光線は半導体装置１０１上及び実装基板５
０１上をスキャンする。外観検査装置は、上記一連の動
作の間、レーザー光源から照射されたレーザー光線の強
度と、受光装置が受光したレーザー光線の強度との差異
を計測する。これによって、外観検査装置は、半導体装
置１０１の外形（輪郭）を認識する。外観検査装置は、
この認識結果に基づいて、上述した位置検査や高さ検査
を実行する。
【００４４】本実施の形態においては、半導体装置１０
１の裏面１０５の周辺領域に段差部１０７が設けられて
いる。従って、段差部１０７で反射されたレーザー光線
の強度が、実装基板５０１で反射されたレーザー光線の
強度および鏡面状態の裏面１０５で反射されたレーザー
光線の強度よりも小さくなる。これは、段差部１０７の
段差によって、レーザー光線が乱反射するためである。
さらに、段差部１０７は、後述するように、ダイシング
ブレードによって形成される。よって、段差部１０７の
表面（半導体基板１０３の裏面１０５の周辺領域）の状
態は、半導体基板１０３の裏面１０５の中央領域（鏡面
状態の裏面）よりも粗くなっている。そのため、この粗
い状態の表面で反射され受光装置へ戻ってくるレーザー
光線の強度が、鏡面状態の裏面で反射され受光装置へ戻
ってくるレーザー光線の強度よりも小さくなる。これ
も、やはりこの粗い状態の表面によって、レーザー光線
が乱反射するためである。
【００４５】段差部１０７で反射されたレーザー光線の
強度と、実装基板５０１で反射されたレーザー光線の強
度および鏡面状態の裏面１０５で反射されたレーザー光
線の強度との差異が強調される。従って、外観検査装置
は、半導体装置１０１の外形（輪郭）を確実に認識する
ことがき、その結果、位置検査や高さ検査を正確に実行
することが可能である。
【００４６】上述したように、本実施の形態によれば、
半導体基板１０３の裏面が鏡面状態であったとしても、
半導体基板１０３に設けられた段差部１０７によって、
半導体装置１０１の実装状態を容易に検知することがで
きる。従って、この外観検査工程において、正確にかつ
高速に半導体装置１０１の実装ミスを判定することがで
きる。
【００４７】次に、本発明の第１の実施の形態の半導体
装置１０１の製造方法を以下に説明する。説明を容易に
するため、突起電極１１３が形成されるまでの工程（半
導体ウエハをダイシングする前の工程）を第１の工程と
称し、それ以降の工程を第２の工程と称し、それぞれ説
明する。第１の工程は、図７から図１０までに示され、
第２の工程は、図１２から図１４までに示されている。
【００４８】まず最初に、第１の実施の形態の第１の工
程を以下に説明する。なお、説明を容易にするため、第
１の工程は、図３の線４−４に対応する箇所のみを説明
する。
【００４９】まず、半導体ウエハ状態である半導体基板
１０３の表面１０９（第１の主表面）に、図示しない複
数の回路素子が形成される。次に、各回路素子の上部に
はコンタクトホール（図示しない）を有する絶縁層４０
２が形成される。このコンタクトホール内部には、図示
しない導電層が形成される。続いて、シリコンを含有す
るアルミニウム膜がスパッタリング法によって絶縁層４
０２上に堆積される。その後、このアルミニウムは、所
定の形状にエッチングされ、図示したように電極パッド
３０１として絶縁層４０２上に残存する。この電極パッ
ド３０１は、上述の絶縁層４０２内部に形成された図示
しない導電層と接続されている。（図７（Ａ））
【００５０】次に、シリコン窒化膜からなるパッシベー
ション膜４０１が、ＣＶＤ法によって絶縁層４０２及び
電極パッド３０１上に形成される。その後、電極パッド
３０１の中央領域上に位置するパッシベーション膜４０
１が、エッチング除去される。（図７（Ｂ））
【００５１】次に、ポリイミドからなる層間絶縁膜４０
３が、パッシベーション膜４０１及び電極パッド３０１
上に形成される。（図７（Ｃ））
【００５２】次に、電極パッド３０１の中央領域上に位
置する層間絶縁膜４０３が、エッチング除去される。
（図７（Ｄ））
【００５３】次に、熱処理を施すことにより、ポリイミ
ドからなる層間絶縁膜４０３が熱硬化される。この熱硬
化により、電極パッド３０１上に位置する層間絶縁膜４
０３が、図示の通りテーパー形状になる。電極パッド３
０１の表面上にポリイミドが残存している場合は、酸素
雰囲気中でプラズマエッチングによって、ポリイミドが
除去される。（図７（Ｅ））
【００５４】次に、層間絶縁膜４０３が、アルゴンガス
等の不活性ガス雰囲気中でプラズマエッチングにさらさ
れることにより、層間絶縁膜４０３の表面が変質され
る。変質された表層は太線で示されている。この表層の
存在により、次のステップで形成される金属薄膜４０５
との密着度が向上する。（図７（Ｆ））
【００５５】次に、金属薄膜層４０５が、スパッタリン
グ法によって層間絶縁膜４０３及び電極パッド３０１上
に形成される。（図７（Ｇ））
【００５６】次に、レジスト８０１が金属薄膜層４０５
上に形成される。レジストの厚さは例えば１０μｍ程度
である。続いて、図示された所定の領域に位置するレジ
スト８０１がエッチング除去される。（図８（Ａ））
【００５７】次に、金属配線層３０３が、電界メッキに
よって露出された金属薄膜層４０５上に選択的に形成さ
れる。なお、金属配線層３０３の厚さはレジスト８０１
の厚さよりも薄く、例えば５μｍである。（図８
（Ｂ））
【００５８】次に、レジスト８０１がアセトン等の剥離
剤を使用して除去される。（図８（Ｃ））
【００５９】次に、約１２０μｍの厚さのレジスト８０
３が、金属薄膜層４０５及び金属配線層３０３上に形成
される。続いて、ポスト形成領域８０５上に位置するレ
ジスト８０３が除去される。
【００６０】次に、ポスト４０７が電解メッキによって
ポスト形成領域８０５に形成される。なお、ポスト４０
７の厚さは、レジスト８０３の厚さよりも薄く、約１０
０μｍである。また、ポスト４０７は、金属配線層３０
３と同一の物質で構成されている。従って、図８（Ｂ）
で使用したメッキ液が使用できる。（図８（Ｄ））
【００６１】次に、レジスト８０５が剥離剤によって除
去される。（図９（Ａ））
【００６２】次に、露出した金属薄膜層４０５が、酸素
ガス雰囲気中でプラズマエッチングにさらされることに
より、除去される。（図９（Ｂ））
【００６３】次に、露出された層間絶縁膜４０３の表層
が、ウエットエッチングによって除去される。これによ
り、金属配線層３０３を流れる電流が、表層を介して他
の金属配線層３０３にリークするのを防止することがで
きる。（図９（Ｃ））
【００６４】次に、半導体ウエハ全体が図示しない封止
金型に挿入される。続いて、この封止金型内部に封止樹
脂が注入されることにより、半導体基板１０３の表面１
０９側に封止樹脂１１５が形成される。封止樹脂１１５
は、図示の通り、層間絶縁膜４０３、金属薄膜４０５、
金属配線層３０３及びポスト４０７の側面を覆う。（図
９（Ｄ））
【００６５】次に、封止樹脂１１５の表面が研磨され、
突起電極１１３の上部表面を露出させる。封止樹脂１１
５の表面と、突起電極１１３の上部表面とは、同一の平
面内に位置している。
【００６６】次に、突起電極１１３が、スクリーン印刷
法によりポスト４０７の上部表面に形成される。突起電
極１１３は、半田で構成されており、直径約４００μｍ
の半球状である。（図１０）
【００６７】以上の工程が施された半導体ウエハ１１０
１の表面側が、図１１に示されている。図１１は、後述
する第２の工程において個片化される複数の半導体装置
１０１が、半導体ウエハの状態で配置されていることを
示している。これら半導体装置１０１は、複数のスクラ
イブ領域１１０３によって互いに離間している。なお、
この状態においては、各半導体装置１０１の裏面には未
だ段差部１０７が設けられていないため、半導体ウエハ
の裏面側の図示は省略する。
【００６８】次に、上述の第１の工程に続く第２の工程
を図１２を使用して以下に説明する。図１２は、本実施
の形態の半導体装置１０１の第２の工程を示す工程図で
ある。なお、説明を容易にするため、構成の一部の図示
は省略されている。
【００６９】まず、図７から図１０までの工程を経た状
態が図１２（A）に示されている。図１２（Ａ）には、
半導体ウエハ１１０１、層間絶縁膜４０３、金属配線層
３０３、ポスト４０７及び突起電極１１３が示されてい
る。
【００７０】次に、ウエハリング１２０５とダイシング
シート１２０７とを有するウエハ保持具１２０３が準備
される。ウエハリング１２０５は、リング形状を有して
いる。ダイシングシート１２０７は、例えば紫外線が照
射されることにより接着力が低下する特性を持つUVテー
プが用いられる。
【００７１】半導体ウエハ１１０１は、突起電極１１３
がこのダイシングシート１２０７に接触するように、ダ
イシングシート１２０７上に貼り付けられる。（図１２
（Ｂ））
【００７２】次に、ウエハ保持具１２０３が、２つのダ
イヤモンド砥石１２０９を有する図示しないグラインダ
に搭載される。第１のダイヤモンド砥石は、粗さ＃３２
５であり、第２のダイヤモンド砥石１２０９は、粗さ＃
２０００である。グラインダに搭載された半導体ウエハ
１１０１の裏面は、次のように研磨される。まず最初
に、第１のダイヤモンド砥石によって粗く研磨され、続
いて第２のダイヤモンド砥石によって細かく研磨され
る。これらの研磨工程により、最終的に厚さ約３１０μ
ｍの半導体ウエハ１１０１が得られる。
【００７３】また、この第２のダイヤモンド砥石による
研磨により、半導体ウエハの裏面が上述した鏡面状態に
なる。このような細かな裏面研磨が施されなければ、上
述した鏡面状態が生じないかもしれない。しかしなが
ら、次の図１２（Ｄ）の工程における、赤外線カメラに
よるスクライブ領域の検出を行うためには、上述の第２
のダイヤモンド砥石による細かな研磨は必要である。な
ぜなら、半導体基板１０３の裏面の状態が粗いと、赤外
線が容易に透過されないからである。（図１２（Ｃ））
【００７４】次に、半導体ウエハ１１０１が、ウエハリ
ング１２０３に搭載された状態で、図示しない赤外線カ
メラ１２１１付きのデュアルダイシング装置に搭載され
る。このデュアルダイシング装置は、並設された２つの
ブレードを有する。本実施の形態においては、断面形状
が方形状であり厚さが３０μｍである第１のブレード
と、断面形状が方形状であり厚さが１５０μｍである第
２のブレードが使用される。
【００７５】図１３には、図１２（Ｄ）の丸印Ａが付与
された箇所の概略断面図が示されている。スクライブ領
域１１０３の幅は、約８０μｍと規定され、このスクラ
イブ領域１１０３の縁から電極パッド３０１の縁までの
距離は、約５０μｍと規定されている。後に切断される
スクライブライン１３０１の幅は、第１のブレードの幅
とほぼ同じ約３０μｍである。また、スクライブ領域の
中心線を含む約１５０μｍの範囲に、図１２（Ｄ）工程
において形成される段差部１０７が形成される。段差部
１０７の幅は、第２のブレードの幅と同じ約１５０μｍ
であり、深さは約２５μｍである。
【００７６】図１２（Ｄ）に示されているように、ま
ず、半導体ウエハの表面１０９側に形成された複数の電
極パッド３０１もしくは金属配線層３０３のパターン形
状が、赤外線カメラ１２１１によって、半導体ウエハ１
１０１の裏面から認識される。それによって、半導体ウ
エハ１１０１の表面１０９上に存在するスクライブ領域
１１０３が、ダイシング装置によって認識される。
【００７７】次に、第２のブレードが、スクライブ領域
１１０３の中心線上に配置される。その後、半導体ウエ
ハ１１０１の裏面１０５がこの第２のブレードによって
約２５μｍ研削され（ハーフカットされる）、段差部１
０７が形成される。（図１３）この段差部１０７の表面
は、この第２のブレードによる研削により、鏡面状態で
ある半導体ウエハ１１０１（半導体基板１０３）の他の
裏面１０５よりも粗くなっている。第２のブレードによ
る研削は、半導体ウエハ１１０１の全てのスクライブ領
域１１０３に対して実行される。すなわち、この第２の
ブレードによる研削は、全ての半導体装置１０１の４辺
に対応して実行される。（図１２（Ｄ））
【００７８】図１４は、図１２（Ｄ）の工程における半
導体ウエハ１１０１の裏面側を示す図である。第２のブ
レードによって形成された段差部１０７が、各半導体装
置１０１の４辺に形成されていることが理解できるであ
ろう。
【００７９】次に、第１のブレードが、スクライブ領域
１１０３の中心線上、すなわちスクライブライン１３０
１上に配置される。その後、半導体ウエハ１１０１の裏
面１０５が、第１のブレードによってスクライブライン
１３０１に沿って約４００μｍ研削される。（フルカッ
トされる）この第１のブレードによる研削は、半導体ウ
エハ１１０１の各半導体装置１０１に対応して実行され
る。その結果、各半導体装置１０１が個片化される。
（図１２（Ｅ））
【００８０】次に、半導体ウエハ１１０１がダイシング
シート１２０７と共にエクスパンドリングに移し替えら
れる。その後、ダイシングシート１２０７が紫外線にさ
らされ、その接着力が低下させられる。そして、このダ
イシングシート１２０７は、半導体ウエハ１１０１の外
周方向へ伸ばされ、各半導体装置１０１がコレットによ
って取り出される。
【００８１】以上の第２の工程を経て、最終的に図１及
び図２に示された半導体装置１０１が得られる。
【００８２】本発明の半導体装置の効果については既に
上述したが、本発明はその製造方法についても特有の効
果を有している。つまり、半導体装置の裏面の周辺領域
に形成される段差部１０７はダイシング工程で使用され
るブレードによって形成することができるので、段差部
１０７を設けるための特別な工程が実質的に不要であ
る。よって、特別な工程を実質的に付加することなく半
導体装置を得ることができる。
【００８３】なお、本発明の段差部１０７は、図２に示
されるような形状のみならず、例えば図１５及び図１６
に示される形状、すなわち傾斜形状であっても良い。こ
の場合、段差部１０７は、傾斜部１０７と称したほうが
適当かもしれない。しかしながら、本願明細書中におい
ては、図１５及び図１６に示されるような傾斜形状も、
段差形状（段差部）として説明されている。
【００８４】なお、図１５に示される形状を形成するた
めには、断面形状がＶ形状を有する第２のダイシングブ
レードが使用される。図１６に示される形状を形成する
ためには、断面形状がＵ形状を有する第２のダイシング
ブレードが使用される。要は、段差部もしくは傾斜部１
０７は、半導体基板１０３の各側面に沿って形成されて
いれば良く、鏡面状態の平坦な半導体基板の裏面１０５
に対して区別できる程度の粗さになっていれば良い。
【００８５】なお、本実施の形態において、断面形状が
方形状であり厚さが１２００μｍである第2のブレード
を使用すると、本願発明の効果がより強調されることが
確認された。この場合、半導体装置１０１の段差部１０
７の幅は、約５００μｍとなる。
【００８６】（第２の実施の形態）次に本発明の半導体
装置の第２の実施の形態について図面を参照して以下に
説明する。
【００８７】図１７は、本発明の半導体装置１０１の第
２の実施の形態を示す平面透視図であり、図１８は図１
７の線１８−１８についての概略断面図である。
【００８８】第２の実施の形態と第1の実施の形態との
差異は、段差部１０７の形状及びその製造方法である。
その他の構成については、実質的に同様であるので詳細
な説明が省略されている。
【００８９】図１７及び図１８に示されている通り、半
導体基板１０３は、裏面１０５に形成された段差部１０
７（凹部、溝部とも称される。）を有する。この段差部
１０７が本発明の特徴的な部分である。この段差部１０
７は、半導体基板１０３の第３の側面１０９に沿って形
成された段差部１７０７と、半導体基板１０３の第４の
側面１２１に沿って形成された段差部１７０９と、半導
体基板１０３の第１の側面１１５に沿って形成された段
差部１７１１と、半導体基板１０３の第２の側面１１７
に沿って形成された段差部１７１３とで構成されてい
る。段差部１７０７の幅は約８５μｍであり、段差部１
７０９の幅は約３５μｍであり、段差部１７１１及び段
差部１７１３の幅は約６０μｍである。
【００９０】ここで、“側面に沿って”とは、各段差部
が対応する側面を起点として裏面１０５に形成されてい
ること、もしくは各段差部が対応する側面の一部が削り
取られることによって裏面１０５に形成されていること
を意味する。
【００９１】次に、本実施の形態の第２の工程を図１９
を使用して以下に説明する。なお、第１の工程は、第１
の実施の形態と同一であるので説明を省略する。図１９
は、本実施の形態の半導体装置１０１の第２の工程を示
す工程図である。また図１９（Ａ）から（Ｃ）までは第
１の実施の形態と同一であるので説明を省略する。
【００９２】図１９（Ｄ）に示されているように、半導
体ウエハ１１０１が、ウエハリング１２０３に搭載され
た状態で、図示しない赤外線カメラ１２１１付きのデュ
アルダイシング装置に搭載される。このデュアルダイシ
ング装置は、並設された２つのブレードを有する。本実
施の形態においては、断面形状が方形状であり、厚さが
３０μｍである第１のブレードと、厚さが１５０μｍで
ある第２のブレードが使用される。
【００９３】図２０には、図１９（Ｄ）の丸印Ａが付与
された箇所の概略断面図が示されている。スクライブ領
域１１０３の幅は、約８０μｍと規定され、このスクラ
イブ領域１１０３の縁から電極パッド３０１の縁までの
距離は、約５０μｍと規定されている。後に切断される
スクライブライン１３０１の幅は、第１のブレードの幅
とほぼ同じ約３０μｍである。また、スクライブ領域の
中心線から右側へ約１００μｍと、左側へ約５０μｍの
合計約１５０μｍの範囲に、図１９（Ｄ）工程において
形成される段差部１７０７が形成される。この段階で
は、段差部１０７の幅は、第２のブレードの幅と同じ約
１５０μｍであり、深さは約２５μｍである。
【００９４】図１９（Ｄ）に示されているように、ま
ず、半導体ウエハの表面１０９側に形成された複数の電
極パッド３０１もしくは金属配線層３０３のパターン形
状が、赤外線カメラ１２１１によって、半導体ウエハ１
１０１の裏面から認識される。それによって、半導体ウ
エハ１１０１の表面１０９上に存在するスクライブ領域
１１０３が、ダイシング装置によって認識される。
【００９５】次に、第２のブレードが、Ｙ軸方向（紙面
の縦方向）において、スクライブ領域１１０３の中心線
を含む図２０に示された上述した範囲上に配置される。
その後、半導体ウエハ１１０１の裏面１０５がこの第２
のブレードによって約２５μｍ研削され（ハーフカット
される）、段差部１７０７及び１７０９が形成される。
（図２０）続いて、第２のブレードが、Ｘ軸方向（紙面
の横方向）において、スクライブ領域１１０３の中心線
上に配置される。その後、半導体ウエハ１１０１の裏面
１０５がこの第２のブレードによって約２５μｍ研削さ
れ（ハーフカットされる）、段差部１７１１及び１７１
３が形成される。これらの段差部１０７の表面も、この
第２のブレードによる研削により、鏡面状態である半導
体ウエハ１１０１（半導体基板１０３）の他の裏面１０
５よりも粗くなっている。（図１９（Ｄ））図２１は、
図１９（Ｄ）の工程における半導体ウエハ１１０１の裏
面側を示す図である。第２のブレードによって形成され
た幅の広い段差部１７０７が各半導体装置１０１の左側
の辺に沿って形成され、幅の狭い段差部１７０９が各半
導体装置１０１の右側の辺に沿って形成されていること
が理解できるであろう。また、中間の幅を有する段差部
１７１１及び１７１３が、各半導体装置１０１の上側及
び下側の辺に沿ってそれぞれ形成されていることが理解
できるであろう。
【００９６】次に、第１のブレードが、スクライブ領域
１１０３の中心線上、すなわちスクライブライン１３０
１上に配置される。その後、半導体ウエハ１１０１の裏
面１０５が第１のブレードによってスクライブライン１
３０１に沿って約４００μｍ研削される。（フルカット
される）この第１のブレードによる研削は、半導体ウエ
ハ１１０１の各半導体装置１０１に対応して実行され
る。その結果、各半導体装置１０１が個片化される。
（図１９（Ｅ））
【００９７】次に、半導体ウエハ１１０１がダイシング
シート１２０７と共にエクスパンドリングに移し替えら
れる。その後、ダイシングシート１２０７が紫外線にさ
らされ、その接着力が低下させられる。そして、このダ
イシングシート１２０７は、半導体ウエハ１１０１の外
周方向へ伸ばされ、各半導体装置１０１がコレットによ
って取り出される。
【００９８】以上の第２の工程を経て、最終的に図１７
及び図１８に示された半導体装置１０１が得られる。
【００９９】本発明の第２の実施形態の半導体装置によ
れば、第１の実施の形態の半導体装置が有する効果に加
えて、次のような特有の効果を有する。すなわち、半導
体基板１０３の裏面に形成された段差部１０７の幅は左
右非対称であるので、例えば幅の広い段差部１７０７を
１ピンマークとして利用することができる。よって、半
導体装置１０１をテープ＆リールに収容する工程、テー
プ＆リールから取り出す工程、実装基板へ搭載する工程
において、半導体装置１０１の方向を正確に認識するこ
とが可能である。なお、以上の工程における認識作業
が、人間の目視によるものであったとしても、同様の効
果を得ることができる。
【０１００】なお、本発明の段差部１０７は、図１７、
図１８に示されるような形状のみならず、例えば図２２
及び図２３に示される形状であっても良い。要は、段差
部１０７の形状が左右非対称であれば良い。
【０１０１】なお、図２２のような段差部１０７を形成
するためには、断面形状がＶ形状を有する第２のダイシ
ングブレードが使用される。図２３に示される形状を形
成するためには、断面形状がＵ形状を有する第２のダイ
シングブレードが使用される。
【０１０２】（第３の実施の形態）次に本発明の半導体
装置の第３の実施の形態について図面を参照して以下に
説明する。
【０１０３】図２４は、本発明の半導体装置１０１の第
２の実施の形態を示す平面透視図であり、図２５は図２
４の線２５−２５についての概略断面図である。
【０１０４】第３の実施の形態は、第1の実施の形態の
段差部１０７に加えて、追加の段差部２４０１を裏面１
０５に形成したことである。その他の構成については、
実質的に同様であるので詳細な説明が省略されている。
【０１０５】図２４及び図２５に示されている通り、半
導体基板１０３は、裏面１０５の周辺領域（周縁部）に
形成された段差部１０７（凹部もしくは溝部とも称され
る。）と、追加の段差部２４０１を有する。この追加の
段差部２４０１が第１の実施の形態に追加された部分で
あり、この段差部２４０１は半導体基板１０３の第１の
側面１１５からこの第１の側面１１５に対向する第２の
側面１１７へと至るように、裏面１０５に形成されてい
る。さらにこの段差部２４０１は、第３の側面１１９の
近傍の裏面１０５の中央領域に形成されている。ここ
で、“段差部２４０１が形成されている第３の側面１１
９の近傍”とは、半導体基板１０３の中心よりも第３の
側面１１９側に位置する場所であることを意味する。
【０１０６】追加の段差部２４０１は、図１２（Ｄ）の
工程の後に、第１のブレードによって形成することがで
きる。図２６は、半導体ウエハ１１０１の裏面側を示す
図である。第１のブレードによって形成された追加の段
差部２４０１が、各半導体装置１０１の左側近傍に、す
なわち第３の側面１１９近傍に形成されていることが理
解できるであろう。なお以上の形成方法は、当業者であ
れば容易に理解することができるため、詳細な説明は省
略する。
【０１０７】本発明の第３の実施形態の半導体装置によ
れば、第１の実施の形態の半導体装置が有する効果に加
えて、次のような特有の効果を有する。すなわち、半導
体基板１０３の裏面に形成された追加の段差部２４０１
を１ピンマークとして利用することができる。よって、
半導体装置１０１をテープ＆リールに収容する工程、テ
ープ＆リールから取り出す工程、実装基板へ搭載する工
程において、半導体装置１０１の方向を正確に認識する
ことが可能である。なお、以上の工程における認識作業
が、人間の目視によるものであったとしても、同様の効
果を得ることができる。
【０１０８】なお、本発明の追加の段差部２４０１は、
Ｖ形状あるいはＵ形状であっても良いことは当業者であ
れば容易に推測できるであろう。
【０１０９】
【発明の効果】本願において開示される発明のうち、代
表的な半導体装置によって得られる効果を簡単に説明す
ると以下の通りである。
【０１１０】すなわち、本発明の半導体装置によれば、
回路素子が形成された第１の主表面に対向する第２の主
表面の中央領域を囲む周辺領域に段差部を設けたので、
半導体装置が実装基板に正確に搭載されたか否かを判別
する外観検査を正確に実行することができる。また、以
上の段差部は、半導体装置を個片化する工程で形成する
ことができる。よって、段差部を形成するための特別な
工程を実質的に加えることなく、上記の優れた半導体装
置を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置１０１
の裏面を示す平面透視図である。
【図２】図２は図１の線２−２についての概略断面図で
ある。
【図３】本発明の第１の実施の形態の半導体装置１０１
の表面を示す平面透視図である。
【図４】図３の線４−４についての詳細断面図である。
【図５】実装基板５０１を示す平面図である。
【図６】半導体装置１０１を実装基板５０１へ搭載する
工程を示す工程図である。
【図７】本発明の第１の実施の形態の半導体装置１０１
の製造方法を示す工程図である。
【図８】本発明の第１の実施の形態の半導体装置１０１
の製造方法を示す工程図である。
【図９】本発明の第１の実施の形態の半導体装置１０１
の製造方法を示す工程図である。
【図１０】本発明の第１の実施の形態の半導体装置１０
１の第１の工程を示す工程図である。
【図１１】半導体ウエハ１１０１の表面側を示す平面図
である。
【図１２】本発明の第１の実施の形態の半導体装置１０
１の第２の工程を示す工程図である。
【図１３】図１２（Ｄ）の工程における丸印Ａで示され
た箇所の概略断面図を示す図である。
【図１４】図１２（Ｄ）の工程における半導体ウエハ１
１０１の裏面側を示す図である。
【図１５】本発明の第１の実施の形態の半導体装置の変
形例を示す図である。
【図１６】本発明の第１の実施の形態の半導体装置の変
形例を示す図である。
【図１７】本発明の第２の実施の形態の半導体装置の裏
面を示す平面透視図でである。
【図１８】図１７の線１８−１８についての概略断面図
である。
【図１９】本発明の第２の実施の形態の半導体装置１０
１の第２の工程を示す工程図である。
【図２０】図１９（Ｄ）の工程における丸印Ａで示され
た箇所の概略断面図を示す図である。
【図２１】図１９（Ｄ）の工程における半導体ウエハ１
１０１の裏面側を示す図である。
【図２２】本発明の第２の実施の形態の半導体装置の変
形例を示す図である。
【図２３】本発明の第２の実施の形態の半導体装置の変
形例を示す図である。
【図２４】本発明の第３の実施の形態の半導体装置１０
１の裏面を示す平面透視図である。
【図２５】図２４の線２５−２５についての概略断面図
である。
【図２６】本発明の第３の実施の形態の半導体装置にお
ける半導体ウエハ１１０１の裏面側を示す図である。
【符号の説明】
１０１・・・半導体装置 １０３・・・半導体基板 １０５・・・裏面 １０７・・・段差部 １０９・・・表面 １１３・・・突起電極 １１１・・・封止樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−251493（ＪＰ，Ａ) 特開 平８−31773（ＪＰ，Ａ) 特開2000−133743（ＪＰ，Ａ) 特開2003−60119（ＪＰ，Ａ) 特開2000−40775（ＪＰ，Ａ) 特開 平11−345834（ＪＰ，Ａ) 特開 平10−79362（ＪＰ，Ａ) 特開 昭54−14161（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12,21/301,21/60

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項１】 回路素子が形成された第１の主表面と、
    前記第１の主表面に実質的に対向する第２の主表面と、
    前記第１の主表面と前記第２の主表面との間の複数の側
    面とを有する半導体基板と、 前記第１の主表面上部に形成され、前記回路素子と電気
    的に接続された複数の外部端子と、 前記第１の主表面上に設けられ、各々が前記半導体基板
    の側面の対応する１つとで平坦な面を形成する複数の側
    面を有した封止樹脂とを備え、前記第２の主表面及び前
    記複数側面が該封止樹脂から露出してなる半導体装置で
    あって、 前記第２の主表面は、中央領域及び前記中央領域を囲む
    周辺領域を有し、前記周辺領域には第１の段差部が形成
    され、 前記第１の段差部は、前記複数の側面のうちの第１の側
    面に沿って形成された第１の幅を有する第１の部分と、
    前記第１の側面に対向する第２の側面に沿って形成され
    た前記第１の幅よりも狭い第２の幅を有する第２の部分
    とを有する ことを特徴とする半導体装置。
  2. 【請求項２】 前記外部端子は前記封止樹脂の表面から
    露出していることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 回路素子が形成された第１の主表面と、
    前記第１の主表面に実質的に対向する第２の主表面と、
    前記第１の主表面と前記第２の主表面との間の複数の側
    面とを有する半導体基板と、 前記第１の主表面上部に形成され、前記回路素子と電気
    的に接続された複数の外部端子と、前記第１の主表面上に設けられ、各々が前記半導体基板
    の側面の対応する１つとで平坦な面を形成する複数の側
    面を有した封止樹脂とを備え、前記第２の主表面及び前
    記複数側面が該封止樹脂から露出してなる半導体装置で
    あって、 前記第２の主表面は、中央領域及び前記中央領域を囲む
    周辺領域を有し、前記第１の主表面から前記第２の主表
    面までの距離が、前記中央領域においては第１の距離で
    あり、前記周辺領域においては前記第１の距離よりも短
    い第２の距離であり、 前記第１の主表面から前記第２の主表面までの距離は、
    前記複数の側面のうちの第１の側面から前記中央領域ま
    での第３の距離の範囲において前記第２の距離であり、
    前記第１の側面に対向する第２の側面から前記中央領域
    までの第４の距離であって前記第３の距離よりも短い第
    ４の距離の範囲において前記第２の距離であることを特
    徴とする半導体装置。
  4. 【請求項４】 回路素子が形成された第１の主表面と、
    前記第１の主表面に実質的に対向する第２の主表面と、
    前記第１の主表面と前記第２の主表面との間の複数の側
    面とを有する半導体基板と、 前記第１の主表面上部に形成され、前記回路素子と電気
    的に接続された複数の外部端子と、前記第１の主表面上に設けられ、各々が前記半導体基板
    の側面の対応する１つとで平坦な面を形成する複数の側
    面を有した封止樹脂とを備え、前記第２の主表面及び前
    記複数側面が該封止樹脂から露出してなる半導体装置で
    あって、 前記第２の主表面は、中央領域及び前記中央領域を囲む
    周辺領域を有し、前記第１の主表面から前記第２の主表
    面までの距離が、前記中央領域においては第１の距離で
    あり、前記周辺領域においては前記第１の距離よりも短
    い第２の距離であり、 前記中央領域のうちの所定の領域における前記第１の主
    表面から前記第２の主表面までの距離が、実質的に前記
    第２の距離であることを特徴とする半導体装置。
  5. 【請求項５】 前記第１の主表面上には封止樹脂が形成
    され、前記外部端子は前記封止樹脂の表面から露出して
    いることを特徴とする請求項３または請求項４記載の半
    導体装置。
  6. 【請求項６】 回路素子が形成された第１の主表面と、
    前記第１の主表面に実質的に対向する第２の主表面と、
    前記第１の主表面と前記第２の主表面との間の複数の側
    面とを有する半導体基板と、 前記第１の主表面上部に形成され、前記回路素子と電気
    的に接続された複数の外部端子とを備えた半導体装置で
    あって、 前記第２の主表面は、中央領域及び前記中央領域を囲む
    周辺領域を有し、前記周辺領域は、前記中央領域の前記
    第２の主表面の粗さよりも粗いことを特徴とする半導体
    装置。
  7. 【請求項７】 前記中央領域のうちの所定の領域は、前
    記中央領域の他の領域の粗さよりも粗いことを特徴とす
    る請求６記載の半導体装置。
  8. 【請求項８】 前記第１の主表面上には封止樹脂が形成
    され、前記外部端子は前記封止樹脂の表面から露出して
    いることを特徴とする請求項６または請求項７記載の半
    導体装置。
  9. 【請求項９】 回路素子が形成された第１の主表面と、
    前記第１の主表面に実質的に対向する第２の主表面と、
    前記第１の主表面と前記第２の主表面との間の複数の側
    面とを有する半導体基板と、 前記第１の主表面上部に形成され、前記回路素子と電気
    的に接続された複数の外部端子と、前記第１の主表面上に設けられ、各々が前記半導体基板
    の側面の対応する１つとで平坦な面を形成する複数の側
    面を有した封止樹脂とを備え、前記第２の主表面及び前
    記複数側面が該封止樹脂から露出してなる半導体装置で
    あって、 前記第２の主表面は、中央領域及び前記中央領域を囲む
    周辺領域を有し、前記周辺領域には段差部が形成されて
    おり、前記半導体基板の厚さが前記中央領域においては
    第１の厚さであり、前記周辺領域においては前記第１の
    厚さよりも薄い第２の厚さであり、 前記半導体基板の厚さは、前記複数の側面のうちの第１
    の側面から前記中央領域までの第１の領域において前記
    第２の厚さであり、前記第１の側面に対向する第２の側
    面から前記中央領域までの第２の領域であって前記第１
    の領域よりも狭い第２の領域において前記第２の厚さで
    あることを特徴とする半導体装置。
  10. 【請求項１０】 回路素子が形成された第１の主表面
    と、前記第１の主表面に実質的に対向する第２の主表面
    と、前記第１の主表面と前記第２の主表面との間の複数
    の側面とを有する半導体基板と、 前記第１の主表面上部に形成され、前記回路素子と電気
    的に接続された複数の外部端子と、前記第１の主表面上に設けられ、各々が前記半導体基板
    の側面の対応する１つとで平坦な面を形成する複数の側
    面を有した封止樹脂とを備え、前記第２の主表面及び前
    記複数側面が該封止樹脂から露出してなる半導体装置で
    あって、 前記第２の主表面は、中央領域及び前記中央領域を囲む
    周辺領域を有し、前記周辺領域には段差部が形成されて
    おり、前記半導体基板の厚さが前記中央領域においては
    第１の厚さであり、前記周辺領域においては前記第１の
    厚さよりも薄い第２の厚さであり、 前記中央領域のうちの所定の領域における前記半導体基
    板の厚さが、実質的に前記第２の厚さであることを特徴
    とする半導体装置。
  11. 【請求項１１】 前記第１の主表面上には封止樹脂が形
    成され、前記外部端子は前記封止樹脂の表面から露出し
    ていることを特徴とする請求項９または請求項１０記載
    の半導体装置。
  12. 【請求項１２】 第１の主表面と、前記第１の主表面に
    実質的に対向する第２の主表面と、複数のスクライブラ
    インによって区画された複数の半導体装置形成部を有す
    る半導体ウエハを準備する工程と、 前記半導体装置形成部の前記第１の主表面に回路素子を
    形成する工程と、 前記半導体装置形成部の前記第１の主表面上部に前記回
    路素子と電気的に接続される複数の外部端子を形成する
    工程と、 前記各スクライブラインを含む前記第２の主表面の所定
    の領域に第１の幅を有する第１の溝を形成する工程と、 前記第１の溝内の前記スクライブラインを研削し前記各
    半導体装置形成部を個片化する工程とを有することを特
    徴とする半導体装置の製造方法。
  13. 【請求項１３】 前記第１の溝の中心が、前記各スクラ
    イブラインの中心と一致するように形成されることを特
    徴とする請求項１２記載の半導体装置の製造方法。
  14. 【請求項１４】 前記第１の溝の中心が、前記各スクラ
    イブラインの中心からずれて形成されることを特徴とす
    る請求項１２記載の半導体装置の製造方法。
  15. 【請求項１５】 前記半導体装置形成部の前記第２の主
    表面に、前記第１の溝に直交して延在する第２の溝を形
    成する工程をさらに有することを特徴とする請求項１２
    記載の半導体装置の製造方法。
  16. 【請求項１６】 前記外部端子は金属配線層と突起電極
    を介して前記回路素子と電気的に接続されていることを
    特徴とする請求項１〜１１のいずれか１つに記載の半導
    体装置。
  17. 【請求項１７】 前記金属配線層上及び前記突起電極の
    周囲は前記封止樹脂にて覆われていることを特徴とする
    請求項１６記載の半導体装置。
  18. 【請求項１８】 前記金属配線層は、その一端が前記半
    導体基板の前記第１の主表面における中央側の領域を取
    り囲む領域にて前記回路素子と電気的に接続され、他端
    が前記半導体基板の前記内側の領域まで延在して該内側
    にて前記突起電極と電気的に接続されることを特徴とす
    る請求項１６または請求項１７記載の半導体装置。
JP2001250483A 2001-08-21 2001-08-21 半導体装置及びその製造方法 Expired - Lifetime JP3530158B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001250483A JP3530158B2 (ja) 2001-08-21 2001-08-21 半導体装置及びその製造方法
US10/045,099 US6580152B2 (en) 2001-08-21 2002-01-15 Semiconductor with plural side faces
US10/418,210 US20030207496A1 (en) 2001-08-21 2003-04-18 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001250483A JP3530158B2 (ja) 2001-08-21 2001-08-21 半導体装置及びその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003365823A Division JP3970833B2 (ja) 2003-10-27 2003-10-27 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
JP2004016846A Division JP3970849B2 (ja) 2004-01-26 2004-01-26 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法

Publications (2)

Publication Number Publication Date
JP2003060120A JP2003060120A (ja) 2003-02-28
JP3530158B2 true JP3530158B2 (ja) 2004-05-24

Family

ID=19079288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001250483A Expired - Lifetime JP3530158B2 (ja) 2001-08-21 2001-08-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6580152B2 (ja)
JP (1) JP3530158B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964681B2 (en) 2018-08-03 2021-03-30 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP3872319B2 (ja) 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
US6822315B2 (en) * 2002-02-14 2004-11-23 National Semiconductor Corporation Apparatus and method for scribing semiconductor wafers using vision recognition
US6787884B2 (en) * 2002-05-30 2004-09-07 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production
EP1570524A4 (en) * 2002-12-09 2007-07-04 Advanced Interconnect Tech Ltd HOUSING HAVING AN INTEGRATED CIRCUIT DEVICE EXPOSED
JP4072141B2 (ja) 2003-07-31 2008-04-09 沖電気工業株式会社 半導体装置の製造方法
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
TWI303865B (en) * 2004-04-27 2008-12-01 Phoenix Prec Technology Corp Method for releasing stress of embedded chip and the embedded structure
US20050266661A1 (en) * 2004-05-26 2005-12-01 Lei Li Semiconductor wafer with ditched scribe street
JP4072522B2 (ja) * 2004-07-12 2008-04-09 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2006073843A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp 半導体装置およびその製造方法
JP4507175B2 (ja) * 2004-09-09 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2006093285A (ja) * 2004-09-22 2006-04-06 Disco Abrasive Syst Ltd ウェーハの裏面からのダイシング方法
JP4777644B2 (ja) 2004-12-24 2011-09-21 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
TWI269392B (en) * 2005-03-03 2006-12-21 Advanced Semiconductor Eng Die structure of package and method of manufacturing the same
US20060220195A1 (en) * 2005-03-31 2006-10-05 Intel Corporation Structure and method to control underfill
WO2007055010A1 (ja) 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
JP4755486B2 (ja) 2005-11-17 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
TWI296424B (en) * 2006-05-10 2008-05-01 Siliconware Precision Industries Co Ltd Semiconductor device, chip structure thereof and method for manufacturing the same
JP4553878B2 (ja) * 2006-07-27 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4726744B2 (ja) 2006-08-29 2011-07-20 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
US8026599B2 (en) * 2006-09-07 2011-09-27 Analog Devices, Inc. Method of protecting integrated circuits
JP4413240B2 (ja) 2007-03-05 2010-02-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
DE102007012155B4 (de) * 2007-03-12 2015-01-22 Intel Mobile Communications GmbH Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens
JP4299349B2 (ja) 2007-03-29 2009-07-22 Ｏｋｉセミコンダクタ株式会社 半導体デバイスの製造方法
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2009088076A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 半導体装置及びその製造方法
US20090140401A1 (en) * 2007-11-30 2009-06-04 Stanley Craig Beddingfield System and Method for Improving Reliability of Integrated Circuit Packages
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP4696227B2 (ja) * 2007-12-28 2011-06-08 スパンション エルエルシー 半導体装置の製造方法
JP2009245962A (ja) * 2008-03-28 2009-10-22 Oki Semiconductor Co Ltd 半導体装置
JP5378130B2 (ja) 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US20130119538A1 (en) * 2011-11-16 2013-05-16 Texas Instruments Incorporated Wafer level chip size package
US8828848B2 (en) * 2011-12-16 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Die structure and method of fabrication thereof
US9293402B2 (en) 2012-04-13 2016-03-22 Lapis Semiconductor Co., Ltd. Device with pillar-shaped components
JP6021399B2 (ja) * 2012-04-13 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5941737B2 (ja) * 2012-04-13 2016-06-29 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2015176950A (ja) * 2014-03-14 2015-10-05 株式会社ディスコ ウェーハの加工方法
US9728518B2 (en) 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
US9318405B2 (en) 2014-05-01 2016-04-19 Qualcomm Incorporated Wafer level package without sidewall cracking
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
KR20220007192A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 언더필이 구비된 반도체 패키지 및 이의 제조 방법

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3608186A (en) * 1969-10-30 1971-09-28 Jearld L Hutson Semiconductor device manufacture with junction passivation
JPS5414161A (en) * 1977-07-04 1979-02-02 Nec Corp Semiconductor device
US4193226A (en) * 1977-09-21 1980-03-18 Kayex Corporation Polishing apparatus
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US4680893A (en) * 1985-09-23 1987-07-21 Motorola, Inc. Apparatus for polishing semiconductor wafers
US5019943A (en) * 1990-02-14 1991-05-28 Unisys Corporation High density chip stack having a zigzag-shaped face which accommodates connections between chips
JPH0587949A (ja) 1991-09-25 1993-04-09 Casio Comput Co Ltd 指針式時計の時刻修正機構
DE4133820A1 (de) * 1991-10-12 1993-04-15 Bosch Gmbh Robert Verfahren zur herstellung von halbleiterelementen
US5514245A (en) * 1992-01-27 1996-05-07 Micron Technology, Inc. Method for chemical planarization (CMP) of a semiconductor wafer to provide a planar surface free of microscratches
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
KR940016630A (ko) * 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
JPH06232255A (ja) 1993-01-29 1994-08-19 Disco Abrasive Syst Ltd ウェーハのダイシング方法
US5571373A (en) * 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
JPH0831773A (ja) * 1994-07-15 1996-02-02 Sony Corp 半導体装置とダイシングブレードおよびこれを用いたダイシング方法
US5521125A (en) * 1994-10-28 1996-05-28 Xerox Corporation Precision dicing of silicon chips from a wafer
JP3197788B2 (ja) * 1995-05-18 2001-08-13 株式会社日立製作所 半導体装置の製造方法
US6110820A (en) * 1995-06-07 2000-08-29 Micron Technology, Inc. Low scratch density chemical mechanical planarization process
DE19525363A1 (de) * 1995-07-12 1997-01-16 Sel Alcatel Ag Virtuelles privates Netz für Mobilfunkteilnehmer
JPH0963993A (ja) 1995-08-24 1997-03-07 Hitachi Ltd 半導体ウェハのダイシング方法およびダイシング装置ならびにダイオードペレットの製造方法およびダイオードペレット
US5665202A (en) * 1995-11-24 1997-09-09 Motorola, Inc. Multi-step planarization process using polishing at two different pad pressures
US6413156B1 (en) * 1996-05-16 2002-07-02 Ebara Corporation Method and apparatus for polishing workpiece
JPH09320911A (ja) 1996-05-27 1997-12-12 Mitsubishi Electric Corp 被識別機能付き半導体基板
JP3137322B2 (ja) * 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JP3058456B2 (ja) * 1996-09-24 2000-07-04 三菱電機株式会社 半導体装置およびその製造方法
JP3340333B2 (ja) * 1996-12-26 2002-11-05 株式会社東芝 半導体装置及びその製造方法
JPH10308410A (ja) 1997-05-09 1998-11-17 Murata Mfg Co Ltd フェイスボンディング用のベアチップ部品
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
JP3497722B2 (ja) 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP3811567B2 (ja) 1998-03-12 2006-08-23 株式会社日立製作所 半導体装置の製造方法
US6218306B1 (en) * 1998-04-22 2001-04-17 Applied Materials, Inc. Method of chemical mechanical polishing a metal layer
US5897426A (en) * 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US6008070A (en) * 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
JPH11345834A (ja) * 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 半導体素子とそれを用いた半導体装置の製造方法および半導体装置
JP4343286B2 (ja) * 1998-07-10 2009-10-14 シチズンホールディングス株式会社 半導体装置の製造方法
JP3432749B2 (ja) * 1998-07-23 2003-08-04 富士通株式会社 半導体装置及びその製造方法
US6391779B1 (en) * 1998-08-11 2002-05-21 Micron Technology, Inc. Planarization process
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP2000133743A (ja) * 1998-10-23 2000-05-12 Rohm Co Ltd 半導体チップの実装構造、およびこれを備えた半導体装置
JP2000195827A (ja) * 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
SG87886A1 (en) * 1999-02-11 2002-04-16 Applied Materials Inc Chemical mechanical polishing processes and components
US6245677B1 (en) * 1999-07-28 2001-06-12 Noor Haq Backside chemical etching and polishing
US6248002B1 (en) * 1999-10-20 2001-06-19 Taiwan Semiconductor Manufacturing Company Obtaining the better defect performance of the fuse CMP process by adding slurry polish on more soft pad after slurry polish
JP3439402B2 (ja) * 1999-11-05 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2001203177A (ja) * 2000-01-18 2001-07-27 Hitachi Cable Ltd 半導体ウエハ
JP4687838B2 (ja) * 2000-04-04 2011-05-25 株式会社ディスコ 半導体チップの製造方法
US6309943B1 (en) * 2000-04-25 2001-10-30 Amkor Technology, Inc. Precision marking and singulation method
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6949158B2 (en) * 2001-05-14 2005-09-27 Micron Technology, Inc. Using backgrind wafer tape to enable wafer mounting of bumped wafers
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964681B2 (en) 2018-08-03 2021-03-30 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20030207496A1 (en) 2003-11-06
US6580152B2 (en) 2003-06-17
US20030038343A1 (en) 2003-02-27
JP2003060120A (ja) 2003-02-28

Similar Documents

Publication Publication Date Title
JP3530158B2 (ja) 半導体装置及びその製造方法
JP2003060119A (ja) 半導体装置及びその製造方法
US7250354B2 (en) Semiconductor device and method for fabricating the same
KR100682003B1 (ko) 반도체 장치 및 그 제조 방법
US7157742B2 (en) Integrated circuit device
US5637919A (en) Perimeter independent precision locating member
US20040201097A1 (en) Semiconductor device and method for manufacturing the same
KR19980047801A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
JP3795040B2 (ja) 半導体装置の製造方法
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
CN1645597B (zh) 半导体器件及其制造方法
US7781901B2 (en) Semiconductor device and processing method of the same
KR20090029660A (ko) 반도체 장치의 제조 방법
US6441504B1 (en) Precision aligned and marked structure
JP4180512B2 (ja) 薄化前に接触孔が開けられるカラー画像センサの製造方法
JP2006186123A (ja) 半導体装置およびその製造方法
JP3970849B2 (ja) 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
JP3970833B2 (ja) 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
US7436077B2 (en) Semiconductor device and method of manufacturing the same
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP4275113B2 (ja) 半導体装置及びその製造方法
TWI473189B (zh) 已單離晶粒堆疊封裝件之晶圓級測試方法
US7705432B2 (en) Three dimensional six surface conformal die coating
JP2007059922A (ja) 半導体装置
JP2004165540A (ja) 半導体装置とその製造法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9