JP2002299500A - チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ - Google Patents

チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ

Info

Publication number
JP2002299500A
JP2002299500A JP2001106016A JP2001106016A JP2002299500A JP 2002299500 A JP2002299500 A JP 2002299500A JP 2001106016 A JP2001106016 A JP 2001106016A JP 2001106016 A JP2001106016 A JP 2001106016A JP 2002299500 A JP2002299500 A JP 2002299500A
Authority
JP
Japan
Prior art keywords
chip
substrate
semiconductor chip
substance
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001106016A
Other languages
English (en)
Inventor
Masaki Hatano
正喜 波多野
Kazuo Nishiyama
和夫 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001106016A priority Critical patent/JP2002299500A/ja
Publication of JP2002299500A publication Critical patent/JP2002299500A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 （修正有） 【課題】 チップ状電子部品の製造方法、並びにその製
造に用いる疑似ウェーハの製造方法を提供すること。 【解決手段】 平坦な基板１上に、凹凸を形成する工程
と；この基板上に、少なくとも局部的に付着された離型
性又は溶媒溶解性の粘着性物質４を介して良品ベアチッ
プ５の複数個又は複数種をそのＡｌ電極パッド面を下に
して固定する工程と；保護物質としての樹脂６を複数の
良品ベアチップ５間を含む全面に被着する工程と；良品
ベアチップ５を樹脂６で固着した疑似ウェーハ７を基板
１から分離し、良品の半導体チップが配列されかつその
Ａｌ電極パッド面が露出し、樹脂６の表面が表面保護膜
よりもチップ裏面側に後退した位置又はチップ表面側へ
突出した位置に存在している疑似ウェーハを得る工程
と；更にこの疑似ウェーハ７を半導体チップ間の樹脂６
の位置で切断して各良品チップ部品を分離する工程と；
を有する製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体装置の製造
に好適なチップ状電子部品及びその製造方法、並びにそ
の製造に用いる疑似ウェーハ及びその製造方法に関する
ものである。
【０００２】
【従来の技術】従来、デジタルビデオカメラやデジタル
携帯電話、更にノートＰＣ(PersonalComputer)等に代表
される携帯用電子機器の、小型化や薄型化、軽量化に対
する要求は強く、半導体部品の表面実装密度をいかに向
上させるかが重要なポイントである。この為、パッケー
ジＩＣ（ＱＦＰ（Quad flat package）等）に代る、
より小型のＣＳＰ（Chip Scale Package）の開発や一
部での採用がすでに進められているが、究極の半導体高
密度実装を考えると、ベアチップ実装でしかもフリップ
チップ方式による接続技術の普及が強く望まれる。
【０００３】なお、前記フリップチップ実装におけるバ
ンプ形成技術には、一般にＡｌ電極パッド上にAu-Stud
Bump法や電解めっき法によってＡｕバンプを形成する方
法や、電解めっき法や蒸着法等ではんだバンプを一括し
て形成する方法が代表的である。しかし、民生用では、
より低コストのフリップチップ実装の場合に、チップに
してからバンプを形成(Au-Stud Bump法がその代表例で
ある)するのではなく、ウェーハ状態で一括してバンプ
を形成する方法が望ましい。
【０００４】このようなウェーハ一括処理法は、近年の
ウェーハの大口径化（１５０ｍｍφ→２００ｍｍφ→３
００ｍｍφ）と、ＬＳＩ（大規模集積回路）チップの接
続ピン数の増加傾向とを考えれば、当然の方向性であ
る。
【０００５】以下に、従来のバンプ形成方法を説明す
る。
【０００６】図１５は、Ａｕスタッドバンプ（Stud Bum
p）２４の一例である。各々、個片に切り出された半導
体チップ２５のＡｌ電極パッド５５面にワイヤーボンデ
ィング手法を用いてＡｕスタッドバンプ（Stud Bump）
２４が形成されている。図１６は、例えば入出力回路２
２、素子領域（メモリー）２３が形成されたＳｉ基板
（ウェーハ）５１を、ウェーハレベルで一括処理して形
成したときのはんだバンプ６２の一例である（なお、図
中の３５はスクライブラインである。）。
【０００７】また、図１７には、より低コストを目指し
て、Ｎｉ無電解めっきとはんだペーストの印刷とでウェ
ーハ一括でバンプを形成する工程を示す。図１７（ａ）
は、ＳｉＯ2膜が形成されたＳｉ基板（ウェーハ）を示
して、同図（ｂ）はその電極を含むチップ部分を拡大し
たものである。図１７（ａ）、（ｂ）において、５１は
Ｓｉ基板（ウェーハ）、５５はＡｌ電極パッド、その他
はＳｉＯ2膜、Ｓｉ3Ｎ 4、ＳｉＯ2膜やポリイミド膜から
成るパッシベーション膜である。
【０００８】図１７（ｃ）では、Ｎｉ無電解めっき法に
より、開口されたＡｌ電極パッド５５の上面のみに、選
択的にＮｉ無電解めっき層（ＵＢＭ：Under Bump Meta
l）が形成されている。このＮｉ無電解めっき層（ＵＢ
Ｍ）は、Ａｌ電極パッド５５面をリン酸系エッチ液で前
処理した後に、Ｚｎ処理によりＺｎを置換析出させ、更
に、Ｎｉ−Ｐめっき槽に浸漬することによって容易に形
成でき、Ａｌ電極パッド５５とはんだバンプとの接続を
助けるＵＢＭとして作用する。
【０００９】図１１（ｄ）は、メタルスクリーンマスク
５２を当てて、はんだペースト５９を印刷法によりＮｉ
無電解めっき層（ＵＢＭ）上に転写した状態を示す。図
１７（ｅ）は、ウエットバック（加熱溶融）法ではんだ
ペースト５９を溶融して、はんだバンプ６２を形成した
ものである。このように、Ｎｉ無電解めっき法及びはん
だペーストスクリーン印刷法等を用いることにより、フ
ォトプロセスを用いずに、簡単にはんだバンプ６２を形
成することができる。
【００１０】他方、ＣＳＰは、１ケ１ケのＬＳＩをいか
に小さくして高密度で実装するかのアプローチである
が、デジタル機器の回路ブロックを見た場合、いくつか
の共通回路ブロックで成り立っており、これらをマルチ
チップパッケージとしたり、モジュール化（ＭＣＭ：Mu
lti Chip Module）する技術も登場している。デジタル
携帯電話におけるＳＲＡＭ（スタティック・ラム）、フ
ラッシュメモリー、マイコンの１パッケージ化等はその
一例である。
【００１１】このＭＣＭ技術は、最近の１チップシステ
ムＬＳＩのおいても大きな利点を発揮するものと期待さ
れている。即ち、メモリーやロジック、更にアナログＬ
ＳＩを１チップ化する場合は、異なったＬＳＩ加工プロ
セスを同一ウェーハプロセスで処理することとなり、マ
スク数や工程数の著しい増加と開発ＴＡＴ（Turn aroun
d time ）の増加が問題となり、歩留りの低下も大きな
懸念材料である。
【００１２】このために、各ＬＳＩを個別に作り、ＭＣ
Ｍ化する方式が有力視されている。こうしたＭＣＭ化技
術の例を図１８に示す。
【００１３】図１８（ａ）、（ｂ）、（ｃ）はフリップ
チップ方式であって、回路基板６０上の電極６３にフェ
イスダウンでチップ６４を接続している。より小型化、
薄型化を考えた場合には、図１８のフリップチップが有
利な方式となっている。今後の高速化での接続距離の縮
小や各接続インピーダンスのバラツキを考えても、フリ
ップリップ方式が主流になるものと思われる。
【００１４】フリップチップ方式のＭＣＭは、複数の異
種のＬＳＩについて各々のＬＳＩのＡｌ電極パッド５５
の面にＡｕ−Ｓｔｕｄ Ｂｕｍｐを形成し、異方性導電
フィルム（ＡＣＦ：Aniso Conductive Film ）を介して
回路基板と接続する方法や、樹脂ペーストを用いて圧接
する方法、更にバンプとしてＡｕめっきバンプやＮｉ無
電解めっきバンプ、はんだバンプを用いる方法等、種々
のものが提案されている。図１８（ｃ）は、はんだバン
プ６５による基板６０との金属間接合で、より低抵抗で
確実に接合させた例である。
【００１５】
【発明に至る経過】上記した各バンプ形成法は既に完成
されていて、量産ベースの技術として活用が始まってい
る。例えば、図１５に示したＡｕスタッドバンプ２４は
チップ単位のバンプ形成法であり、既存の設備を用い
て、より簡便にバンプを形成する方法として広く用いら
れているが、各端子毎にバンプ形成処理を行うので、多
ピンになる程、バンプ形成に要するコストが上昇してし
まう。
【００１６】また、最近のＬＳＩの低電圧駆動において
は、Ａｌ配線層の電圧降下の問題が生じることから、周
辺の電極パッドの配置だけでなく、アクティブ素子上に
も電極パッドを配置したエリアパッドが必要とされる
が、図１５のＡｕスタッドバンプ２４はボンディング荷
重とダメージの面からエリアパッドには不向きである。
更に、Ａｕスタッドバンプチップの実装は、１個ずつの
圧接工法であることや、両面実装に難がある等の問題を
抱えている。
【００１７】一方、ウェーハ一括のはんだバンプ形成法
は実装面でエリアパッド配置にも適用でき、一括リフロ
ーや両面実装が可能である等の利点がある。しかし、最
先端の歩留まりが低いウェーハに対して処理をすると、
良品チップ１個当たりのコストは極めて高くなる。
【００１８】即ち、図１９には、従来のウェーハ一括処
理における半導体ウェーハ５３を示すが、最先端ＬＳＩ
では高歩留りが必要とされるにも拘らず、スクライブラ
イン３５で仕切られたチップの内、×印で示す不良品チ
ップ２０の数が○印で示す良品チップ５の数より多くな
るのが実情である。
【００１９】また、チップをベアチップの形で他所から
入手した場合のバンプ形成は極めて難しいという問題が
あった。即ち、上記した２種類のバンプ形成方法は各々
特徴を持つが、全ての領域に使える技術ではなく、各々
の特徴を活かした使い分けをされるのが現状である。ウ
ェーハ一括バンプ処理法は、歩留まりが高く、ウェーハ
１枚の中に占める端子数が多い場合（例えば５００００
端子／ウェーハ）や、エリアパッド対応の低ダメージバ
ンプ形成に特徴を発揮する。又、Ａｕスタッドバンプ
は、チップ単位で入手した場合のバンプ処理や、簡便な
バンプ処理に特徴を発揮している。
【００２０】なお、図１９に示した半導体ウェーハ５３
をスクライブライン３５に沿って切断すると、切断の影
響でチップにストレス、亀裂等のダメージが生じて、故
障の原因になることがある。さらに、良品チップ５及び
不良品チップ２０を共に半導体ウェーハ５３として一括
ではんだバンプ形成まで工程を進行させると、不良品チ
ップ２０に施した工程が無駄になり、これもコストアッ
プの原因となる。
【００２１】また、特開平９−２６０５８１号公報に
は、Ｓｉウェーハ上に複数の半導体チップを接着固定
し、これをアルミナの如き基板上に設けた樹脂に加圧下
で埋め込んでから剥離することにより、ウェーハの表面
を平坦にし、ホトリソグラフィの技術によりこのウェー
ハ上で素子間の接続用の配線層を形成する方法が示され
ている。
【００２２】この公知の方法によれば、ウェーハの一括
処理が可能となり、大量生産による低価格化を達成でき
るとしているが、ウェーハにおいて個々の半導体チップ
の裏面側には上記のアルミナの如き硬質の基板が存在し
ているために、スクライビング時にチップ間の樹脂と共
に、裏面側の硬質の基板も切断しなければならず、切断
用のブレードが破損するおそれがある。しかもチップの
側面は樹脂で覆われてはいるが、裏面は樹脂とは異質の
硬質の基板が存在しているだけであるため、チップの裏
面側は有効に保護されないことがあり、また両者間の密
着性が悪くなる。
【００２３】上記問題を解決する方法として、良品ベア
チップを支持基板に予め貼り付けてから素子間の接続用
の配線層を形成する方法（特開平７−２０２１１５及び
特開平１１−３３０３５０）が示されているが、この方
法は、支持基板上にベアチップを貼り付ける際、搭載す
るベアチップの外形を基準にして貼り付けるため、チッ
プ間の位置精度を十分に出すことができず、ベアチップ
搭載後の配線層形成工程において微細な配線を形成でき
ず、また、製造装置が複雑であったり、製造プロセスが
長く更には製造コストが高い。
【００２４】先に本出願人は、上記のような従来の技術
が抱えている問題点について鋭意検討した結果、ウェー
ハ一括処理の特徴を生かしつつ、最先端のＬＳＩやベア
チップで入手した場合でも、高歩留り、低コストにして
信頼性良く提供可能な半導体チップ等のチップ状電子部
品を、特願２０００−１２２１１２号において、提案し
た。
【００２５】即ち、特願２０００−１２２１１２号に係
る発明（以下、先願発明と称する。）によれば、基板上
に、処理前は粘着力を持つが処理後は粘着力が低下する
粘着手段を貼り付け、この粘着手段の上に複数個又は複
数種の半導体チップをその電極面を下にして固定し、保
護物質を前記半導体チップ間を含む全面に被着し、前記
粘着手段に所定の処理を施して前記粘着手段の粘着力を
低下させて、前記半導体チップをその側面及び裏面にお
いて前記保護物質で固定した疑似ウェーハを剥離し、更
に必要あれば前記半導体チップ間において前記保護物質
を切断して各半導体チップ又はチップ状電子部品を分離
しているので、チップ状電子部品を疑似ウェーハから切
り出す際に、保護物質の部分を切断するので、チップ状
電子部品本体への悪影響（歪みやばり、亀裂等のダメー
ジ）を抑えられる。
【００２６】また、良品のチップ状電子部品を疑似ウェ
ーハより切り出して再配列することにより、あたかも全
品が良品チップのウェーハのようになって、ウェーハ一
括でのはんだバンプ処理等が可能になり、低コストで歩
留り良くフリップチップ用はんだバンプチップを形成で
きる。そして、自社製ウェーハのみならず、他社から購
入したベアチップでも容易にはんだバンプ処理等が可能
になる。
【００２７】また、保護物質によってチップ側面及び裏
面が覆われているので、Ｎｉ無電解めっき処理も可能で
あると共に、同じく保護物質によってチップ側面及び裏
面が保護されているので、チップの個片後の実装ハンド
リングにおいてもチップが保護され、良好な実装信頼性
が得られる。
【００２８】
【発明が解決しようとする課題】しかしながら、本発明
者は、先願発明は上記した優れた特長をもちつつも、改
善すべき点があることを見出した。
【００２９】図２０には、先願発明における一例を示
す。これによれば、良品の半導体チップ５を一時的に固
定するのにダイシングテープからなるＵＶ（紫外線）硬
化型シート３７を使用しており、図２０（ａ）、（ｂ）
のように平坦な石英基板３６上にＵＶ硬化シート３７を
貼付けた後、図２０（ｃ）のように良品チップ５を電極
面の側でシート３７上に固定し、更に図２０（ｄ）のよ
うに保護物質としての樹脂６で半導体チップ５を固定し
た疑似ウェーハ７を基板３６から剥離するに際し、図２
０（ｅ）のように基板３６の側からＵＶを照射してシー
ト３７の粘着力を低下させてから、疑似ウェーハ７を基
板３６から分離する。
【００３０】しかし、チップ５を基板３６上に固定する
際、チップ５を配置する位置のポイントとなり得るもの
が基板３６上に存在しないため、位置精度よく行うこと
が難しい。
【００３１】また、平坦な基板３６はその裏面３８から
ＵＶを透過させるため、例えば石英基板のような透明な
基板を材質とする必要があり、従って材質が限られてし
まい、またＵＶの照射設備を必要とする。
【００３２】また、ＵＶを照射して、チップ５を樹脂６
で固定してなる疑似ウェーハ７を平坦な基板（石英基
板）３６から剥がす際に、樹脂６とＵＶ硬化シート３７
は樹脂６によるモールド時の熱で互いに化学反応して変
質物３７ａが生じ、これにより接着力が上昇してしま
い、ＵＶ硬化シート３７が樹脂６から十分に剥がれない
場合がある。これでは、疑似ウェーハ７のスクライビン
グや、チップ間の配線に支障をきたすことがある。
【００３３】なお、シートとして樹脂６と接着しにくい
ものを用いると、疑似ウェーハをうまく剥離できるが、
そのようなシート自身は粘着性を持たないので、チップ
を一時的に固定保持することはできない。
【００３４】従って、粘着性を有するシート等の一時的
にチップを固定保持することができる材料の選定、又は
チップを固定するためのモールド樹脂の材料の選定が難
しいという問題があった。
【００３５】本発明は、上述した先願発明の特長を生か
しつつ、その不十分な点を改善するためになされたもの
であって、その目的は、ウェーハ一括処理の特徴を生か
しつつ、最先端のＬＳＩやベアチップで入手した場合で
も、高歩留り、低コストにして信頼性良く半導体チップ
等のチップ状電子部品を製造する方法及びチップ状電子
部品、並びにその製造に用いる疑似ウェーハの製造方法
及び疑似ウェーハを提供することにある。
【００３６】
【課題を解決するための手段】即ち、本発明は、基板上
に、凹凸を形成する工程と；この凹凸を有する基板上
に、少なくとも局部的に付着された離型性又は溶媒溶解
性の粘着性物質を介して複数個又は複数種の半導体チッ
プをその電極面を下にして固定する工程と；前記複数個
又は複数種の半導体チップ間を含む全面に保護物質を被
着する工程と；前記保護物質に固定された前記半導体チ
ップと前記粘着性物質付きの前記基板とを剥離により分
離するか、或いは、前記保護物質に固定された前記半導
体チップと前記基板とを前記粘着性物質の溶媒溶解処理
により分離し、前記半導体チップと前記保護物質で固定
した疑似ウェーハを作製する工程と；を有する、疑似ウ
ェーハの製造方法に係り、更にこれに加えて、前記複数
個又は複数種の半導体チップ間において前記保護物質を
切断して各半導体チップ又はチップ状電子部品を分離す
る工程を有する、チップ状電子部品の製造方法に係るも
のである。
【００３７】また、少なくとも電極が一方の面側にのみ
設けられ、この一方の面以外の全面が連続した保護物質
で覆われ、この保護物質の表面が表面保護膜よりもチッ
プ裏面側に後退した位置又はチップ表面側へ突出した位
置に存在している、チップ状電子部品、並びに少なくと
も電極が一方の両側にのみ設けられたチップ状電子部品
の複数個又は複数種が、これらの間及びその裏面に連続
して被着された保護物質によって互いに固着され、この
保護物質の表面が表面保護膜よりもチップ裏面側に後退
した位置又はチップ表面側へ突出した位置に存在してい
る、疑似ウェーハに係るものである。
【００３８】本発明によれば、まず上記基板上に上記凹
凸を形成するので、上記半導体チップをその電極面を下
にして上記基板上に固定する際、上記凹凸のパターン及
びサイズを上記半導体チップに対応して形成しておけ
ば、その半導体チップを配置する際の位置決めの手段と
なり得るので、位置精度よく固定を行うことができ、自
己整合性に優れている。
【００３９】また、本発明によれば、上記凹凸を有する
基板上に、少なくとも局部的に付着された離型性又は溶
媒溶解性の粘着性物質を介して複数個又は複数種の半導
体チップをその電極面を下にして一時的に固定するの
で、前記基板の材質が限定されることなく、又、特別な
設備等も必要とせずに、粘着性物質の剥離又は溶解除去
によって前記疑似ウェーハと前記基板とを容易に分離す
ることができ、更にこの疑似ウェーハから前記チップ状
電子部品を容易に作製することが可能となる。換言すれ
ば、半導体チップを一時的に固定するための粘着性物質
として、保護物質であるモールド樹脂との接着性が弱い
（離型性を有する）か、或いは樹脂及びチップに対し容
易に除去できる物質であって、チップを樹脂封止する際
にはチップを固定保持できるほどの、チップに対する適
度な粘着性及び接着性を有する物質を用いることが重要
である。
【００４０】また、本発明によれば、半導体チップの電
極面以外（即ち、チップ側面及び裏面）が連続した保護
物質によって保護されるので、チップ化後のハンドリン
グにおいてチップが保護され、ハンドリングが容易とな
り、良好な実装信頼性が得られる。
【００４１】また、半導体ウェーハから切出されて良品
のみを選択したチップを基板に貼り付け、保護物質を全
面に被着した後に剥離することにより、あたかも全品が
良品チップからなる疑似ウェーハを得ることができるた
め、良品チップに対するウェーハ一括でのバンプ処理等
が可能となり、低コストのバンプチップを歩留り良く形
成できると共に、半導体チップを疑似ウェーハから切り
出す際にチップ間の保護物質の部分を切断できるので、
半導体チップ本体への悪影響（歪みやばり、亀裂等のダ
メージ）を抑えて容易に切断することができる。
【００４２】しかも、保護物質によってチップの側面及
び裏面が覆われていることから、Ｎｉ無電解めっき処理
も可能である。そして、自社製ウェーハのみならず、他
社から購入したベアチップでも、容易にはんだバンプ処
理等が可能になる。また、ＭＣＭに搭載される異種ＬＳ
Ｉチップを全て同一半導体メーカーから供給されるケー
スは少なく、最先端の半導体ラインの投資が大きくなっ
てきているために、ＳＲＡＭ、フラッシュメモリーやマ
イコン、更にＣＰＵ（中央演算処理ユニット）を同一半
導体メーカーで供給するのではなく、各々得意とする半
導体メーカーから別々にチップで供給してもらい、これ
らをＭＣＭ化することもできる。なお、上記の基板は繰
り返し使用できて、バンプ形成のコストや環境面でも有
利である。
【００４３】
【発明の実施の形態】本発明においては、平坦な基板面
上に、前記半導体チップに対応した形状の前記凹凸を形
成し、この凹凸を有する基板上に、前記粘着性物質とし
ての水溶性樹脂を付着し、この水溶性樹脂の上に良品の
半導体チップの複数個又は複数種を電極面を下にして固
定し、前記保護物質としての有機系絶縁性樹脂又は無機
系絶縁性物質を半導体チップの裏面より均一に塗布して
硬化させ、しかる後に前記保護物質で固着された前記複
数個又は複数種配列されかつ電極面が露出した前記疑似
ウェーハを得、更にこの疑似ウェーハを前記複数個又は
複数種の半導体チップ間の前記保護物質の位置で切断
し、実装基板に固定される単一の半導体チップ、又は複
数個又は複数種の半導体チップが一体化されたチップを
得るのが好ましい。
【００４４】また、前記基板上に、非感光性膜を付着
し、この非感光性膜上に、感光性フォトレジスト膜を付
着した後、この感光性フォトレジスト膜を選択的に露
光、現像することによって、前記半導体チップに対応し
た形状を有する前記凹凸を形成することが好ましい。
【００４５】また、前記基板上に、下地膜を付着し、こ
の下地膜上に接着膜を形成し、この接着膜上に、感光性
フォトレジスト膜を付着した後、この感光性フォトレジ
スト膜を選択的に露光、現像することによって、前記半
導体チップに対応した形状を有する前記凹凸を形成する
ことが好ましく、前記下地膜が感光性又は非感光性膜で
あり、前記接着膜が解離性又は溶媒溶解性の膜であるこ
とが好ましい。
【００４６】また、感光性ガラスからなる感光性基体を
選択的に露光、現像することによって、前記半導体チッ
プに対応した形状を有する前記凹凸を前記基板に形成す
ることが好ましい。
【００４７】本発明において、前記粘着性物質は離型性
又は溶媒溶解性を有する物質ならば、特に限定されるべ
きものではないが、例えばポリビニルアルコールが好ま
しく、また、前記保護物質はポリエステル系、エポキシ
系及びポリイミド系より選ばれる有機系絶縁性樹脂であ
ることが好ましい。
【００４８】後述するように、粘着性物質としてのポリ
ビニルアルコールと、保護物質としてのポリエステル系
樹脂との組み合わせの場合、離型作用が良好であるた
め、前記疑似ウェーハと前記基板とを容易に分離するこ
とができる。また、粘着性物質としてのポリビニルアル
コールと、保護物質としてのエポキシ系又はポリイミド
系樹脂との組み合わせの場合、水溶性であることを利用
して前記ポリビニルアルコールを水又は温水で溶解し
て、前記疑似ウェーハと前記基板とを容易に分離するこ
とができる。
【００４９】また、前記疑似ウェーハを分離した後、前
記疑似ウェーハの前記基板との対向面を水又は温水で洗
浄処理することによって、上記粘着性物質を疑似ウェー
ハから完全に除去することが好ましい。
【００５０】また、特性測定により良品と判定された前
記半導体チップを前記基板上に固定したり、前記保護物
質で固着された状態において前記半導体チップの特性測
定を行って、良品の半導体チップ又はチップ状電子部品
を選択しても良い。
【００５１】本発明に使用可能な平坦な基板は、樹脂の
硬化温度による変性、分解、反りなどに耐えられれば、
材質は特に限定されるべきものではなく、例示するなら
ばシリコンウェーハやガラス基板、石英基板、セラミッ
ク基板、ポリテトラフルオロエチレン製基板等が挙げら
れる。また、前記粘着性物質として水溶性物質を利用し
た場合、樹脂基板（疑似ウェーハ）を分離した後、前記
基板上に残留した前記粘着性物質を水や温水などで容易
に除去することが可能なので、前記基板は何回でも繰り
返して使用することができるため、コストや環境面にお
いても有利である。
【００５２】次に、本発明の好ましい実施の形態を図面
の参照下に具体的に説明する。
【００５３】実施の形態１ まず図１３は、図１９に示した如き半導体ウェーハ５３
より切り出された後、オープン／ショート或いはＤＣ
（直流）電圧測定で良品と確認された良品の半導体ベア
チップ５（又はＬＳＩチップ）のみを、平坦な円形の基
板１上に、例えばポリビニルアルコールからなる粘着性
物質４を介して等間隔に配列して貼り付けた一例であ
る。ここで、図１３に示したような円形の基板１ではな
く、角型のより大きな基板を用いることも可能であり、
またこれらの基板は透明でなくてもよい。
【００５４】以下に、チップを貼り付ける基板として、
図１３の如き例えばポリテトラフルオロエチレン製の平
坦な基板１を用い、一括してはんだバンプを形成する方
法を図１〜４について順を追って説明する。
【００５５】図１（ａ）のように、チップを仮固定する
（一時的に固定する）ための支持基板となる基板１上
に、下地膜としての非感光性のフォトレジスト膜２を付
着する。ここで、本発明に使用可能な支持基板として
は、樹脂の硬化温度による変性、分解、反りなどに耐え
られれば、材質は特に限定されるべきものではなく、例
示するならばシリコンウェーハ、ガラス基板、石英基
板、セラミック基板又はポリテトラフルオロエチレン製
基板等が挙げられる（以下に示す他の実施の形態も同
様。）。上記非感光性フォトレジスト膜は、スピンコー
トの手法で基板上に付着することが好ましく、この手法
で付着することで均一な厚さでかつ平坦な非感光性フォ
トレジスト膜２の形成が可能となる。そして、非感光性
のフォトレジスト膜２の膜厚をより薄く形成すれば、後
の疑似ウェーハを分離する工程のときに溶剤によって、
より容易に溶解することができる。
【００５６】次に、図１（ｂ）のように、図１（ａ）に
おいて基板１上に付着した非感光性フォトレジスト膜２
の上に、感光性フォトレジスト膜３ａを付着する。この
感光性フォトレジスト膜３ａも上記非感光性フォトレジ
スト膜２と同様にして、スピンコートの手法で付着する
ことが好ましく、均一な厚さで平坦な膜を塗布すること
ができる。感光性フォトレジスト膜３ａとしては、非感
光性フォトレジスト膜２と互いに溶解しない組成のもの
を使用することが望ましく、また、感光性フォトレジス
ト膜であればネガタイプ又はポジタイプのどちらのタイ
プでも使用することが可能である。感光性のフォトレジ
スト膜３ａの膜厚をより薄く形成すれば、後の疑似ウェ
ーハを分離する工程のときに溶剤によって、より一層容
易に溶解することができ、かつ後述するように、パッシ
ベーション膜−保護物質間の段差をより小さくすること
ができる。
【００５７】次に、感光性フォトレジスト膜３ａを所定
のパターンで選択的に露光、現像することによって、図
１（ｃ）に示す如く、後の工程で基板１上に固定する半
導体チップに対応した形状の凹凸を有するフォトレジス
ト膜３を形成する。この時、フォトレジスト膜３ａから
フォトレジスト膜３への加工は半導体プロセス装置を用
いて行うので、互いの位置精度は十分よく形成できる。
フォトレジスト膜３は、上記半導体チップに対応した上
記凹凸構造であるので、後の工程で半導体チップを支持
基板１上に配置、固定する際の位置決めの手段となり、
位置精度のよい半導体チップの搭載が可能となる。
【００５８】また、図１（ｂ）で付着したフォトレジス
ト膜３ａの下地膜としてのフォトレジスト膜２は非感光
性であって、フォトレジスト膜３を形成する際の露光処
理で感光されないので、フォトレジスト膜３ａの膜厚み
で前記凹凸形成の制御が可能となり、高さの均一な平坦
な上記凹凸が形成できる。また、形成する上記凹凸は、
後に搭載する半導体チップに対応した形状で形成する
が、搭載する半導体チップのダイシング後のサイズのバ
ラツキや較差を考慮して多少大きめのサイズで形成する
ことが好ましい。
【００５９】また、ここで形成する上記凹凸は、後の工
程で基板１上に固定する半導体チップが同一種であれ
ば、全て同一のサイズとなるが、複数種の半導体チップ
を固定するのであれば、固定する半導体チップの各々の
サイズに対応した、複数種のサイズのものを複数個形成
することができる。また、複数種の半導体チップを複数
個固定する場合（ＭＣＭ形成の場合）は、その複数種の
チップを１ブロックとして１つのパターンで形成してお
いても良い。
【００６０】次に、図１（ｄ）のように、非感光性フォ
トレジスト膜２及び上記凹凸構造を有するフォトレジス
ト膜３を有する基板１上に、粘着性物質４として、樹脂
に対して離型性を有する物質、例えばポリビニルアルコ
ールを均一に付着する。本発明に使用可能な粘着性物質
４としては、上記ポリビニルアルコールの他に非感光性
フォトレジスト膜２及び感光性フォトレジスト３と互い
に溶解しない組成のレジスト膜等が挙げられる。上記ポ
リビニルアルコールは耐溶剤性及び水溶性を有してお
り、非感光性フォトレジスト膜２及び感光性フォトレジ
スト膜３のどちらとも互いに溶解しないうえ、後の疑似
ウェーハ剥離の際に溶剤に溶けなくても、水（又は温
水）で容易に溶解することができる。また、疑似ウェー
ハ上に上記粘着性物質としてのポリビニルアルコールが
残存することがなく、万が一残存していてもこれを容易
に洗浄除去できる。
【００６１】ここで、前記粘着性物質４がフィルム状な
らばローラーラミネートなどの手法で、又は液状ならば
スピンコートや印刷などの手法で付着することができ
る。なお、この粘着性物質４は、図示するようにフォト
レジスト膜２及びフォトレジスト膜３を有する基板全面
に付着してよいが、チップ５の固定部分つまり凹部のみ
或いは凸部のみに局部的に（パターン化して）付着して
もよく、チップ３の表面に付着して基板１上に貼り付け
てもよい。後者の場合は、後述する疑似ウェーハの剥離
をより行い易くなる。
【００６２】次に、図１（ｅ）のように、上記した如く
に良品と確認された複数の良品ベアチップ５をチップ表
面（デバイス面）１０を下にして、図示する如くフォト
レジスト膜３による凹部に配列して粘着性物質４に貼り
付ける。ここで、図１（ｃ）にて、上記凹凸はチップ５
に対応した形状を有するよう形成してあるので、チップ
５の位置精度はよく、自己整合性に優れている。チップ
５は上記凹部に配列したが、後述するように凸部に配列
することも可能である。
【００６３】チップ５の基板１上への搭載には、半導体
チップを搭載するボンドヘッドに加熱機構が設けてある
フリップチップボンダー等を使用し、半導体チップを過
熱して搭載することで、粘着性物質としてのポリビニル
アルコールは乾燥及び硬化して、一層粘着性は大きくな
り、位置精度が落ちることなくチップ５の固定が可能と
なる。但し、この時あまり加熱し過ぎると、隣のチップ
等細部の粘着性物質の溶剤分等が揮発してチップの固定
ができなくなることがあるので、加熱は仮固定ができる
程度で行い、全ての半導体チップを基板１上に搭載した
後に、本硬化処理（約８０℃）を行うことが望ましい。
【００６４】また、この時使用するボンダーはできる限
りアライメント精度がよいものを用いることが好まし
い。アライメント精度のよいものを使用すれば、搭載す
るチップ間の位置精度が一層出るので、疑似ウェーハ作
製後に形成するチップ間の配線がより微細配線で加工可
能になり、微細配線で加工できれば、配線できる配線数
が増え、より高速対応のＭＣＭが形成可能となる。
【００６５】なお、良品ベアチップ５は、図１９に示し
た通常のウェーハ工程でダイシングして、使用したダイ
シングシート（図示せず）の延伸状態から取り出しても
よいし、チップトレイから移動してもよい。ここで重要
なことは、自社、他社製のチップに関わらず、良品ベア
チップ５のみを基板１上に再配列させることである。
【００６６】次に、図２（ｆ）のように、粘着性物質と
してのポリビニルアルコール４が離型作用を持つ有機系
絶縁性樹脂、例えばポリエチレンテレフタレートの如き
ポリエステル６をチップ５の裏面側に均一に流し込んで
均一に塗布し、硬化する。この塗布はスピンコート法か
印刷法で容易に実現できる。また、トランスファーモー
ルド等の手法で形成してもよい。この時、チップ５は粘
着性物質４の粘着性により保持固定されているので、動
くことはない。
【００６７】次に、図２（ｇ）のように、粘着性物質と
してのポリビニルアルコール４が保護物質としてのポリ
エステル６に対し有する離型作用を利用して、保護物質
６で側面及び裏面が連続して固められた複数の良品のベ
アチップ５からなりかつチップ５間の位置精度がよい疑
似ウェーハ７と、粘着性物質４、非感光性フォトレジス
ト膜２及び感光性フォトレジスト膜３が付着した基板１
とを接着面３９で剥離する。この時、粘着性物質４は保
護物質６に対し離型作用を持つ物質なので、剥がれ面が
綺麗に平坦に形成される。仮に、保護物質６の表面が、
後の工程の配線形成時に使用する半導体プロセス装置で
処理するのに十分な平坦ではなかったとしても、化学的
機械研磨装置等で研磨して容易に平坦面とすることが可
能である。疑似ウェーハ７を分離した後、前記疑似ウェ
ーハ７の前記基板１との対向面（即ち、剥がれ面）を水
又は温水で洗浄処理することも可能である。
【００６８】このような剥離により、既述したようなＵ
Ｖ照射という工程が不要となるので、使用する平坦な基
板１は透明に限らず、またＵＶ照射の設備も不要であ
り、従って生産コストを低減することもでき、基板１
も、フォトレジスト膜２及びフォトレジスト膜３を溶媒
（レジスト剥離液）で溶解除去し、粘着性物質４を水
（又は温水）で除去することにより再利用でき、生産コ
ストを抑えられる（以下の他の発明も同様）。
【００６９】次に図２（ｈ）のように、良品ベアチップ
表面１０（デバイス面）が上になるように疑似ウェーハ
７をひっくり返す。図１（ａ）〜図２（ｇ）の工程によ
り得られた疑似ウェーハ７は図３（ｉ）に拡大して示す
ように、Ｓｉ基板上にＳｉＯ 2膜を介してＡｌ電極パッ
ド１９及びパッシベーション膜が形成されたものであ
り、良品ベアチップ５の複数個又は複数種が、これらの
間及びその裏面に連続して被着された保護物質６によっ
て互いに固着され、この保護物質６の表面が表面保護膜
としてのパッシベーション膜よりもチップ裏面側に一定
の段差４０をもって後退した位置に存在している。
【００７０】次に、図３（ｊ）〜図４（ｌ）のように、
既述した図１７（ｃ）〜（ｅ）と同じ処理を施す。図３
（ｊ）はＵＢＭとなるＮｉ無電解めっき処理、図３
（ｋ）は印刷マスク８を用いたはんだペースト９の印刷
転写、図４（ｌ）はウエットバック法によるはんだバン
プ１２の形成状況である。
【００７１】即ち、図３（ｊ）では、Ｎｉ無電解めっき
法にて、開口されたＡｌ電極パッド１９面の上のみに、
選択的にＮｉ無電解めっき層（ＵＢＭ）が形成されてい
る。なお、このＮｉ無電解めっき層（ＵＢＭ）は、Ａｌ
電極パッド１９の上面をリン酸系エッチ液で前処理した
後に、Ｚｎ処理によりＺｎを置換析出させ、さらにＮｉ
−Ｐめっき槽に浸漬させることにより、容易に形成で
き、Ａｌ電極パッド１９とはんだバンプとの接続を助け
るＵＢＭとして作用する。
【００７２】図３（ｋ）は、印刷マスク８を当てて、は
んだペースト９を印刷法によりＮｉ無電解めっき層（Ｕ
ＢＭ）上に転写した状態である。図４（ｌ）では、ウエ
ットバック法ではんだペースト９を溶融して、はんだバ
ンプ１２を形成した状態である。このように、Ｎｉ無電
解めっき法及びはんだペーストスクリーン印刷法等を用
いることにより、フォトプロセスを用いずに簡単にはん
だバンプ１２を形成できる。なお、図示省略したが、疑
似ウェーハ７において、チップ５間に配線を形成し、チ
ップ間を接続してもよい。
【００７３】上記のようにして、低歩留まりの最先端の
ＬＳＩや他社から入手したチップであっても、良品のチ
ップ５のみを再び基板１に貼り付けて、あたかも１００
％良品ベアチップ５のみで構成された疑似ウェーハ７を
作製し、ウェーハ一括の低コストのバンプ形成が可能に
なる。
【００７４】そして、図４（ｌ）において、プローブ検
査による電気的特性の測定やバーンインを行って、図１
（ｅ）の工程前に良品ベアチップ５を選別したことに加
えて、更により確実に良品チップのみを選別できる。
【００７５】図４（ｍ）は、チップ５を保護物質６で保
護して補強してなる良品チップ部品２６の単位でブレー
ド３２（又はレーザ）でスクライブライン３３に沿って
ダイシング１１して、個々の個片とする工程を示す。
【００７６】次に、図４（ｎ）のように、配線基板１６
上のソルダー（はんだ）レジスト１５で囲まれかつソル
ダー（はんだ）ペースト１３を被着した電極１４を設け
た実装基板２７に、個片化された良品チップ部品２６を
マウントする。
【００７７】この際、良品チップ部品２６の側面と裏面
は保護物質６で覆われているため、実装基板２７への実
装時の良品チップ部品２６の吸着等のハンドリング等
で、直接良品チップ部品２６がダメージを受けることが
なく、そのために、高い信頼性を持つフリップチップ実
装が期待できる。
【００７８】なお、上記の記述は半導体チップのフリッ
プチップ実装技術に関するものであるが、フリップチッ
プ高密度実装における接続用はんだバンプの形成技術と
その製造方法に関するものでもあり、良品ベアチップ５
をその表面（デバイス面）１０を下にして基板１上に等
間隔で並べて貼り付け、その後に保護物質６を裏面等に
均一に塗布して、良品チップ５同士を固定する。
【００７９】しかる後に、粘着性物質４から剥がして、
良品チップ５のみが位置精度よく配列された疑似ウェー
ハ７を作製し、この疑似ウェーハ７に一括でバンプ形成
をして、低コストでバンプチップを製造できる。このバ
ンプチップは、小型・軽量の携帯用電子機器のみなら
ず、全てのエレクトロニクス機器に利用され得る。
【００８０】上述したように、本実施の形態によれば
（後述の他の実施の形態も同様）、チップを並べる基板
１上に図１（ａ）〜（ｃ）のようにあらかじめチップ５
に対応した形状の上記凹凸を有する感光性フォトレジス
ト膜３を形成してあるので、チップ５の位置精度はよ
く、自己整合性に優れている。
【００８１】また既述したＵＶ硬化型の接着シートを用
いるのではなく、硬化後の保護物質としての樹脂６と離
型するような粘着性物質４を用いるので、この離型性を
利用して樹脂基板７と剥離しやすく、平坦な良品チップ
からなる樹脂基板が得られ、基板１は透明である必要が
なくなり、ＵＶ照射を必要とせず、ＵＶ照射装置も不要
になり、生産コスト削減になる。基板１は、粘着性物質
４を水又は温水で洗浄除去し、また非感光性フォトレジ
スト膜２及び感光性フォトレジスト膜３をレジスト溶解
液で溶解除去することにより再利用でき、生産コストを
抑えられる。
【００８２】また、粘着性物質４を水溶性にしたので、
粘着性物質４が保護物質６と密着してしまった場合や、
保護物質６上やチップ５上に残留してしまった場合で
も、水溶という簡易な方法で除去することが出来、平坦
で綺麗な良品チップからなる樹脂基板が得られる。
【００８３】そして、良品の半導体チップをウェーハよ
り切り出して、基板に等間隔で再配列して貼り付け、樹
脂の塗布後に剥離して、あたかも全品が良品チップであ
る疑似ウェーハを得るため、良品チップに対するウェー
ハ一括でのはんだバンプ処理等が可能となり、低コスト
のフリップチップ用はんだバンプチップを形成できる。
又、自社製ウェーハのみならず、他社から購入したベア
チップでも容易にはんだバンプ処理等が可能になる。
【００８４】また、保護物質によってチップ側面及び裏
面が覆われているので、Ｎｉ無電解めっき処理も可能で
あると共に、保護物質によってチップ側面及び裏面を保
護されているので、チップの個片後の実装ハンドリング
においてもチップが保護されて、良好な実装信頼性が得
られる。良品チップを貼り付ける基板はウェーハ剥離後
は繰り返し使用できて、バンプ形成のコストや環境面で
有利である。この場合、上記した図３（ｊ）〜図４
（ｍ）の工程において、疑似ウェーハのパッシベーショ
ン膜と保護物質との間の段差４０の存在によって、各良
品ベアチップの存在位置を判別し易くなる（これは、後
述する実施の形態４においても同様である。）。
【００８５】また、ウェーハ一括処理による低コストバ
ンプ処理の特徴を活かして、低歩留りで高価とされる最
先端のＬＳＩやベアチップの形で入手したチップでも使
え、汎用性が高くて安定して行える新しいバンプ形成法
及び配線形成法を提供でき、良品チップが配置された電
極面又は裏面が平坦なチップ又はチップモジュールを作
製できる。又、半導体チップを疑似ウェーハから切り出
す際に、保護物質の部分のみを切断するので、切断を容
易に行え、ブレードの破損もなく、半導体チップ本体へ
の悪影響（歪みやばり、亀裂等のダメージ）を抑えるこ
とができる。
【００８６】実施の形態２ 図５は、粘着性物質として溶媒溶解性（水溶性）を有す
る物質、例えばポリビニルアルコールを用い、また実施
の形態１において保護物質として用いたポリエステルに
代わり、例えばエポキシ樹脂又はポリイミドを用いた例
である。
【００８７】この場合、図５（ａ）、（ｂ）、（ｃ）は
図２（ｆ）、（ｇ）、（ｈ）とそれぞれ同様に行うが、
粘着性物質４と保護物質６との離型作用は生じないの
で、図５（ａ）における保護物質６の硬化後に、粘着性
物質４を水（又は温水）につけることによって、粘着性
物質４を溶解させ、また非感光性フォトレジスト膜２及
び感光性フォトレジスト膜３を溶媒（レジスト剥離液）
にて溶解除去し、保護物質６で側面及び裏面が連続して
固められた複数の良品のベアチップ５からなりかつチッ
プ５間の位置精度がよい疑似ウェーハ７と、基板１とを
接着面で剥離する。疑似ウェーハ７上に粘着性物質４が
残存することはないので、この洗浄は不要となり、また
基板１上に残存していてもこれを容易に洗浄除去でき
る。
【００８８】この時、図５（ａ）の保護物質６の封止工
程における保護物質硬化時に粘着性物質４が保護物質６
に密着してしまう場合でも、粘着性物質の水溶性を利用
して、疑似ウェーハ７を基板１から容易にそして確実に
分離することができる。また、疑似ウェーハ７の分離
後、硬化した保護物質６やチップ５上に粘着性物質４が
残留した場合でも、粘着性物質の水溶性を利用して、水
又は温水で容易に洗浄除去することができる。従って、
この場合、保護物質６として粘着性物質４との離型性を
考慮しなくてよいため、より広範囲の材料の中から信頼
性、コストを重視して選択して使用することが可能であ
る。
【００８９】また、実施の形態１と同様にして、基板１
上に非感光性フォトレジスト膜２及び感光性フォトレジ
スト膜３ａを付着させ、この感光性フォトレジスト膜３
ａを選択的に露光、現像することによって、チップ５に
対応した形状を有する上記凹凸としての感光性フォトレ
ジスト３を形成させ、チップ５を基板１上に配置、固定
する際の位置決めの手段とすることができるので、チッ
プ５の位置精度はよく、自己整合性に優れている。
【００９０】こうして、実施の形態１と同様にして、疑
似ウェーハ及びチップ状電子部品を得ることができる。
【００９１】実施の形態３ 本実施の形態によれば、チップを貼り付ける基板とし
て、感光性ガラスからなる感光性基体を用い、一括して
はんだバンプを形成する方法を図６及び図７について順
を追って説明する。
【００９２】図６（ａ）は、チップを仮固定する（一時
的に固定する）ための支持基板となる基板２１Ａを示
す。この基板２１Ａに用いる材料は感光性ガラスであ
る。次いで、図６（ｂ）に示すように、この基板２１Ａ
上にクロームにより遮光膜３０が形成されたフォトマス
ク３１を使用して、紫外線露光を選択的に行い、基板２
１Ａに照射する。これにより、図６（ｃ）に示すよう
に、非露光部２８以外の部分２９が感光する。
【００９３】次いで、図６（ｃ）に示すように、感光し
た部分２９を結晶化して酸に溶けやすくするため、例え
ば５００℃の熱処理を行う。
【００９４】次いで、図６（ｄ）に示すように基板２１
Ａの全面を紫外線で再露光する。これにより、感光した
部分２９の結晶化の度合いが高まり、更に酸に溶け易く
なる。
【００９５】次いで、図６（ｅ）に示すように、基板２
１Ａの結晶化した部分２９を酸によりウエットエッチン
グする。
【００９６】この場合のウエットエッチャントとして
は、例えば希フッ酸などを使用する。このエッチングに
おいては、結晶化部分２９と非結晶化部分２８との選択
比に優れていることから方向性（異方性）のエッチング
が好ましく、微細な突起２８Ａを形成することができ
る。このようにして感光性ガラスを用いて実施の形態１
又は２と同様にして、後の工程で基板に搭載する良品ベ
アチップ５に対応した形状を有する上記凹凸を基板２１
Ａに形成することができる。
【００９７】この場合、図７（ｆ）、（ｇ）、（ｈ）、
（ｉ）は図１（ｄ）〜図２（ｇ）とそれぞれ同様に行う
が、基板２１Ａ自身にチップ５に対応した形状を有する
上記凹凸を形成させるため、実施の形態１や２のように
非感光性フォトレジスト膜２や感光性フォトレジスト膜
３ａは必要とせず、基板２１Ａ上に、少なくとも局部的
に付着された離型性又は溶媒溶解性の粘着性物質を介し
て複数個又は複数種のチップ５をその電極面を下にして
固定することができ、実施の形態１又は２と同様にチッ
プ５の位置精度はよく、自己整合性に優れており、更に
コストの低減を図ることが可能である。
【００９８】実施の形態４ 本実施の形態によれば、実施の形態１〜３においてチッ
プ５を、基板１上に形成された上記凹凸の凹部に搭載す
るのに代えて、図８（ｅ）に示すようにチップ５を凸部
に搭載して、その後は実施の形態１〜３と同様に処理す
る。この場合、図８（ｅ）のフォトレジスト膜３の上面
に固定すればよいので、固定作業が容易に行える。
【００９９】ここで、図９（ｇ）は、粘着性物質４とし
て保護物質６に対して離型性を有する物質、例えばポリ
ビニルアルコールを用い、また保護物質６として例えば
ポリエステルを用いた場合を示し、この場合、実施の形
態１と同様の方法で、疑似ウェーハをより容易にそして
確実に分離することができる。
【０１００】図９（ｇ´）は、粘着性物質４として溶媒
溶解性（水溶性）を有する物質、例えばポリビニルアル
コールを用い、また保護物質６として例えばエポキシ樹
脂又はポリイミドを用いた場合を示し、この場合、実施
の形態２と同様の方法で、疑似ウェーハをより容易にそ
して確実に分離することができる。
【０１０１】ここで、図９（ｇ）、図９（ｇ´）のいず
れの場合においても、実施の形態１〜３と同様の効果が
得られる。
【０１０２】またこの場合、得られる疑似ウェーハ７は
図９（ｇ）、図９（ｇ´）のように、良品ベアチップ５
の複数個又は複数種が、これらの間及びその裏面に連続
して被着された保護物質６によって互いに固着され、こ
の保護物質６の表面が表面保護膜としてのパッシベーシ
ョン膜よりもチップ表面側へ一定の段差４０´をもって
突出した位置に存在している。
【０１０３】実施の形態５ 図１０は、基板１上に、まず下地膜として例えば非感光
性フォトレジスト膜２を付着して、この下地膜２の上に
接着膜として例えばポリビニルアルコールを形成し、こ
の接着膜上に感光性フォトレジスト膜３ａを付着した
後、この感光性フォトレジスト膜３ａを選択的に露光、
現像することにより実施の形態１又は２と同様にチップ
５に対応した形状を有する上記凹凸としての感光性フォ
トレジスト膜３を形成し、この感光性フォトレジスト膜
３の上に粘着性物質４を付着する。
【０１０４】この場合、下地膜２と感光性フォトレジス
ト膜３ａを実施の形態１又は２のように互いに溶解しな
い組成のものを選択しなくても、下地膜２と感光性フォ
トレジスト膜３ａとの間には接着膜としてのポリビニル
アルコールが介在しているので、溶解を防ぐことができ
る。また、下地膜２は非感光性のフォトレジスト膜に限
られるべきものではなく、感光性のフォトレジスト膜も
使用可能となり、フォトレジスト膜の材質の選択範囲が
広がる。
【０１０５】図１１は、実施の形態１〜４における粘着
性物質４を例えば図１（ｄ）に示すように基板全面に付
着するのに代わり、チップ５の固定部分のみに局部的に
（パターン化して）付着、或いはチップ５の表面に付着
して基板１に貼り付ける例を示す。この場合の粘着性物
質４の形成方法としては、既存のフリップチップボンダ
ーにあるような、フラックス転写機構等を用いることで
容易に形成することができ、チップ５を基板１上に仮固
定する（一時的に固定する）のに要する粘着性物質４が
実質的に必要な部分にのみ付着することになるので、よ
りコストの低減を図ることができる。ここでは、図１０
のように基板１上に下地膜２、接着膜、感光性フォトレ
ジスト膜３（３ａ）、粘着性物質４を付着させる４層構
造の場合を示すが、図１の如く３層構造の場合にも適用
可能である。
【０１０６】実施の形態６ 図１２は、上記のはんだペースト９に代えて、金属ボー
ル（はんだボール）１７を用いた変形例によるバンプの
形成方法を示す。
【０１０７】即ち、まず、疑似ウェーハ７上に形成され
たＡｌ電極パッド１９を被覆するパッシベーション膜に
対して、バンプ電極を形成する箇所を開口して、そこに
Ｎｉ無電解めっき層（ＵＢＭ）を形成する。
【０１０８】次に、このＮｉ無電解めっき層（ＵＢＭ）
の上にフラックス１８を印刷法等により塗布する。その
フラックス１８の材料としては、金属ボール１７を転写
し易いように粘着力の高いものが好ましく、その塗布量
は金属ボール１７を保持できる量でよい。なお、フラッ
クス１８の塗布は印刷法に強いて限定しなくてもよい
が、現実的には印刷法が好ましい。それは、他の方法に
比べ、フラックス１８を所望のパターンに簡便な操作で
効率よく塗布することができるからである。
【０１０９】さらに、金属ボール１７をフラックス１８
上に載置して金属ボール１７のリフロー（加熱溶融）を
行い、フラックス１８の洗浄を行う。これにより、金属
ボール１７はＮｉ無電解めっき層（ＵＢＭ）に強く付着
し、これを以ってバンプ電極の形成は完了する。
【０１１０】実施の形態７ 本実施の形態によれば、上述した実施の形態において用
いた複数個の良品ベアチップ（半導体チップ）５に代わ
り、複数の異なる種類の複数個のチップを基板上に貼り
付け、その後は実施の形態１〜３で述べたと同様に処理
する。但し、図１４（ｉ）に示すように疑似ウェーハ７
を作製した後、図１４（ｊ）に示すように、複数の半導
体チップ５ａ、５ｂは種々の組み合わせにしてスクライ
ブして良品チップ状部品２６を切り出してＭＣＭ化する
ことができる。なお、このようなＭＣＭ化は、例えば実
施の形態１において複数個の同種チップに対して行うこ
ともできる。
【０１１１】以上に説明した実施の形態は、本発明の技
術的思想に基づいて種々に変形が可能である。
【０１１２】例えば、粘着性物質はポリビニルアルコー
ルの他に、これと同様の目的を果たせば種々の物質でよ
いし、チップを封止する保護物質としての有機系絶縁性
樹脂も同様の目的を果たせば、広範囲のものから選択し
てよいし、上述した有機系に限らず例えばＳＯＧ（spin
on glass）等の無機系絶縁性物質も使用可能である。
【０１１３】
【発明の作用効果】本発明によれば、基板上に、凹凸を
形成して、この凹凸を有する基板上に、少なくとも局部
的に付着された離型性又は溶媒溶解性の粘着性物質を介
して複数個又は複数種の半導体チップをその電極面を下
にして固定するので、上記凹凸を基準にして半導体チッ
プを位置決めでき、これによって前記チップの位置精度
はよくなり、自己整合性に優れており、またその後に形
成する配線が微細配線で精度良く形成できる。又、特別
な設備等も必要とせずに、粘着性物質の剥離又は溶解除
去によって前記疑似ウェーハと前記基板とを容易かつ確
実に分離することができ、更にこの疑似ウェーハから前
記チップ状電子部品を用意に得ることができる。
【０１１４】また、前記チップの位置精度はよく、自己
整合性に優れていて、かつ少なくとも電極が一方の両側
にのみ設けられたチップ状電子部品の複数個又は複数種
が、これらの間及びその裏面に連続して被着された保護
物質によって互いに固着され、この保護物質の表面が表
面保護膜としてのパッシベーション膜よりもチップ裏面
側に後退した位置又はチップ表面側へ突出した位置に存
在している独得の疑似ウェーハ及びチップ状電子部品を
提供できる。
【０１１５】また、粘着性物質が溶媒溶解性を有する物
質なので、粘着性物質が、効果後の樹脂と密着してしま
った場合でも、水又は温水などの溶媒によって容易に疑
似ウェーハを分離することができ、更に、硬化後の樹脂
上又はチップ上に粘着性物質が残留した場合において
も、水又は温水などの溶媒で洗浄除去することが可能で
ある。従って、樹脂の選定範囲が広がり、信頼性、コス
ト面を重視した材料選定ができる。
【０１１６】また、本発明によれば、チップ状電子部品
を疑似ウェーハから切り出す際に、保護物質の部分を切
断できるので、チップ状電子部品本体への悪影響（歪み
やばり、亀裂等のダメージ）を抑えられる。また、良品
のチップ状電子部品を疑似ウェーハより切り出して再配
列することにより、あたかも全品が良品チップのウェー
ハのようになって、ウェーハ一括でのはんだバンプ処理
等が可能になり、低コストのフリップチップ用はんだバ
ンプチップを形成できる。また、自社製ウェーハのみな
らず、他社から購入したベアチップでも容易にはんだバ
ンプ処理等が可能になる。また、保護物質によってチッ
プ側面及び裏面が覆われるようにできるので、Ｎｉ無電
解めっき処理も可能であると共に、同じく保護物質によ
ってチップ側面及び裏面が保護されているので、チップ
の個片後の実装ハンドリングにおいてもチップが保護さ
れ、良好な実装信頼性が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体チップの
作製工程を順次示す断面図である。
【図２】同、作製工程を順次示す断面図である。
【図３】同、作製工程を順次示す断面図である。
【図４】同、作製工程とその実装工程とを順次示す断面
図である。
【図５】本発明の実施の形態２における半導体チップの
作製工程を順次示す断面図である。
【図６】本発明の実施の形態３における半導体チップの
作製工程を順次示す断面図である。
【図７】同、作製工程を順次示す断面図である。
【図８】本発明の実施の形態４における半導体チップの
作製工程を順次示す断面図である。
【図９】同、作製工程を順次示す断面図である。
【図１０】本発明の他の実施の形態を示す断面図であ
る。
【図１１】本発明の他の実施の形態を示す断面図であ
る。
【図１２】本発明の他の実施の形態による、はんだペー
ストの代わりに金属ボールを用いる疑似ウェーハの断面
図である。
【図１３】本発明の実施の形態において良品ベアチップ
のみを貼り付けた基板の斜視図である。
【図１４】本発明の実施の形態におけるＭＣＭ用半導体
チップの作製工程を順次示す断面図である。
【図１５】従来例におけるＡｕスタッドバンプ（Stud B
ump）の一例を示す斜視図である。
【図１６】同、ウェーハレベルで一括はんだでバンプ処
理をした半導体ウェーハの部分平面図ある。
【図１７】同、半導体チップの作製工程を順次示す断面
図である。
【図１８】同、ＭＣＭ化された実装構造のほかの例の斜
視図（ａ）とその一部断面側面図（ｂ）、（ｃ）であ
る。
【図１９】同、ウェーハ一括処理に対処する半導体ウェ
ーハの斜視図である。
【図２０】先願発明（特願２０００−１２２１１２号）
における、半導体チップの作製工程を順次示す断面図で
ある。
【符号の説明】
１…支持基板、２…フォトレジスト膜（非感光性）、
３、３ａ…フォトレジスト膜（感光性）、４…粘着性物
質、５…良品ベアチップ、６…保護膜、７…疑似ウェー
ハ、８…印刷マスク、９…はんだペースト、１０…良品
ベアチップ表面、１１…ダイシング、１２…はんだバン
プ、１３…ソルダー（はんだ）ペースト、１４…電極、
１６…配線基板、１９、５５…Ａｌ電極パッド、２０…
不良品ベアチップ、２１Ａ…感光性ガラス、２７…実装
基板、２８…非露光部、２９…露光部、３０…遮光膜、
３１…フォトマスク、３２…ブレード、３３、３５…ス
クライブライン、３４…ＰＶＡ膜、３６…石英基板、３
７…ＵＶ硬化シート、３７ａ…変質物 ４０、４０´…段差

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 基板上に、凹凸を形成する工程と；この
    凹凸を有する基板上に、少なくとも局部的に付着された
    離型性又は溶媒溶解性の粘着性物質を介して複数個又は
    複数種の半導体チップをその電極面を下にして固定する
    工程と；前記複数個又は複数種の半導体チップ間を含む
    全面に保護物質を被着する工程と；前記保護物質に固定
    された前記半導体チップと前記粘着性物質付きの前記基
    板とを剥離により分離するか、或いは、前記保護物質に
    固定された前記半導体チップと前記基板とを前記粘着性
    物質の溶媒溶解処理により分離し、前記半導体チップと
    前記保護物質で固定した疑似ウェーハを作製する工程
    と；前記複数個又は複数種の半導体チップ間において前
    記保護物質を切断して各半導体チップ又はチップ状電子
    部品を分離する工程と；を有する、チップ状電子部品の
    製造方法。
  2. 【請求項２】 平坦な基板面上に、前記半導体チップに
    対応した形状の前記凹凸を形成し、この凹凸を有する基
    板上に、前記粘着性物質としての水溶性樹脂を付着し、
    この水溶性樹脂の上に良品の半導体チップの複数個又は
    複数種を電極面を下にして固定し、前記保護物質として
    の有機系絶縁性樹脂又は無機系絶縁性物質を半導体チッ
    プの裏面より均一に塗布して硬化させ、しかる後に前記
    保護物質で固着された前記複数個又は複数種配列されか
    つ電極面が露出した前記疑似ウェーハを得、更にこの疑
    似ウェーハを前記複数個又は複数種の半導体チップ間で
    切断する、請求項１に記載したチップ状電子部品の製造
    方法。
  3. 【請求項３】 前記基板上に、非感光性膜を付着し、こ
    の非感光性膜状に、感光性フォトレジスト膜を付着した
    後、この感光性フォトレジスト膜を選択的に露光、現像
    することによって、前記半導体チップに対応した形状を
    有する前記凹凸を形成する、請求項１に記載したチップ
    状電子部品の製造方法。
  4. 【請求項４】 前記基板上に、下地膜を付着し、この下
    地膜上に接着膜を形成し、この接着膜上に、感光性フォ
    トレジスト膜を付着した後、この感光性フォトレジスト
    膜を選択的に露光、現像することによって、前記半導体
    チップに対応した形状を有する前記凹凸を形成する、請
    求項１に記載したチップ状電子部品の製造方法。
  5. 【請求項５】 前記下地膜が感光性又は非感光性膜であ
    り、前記接着膜が解離性又は溶媒溶解性の膜である、請
    求項４に記載したチップ状電子部品の製造方法。
  6. 【請求項６】 感光性ガラスからなる感光性基体を選択
    的に露光、現像することによって、前記半導体チップに
    対応した形状を有する前記凹凸を前記基板に形成する、
    請求項１に記載したチップ状電子部品の製造方法。
  7. 【請求項７】 前記粘着性物質がポリビニルアルコール
    である、請求項１に記載したチップ状電子部品の製造方
    法。
  8. 【請求項８】 前記保護物質がポリエステル系、エポキ
    シ系及びポリイミド系より選ばれる有機系絶縁性樹脂で
    ある、請求項１に記載したチップ状電子部品の製造方
    法。
  9. 【請求項９】 前記粘着性物質を水又は温水で溶解し
    て、前記半導体チップを固定した疑似ウェーハと前記基
    板とを分離する、請求項１に記載したチップ状電子部品
    の製造方法。
  10. 【請求項１０】 前記疑似ウェーハを分離した後、前記
    疑似ウェーハの前記基板との対向面を水又は温水で洗浄
    処理する、請求項１に記載したチップ状電子部品の製造
    方法。
  11. 【請求項１１】 前記保護物質の位置で切断して、実装
    基板に固定される単一の半導体チップ、又は複数個又は
    複数種の半導体チップが一体化されたチップを得る、請
    求項１に記載したチップ状電子部品の製造方法。
  12. 【請求項１２】 前記電極上にはんだバンプを形成す
    る、請求項１に記載したチップ状電子部品の製造方法。
  13. 【請求項１３】 特性測定により良品と判定された前記
    半導体チップを前記基板上に固定する、請求項１に記載
    したチップ状電子部品の製造方法。
  14. 【請求項１４】 前記保護物質で固着された状態におい
    て前記半導体チップの特性測定を行い、良品の半導体チ
    ップ又はチップ状電子部品を選択する、請求項１に記載
    したチップ状電子部品の製造方法。
  15. 【請求項１５】 基板上に、凹凸を形成する工程と；こ
    の凹凸を有する基板上に、少なくとも局部的に付着され
    た離型性又は溶媒溶解性の粘着性物質を介して複数個又
    は複数種の半導体チップをその電極面を下にして固定す
    る工程と；前記複数個又は複数種の半導体チップ間を含
    む全面に保護物質を被着する工程と；前記保護物質に固
    定された前記半導体チップと前記粘着性物質付きの前記
    基板とを剥離により分離するか、或いは、前記保護物質
    に固定された前記半導体チップと前記基板とを前記粘着
    性物質の溶媒溶解処理により分離し、前記半導体チップ
    を前記保護物質で固定した疑似ウェーハを作製する工程
    と；を有する、疑似ウェーハの製造方法。
  16. 【請求項１６】 平坦な基板面上に、前記半導体チップ
    に対応した形状の前記凹凸を形成し、この凹凸を有する
    基板上に、前記粘着性物質としての水溶性樹脂を付着
    し、この水溶性樹脂の上に良品の半導体チップの複数個
    又は複数種を電極面を下にして固定し、前記保護物質と
    しての有機系絶縁性樹脂又は無機系絶縁性物質を半導体
    チップの裏面より均一に塗布して硬化させ、しかる後に
    前記保護物質で固着された前記複数個又は複数種配列さ
    れかつ電極面が露出した前記疑似ウェーハを得る、請求
    項１５に記載した疑似ウェーハの製造方法。
  17. 【請求項１７】 前記基板上に、非感光性膜を付着し、
    この非感光性膜状に、感光性フォトレジスト膜を付着し
    た後、この感光性フォトレジスト膜を選択的に露光、現
    像することによって、前記半導体チップに対応した形状
    を有する前記凹凸を形成する、請求項１５に記載した疑
    似ウェーハの製造方法。
  18. 【請求項１８】 前記基板上に、下地膜を付着し、この
    下地膜上に接着膜を形成し、この接着膜上に、感光性フ
    ォトレジスト膜を付着した後、この感光性フォトレジス
    ト膜を選択的に露光、現像することによって、前記半導
    体チップに対応した形状を有する前記凹凸を形成する、
    請求項１５に記載した疑似ウェーハの製造方法。
  19. 【請求項１９】 前記下地膜が感光性又は非感光性膜で
    あり、前記接着膜が解離性又は溶媒溶解性の膜である、
    請求項１８に記載した疑似ウェーハの製造方法。
  20. 【請求項２０】 感光性ガラスからなる感光性基体を選
    択的に露光、現像することによって、前記半導体チップ
    に対応した形状を有する前記凹凸を前記基板に形成す
    る、請求項１５に記載した疑似ウェーハの製造方法。
  21. 【請求項２１】 前記粘着性物質がポリビニルアルコー
    ルである、請求項１５に記載した疑似ウェーハの製造方
    法。
  22. 【請求項２２】 前記保護物質がポリエステル系、エポ
    キシ系及びポリイミド系より選ばれる有機系絶縁性樹脂
    である、請求項１５に記載した疑似ウェーハの製造方
    法。
  23. 【請求項２３】 前記粘着性物質を水又は温水で溶解し
    て、前記半導体チップを固定した疑似ウェーハと前記基
    板とを分離する、請求項１５に記載した疑似ウェーハの
    製造方法。
  24. 【請求項２４】 前記疑似ウェーハを分離した後、前記
    疑似ウェーハの前記基板との対向面を水又は温水で洗浄
    処理する、請求項１５に記載した疑似ウェーハの製造方
    法。
  25. 【請求項２５】 前記電極上にはんだバンプを形成す
    る、請求項１５に記載した疑似ウェーハの製造方法。
  26. 【請求項２６】 特性測定により良品と判定された前記
    半導体チップを前記基板上に固定する、請求項１５に記
    載した疑似ウェーハの製造方法。
  27. 【請求項２７】 前記保護物質で固着された状態におい
    て前記半導体チップの特性測定を行い、良品の半導体チ
    ップ又はチップ状電子部品を選択する、請求項１５に記
    載した疑似ウェーハの製造方法。
  28. 【請求項２８】 少なくとも電極が一方の面側にのみ設
    けられ、この一方の面以外の全面が連続した保護物質で
    覆われ、この保護物質の表面が表面保護膜よりもチップ
    裏面側に後退した位置又はチップ表面側へ突出した位置
    に存在している、チップ状電子部品。
  29. 【請求項２９】 前記保護物質が有機系絶縁性樹脂又は
    無機系絶縁性物質である、請求項２８に記載したチップ
    状電子部品。
  30. 【請求項３０】 前記保護物質の位置で切断され、実装
    基板に固定される半導体チップであって、実装面側に前
    記電極が設けられ、側面及び裏面が前記保護物質で覆わ
    れている、請求項２８に記載したチップ状電子部品。
  31. 【請求項３１】 前記電極上にはんだバンプが形成され
    ている、請求項３０に記載したチップ状電子部品。
  32. 【請求項３２】 複数個又は複数種の半導体チップが前
    記保護物質によって一体化されている、請求項２８に記
    載したチップ状電子部品。
  33. 【請求項３３】 少なくとも電極が一方の両側にのみ設
    けられたチップ状電子部品の複数個又は複数種が、これ
    らの間及びその裏面に連続して被着された保護物質によ
    って互いに固着され、この保護物質の表面が表面保護膜
    よりもチップ裏面側に後退した位置又はチップ表面側へ
    突出した位置に存在している、疑似ウェーハ。
  34. 【請求項３４】 前記保護物質が有機系絶縁性樹脂又は
    無機系絶縁性物質である、請求項３３に記載した疑似ウ
    ェーハ。
  35. 【請求項３５】 前記保護物質の位置で切断され、実装
    基板に固定される単一の半導体チップ、又は複数個又は
    複数種の半導体チップが一体化されたチップに加工され
    る、請求項３３に記載した疑似ウェーハ。
  36. 【請求項３６】 前記電極上にはんだバンプが形成され
    ている、請求項３５に記載したチップ状電子部品。
JP2001106016A 2001-04-04 2001-04-04 チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ Pending JP2002299500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001106016A JP2002299500A (ja) 2001-04-04 2001-04-04 チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001106016A JP2002299500A (ja) 2001-04-04 2001-04-04 チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ

Publications (1)

Publication Number Publication Date
JP2002299500A true JP2002299500A (ja) 2002-10-11

Family

ID=18958599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001106016A Pending JP2002299500A (ja) 2001-04-04 2001-04-04 チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ

Country Status (1)

Country Link
JP (1) JP2002299500A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007104443A1 (de) 2006-03-14 2007-09-20 Institut Für Mikroelektronik Stuttgart Verfahren zum herstellen einer integrierten schaltung
CN103219297A (zh) * 2012-01-20 2013-07-24 矽品精密工业股份有限公司 承载板、半导体封装件及其制法
CN103972112A (zh) * 2013-02-06 2014-08-06 矽品精密工业股份有限公司 半导体封装件的制法
CN104637855A (zh) * 2013-11-06 2015-05-20 矽品精密工业股份有限公司 半导体封装件的制法
US9214361B2 (en) 2012-02-17 2015-12-15 Fujitsu Limited Semiconductor device manufacturing method and electronic device manufacturing method
US9312151B2 (en) 2012-02-17 2016-04-12 Fujitsu Limited Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member
CN106206333A (zh) * 2016-08-10 2016-12-07 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装方法
CN106409690A (zh) * 2016-09-29 2017-02-15 上海航天电子通讯设备研究所 基于激光纳米加工技术的埋置芯片互连方法
DE102006059394B4 (de) * 2006-12-08 2019-11-21 Institut Für Mikroelektronik Stuttgart Integrierte Schaltung und Verfahren zu deren Herstellung
CN114122224A (zh) * 2020-08-28 2022-03-01 株式会社日本显示器 显示装置的制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007104443A1 (de) 2006-03-14 2007-09-20 Institut Für Mikroelektronik Stuttgart Verfahren zum herstellen einer integrierten schaltung
WO2007104444A1 (de) 2006-03-14 2007-09-20 Institut Für Mikroelektronik Stuttgart Verfahren zum herstellen einer integrierten schaltung
JP2009529795A (ja) * 2006-03-14 2009-08-20 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路を製造する方法
US7951691B2 (en) 2006-03-14 2011-05-31 Institut Fuer Mikroelektronik Stuttgart Method for producing a thin semiconductor chip comprising an integrated circuit
US8466037B2 (en) 2006-03-14 2013-06-18 Institut Fuer Mikroelektronik Stuttgart Method for producing a thin chip comprising an integrated circuit
DE102006059394B4 (de) * 2006-12-08 2019-11-21 Institut Für Mikroelektronik Stuttgart Integrierte Schaltung und Verfahren zu deren Herstellung
CN103219297A (zh) * 2012-01-20 2013-07-24 矽品精密工业股份有限公司 承载板、半导体封装件及其制法
US9312151B2 (en) 2012-02-17 2016-04-12 Fujitsu Limited Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member
US9214361B2 (en) 2012-02-17 2015-12-15 Fujitsu Limited Semiconductor device manufacturing method and electronic device manufacturing method
CN103972112A (zh) * 2013-02-06 2014-08-06 矽品精密工业股份有限公司 半导体封装件的制法
CN104637855A (zh) * 2013-11-06 2015-05-20 矽品精密工业股份有限公司 半导体封装件的制法
CN106206333A (zh) * 2016-08-10 2016-12-07 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装方法
CN106409690A (zh) * 2016-09-29 2017-02-15 上海航天电子通讯设备研究所 基于激光纳米加工技术的埋置芯片互连方法
CN114122224A (zh) * 2020-08-28 2022-03-01 株式会社日本显示器 显示装置的制造方法
CN114122224B (zh) * 2020-08-28 2024-03-05 株式会社日本显示器 显示装置的制造方法

Similar Documents

Publication Publication Date Title
JP4403631B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
KR100572525B1 (ko) 플립 칩 반도체 장치를 제조하는 방법
US6841454B2 (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
US20090189279A1 (en) Methods and systems for packaging integrated circuits
US7279792B2 (en) Semiconductor device and method of manufacturing same
JPH09199506A (ja) 半導体素子のバンプ形成方法
JP2002299500A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ
JP2002299546A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP2004335629A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
JP4724988B2 (ja) マルチチップモジュール作製用の疑似ウエハを作製する方法
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JPH10144703A (ja) Ｌｏｃ型半導体チップパッケージ及びその製造方法
JP2003197659A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
JP2008130705A (ja) 半導体装置の製造方法
JP4529388B2 (ja) 半導体装置の製造方法
US20080142939A1 (en) Tools structure for chip redistribution and method of the same
JP2003152134A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2003203938A (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2003243434A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125