CN106409690A - 基于激光纳米加工技术的埋置芯片互连方法 - Google Patents
基于激光纳米加工技术的埋置芯片互连方法 Download PDFInfo
- Publication number
- CN106409690A CN106409690A CN201610873911.4A CN201610873911A CN106409690A CN 106409690 A CN106409690 A CN 106409690A CN 201610873911 A CN201610873911 A CN 201610873911A CN 106409690 A CN106409690 A CN 106409690A
- Authority
- CN
- China
- Prior art keywords
- embedding
- chip
- wiring layer
- laser
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000005516 engineering process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 238000001259 photo etching Methods 0.000 claims abstract description 8
- 238000000608 laser ablation Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 5
- 238000003754 machining Methods 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract description 4
- 238000003672 processing method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 69
- 238000010586 diagram Methods 0.000 description 9
- 238000004806 packaging method and process Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 5
- KMWBBMXGHHLDKL-UHFFFAOYSA-N [AlH3].[Si] Chemical compound [AlH3].[Si] KMWBBMXGHHLDKL-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910000632 Alusil Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005482 strain hardening Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4878—Mechanical treatment, e.g. deforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laser Beam Processing (AREA)
Abstract
本发明提供了一种基于激光纳米加工技术的埋置芯片互连方法，包括以下步骤：S1：选择一基板；S2：在所述基板上通过介质层光刻及金属化布线实现多层电路的连接形成布线层，在形成布线层时，根据芯片在所述布线层中的预设位置，采用激光纳米加工技术在所述基板上的相应位置处开设埋置槽，并将芯片安装于所述埋置槽中；S3：将芯片与布线层进行互连。并根据芯片位于布线层的位置具体分为芯片先置型埋入、芯片中置型埋入及芯片后置型埋入三种情况。本发明基于激光纳米加工技术，为芯片埋置提供了高效率与高精度的加工方法，解决了化学方法周期长程序繁琐的问题，实现芯片在基板或布线层埋置及互连的方法。
Description
技术领域
本发明涉及电子封装技术领域，特别涉及一种基于激光纳米加工技术的埋置芯片互连方法。
背景技术
在“遵循摩尔定律”和“超越摩尔定律”的驱动下，微电子封装向着高集成密度、高功率密度、高可靠、低成本的方向发展，越来越多的多功能和小型化需求给封装和基板都带来了新的挑战，促使电子封装向三维封装方向发展。将芯片器件埋入基板内部的埋入式封装技术是实现三维封装的方法之一，同时可有效地缩短芯片器件与封装基板的连接距离，为高频、高速信号传输提供有力的保证。
芯片埋置包括芯片先置型埋入技术、芯片中置型埋入技术和芯片后置型埋入技术。芯片先置型埋入技术是指先将芯片埋入到各类基板中，然后在芯片和基板上进行后续的多层互连布线，此方法提高了基板纵向空间的利用率。芯片中置型埋入技术是指将芯片埋入到布线层中间，然后在芯片和基板上进行后续的布线，与先置型埋入技术特点相似。芯片后置型埋入技术是指在叠层基板制作完成之后在基板上开腔，然后将芯片埋入该腔体而形成的封装结构，此方法芯片散热性好，可返工。埋置芯片互连方法可消除传统的芯片与基板金属焊区的各类焊接点，而且器件的制造过程不需要焊料,与焊料以及回流有直接或者间接关系的大量缺陷将会消失,从而提高电子产品的可靠性。
芯片先置型埋入方法需直接在基板上开槽，对于通用的Si基板，常采用干法刻蚀或湿法腐蚀工艺，干法刻蚀定位精度高，但成本较高。湿法腐蚀时形成倒梯形结构，需考虑腔体底部尺寸与芯片尺寸的匹配问题，芯片定位精度较低。同时Si材料的机械强度低，埋置芯片互连时会因淀积金属层和介质层后，而产生较大的弯曲和翘曲问题，影响产品可靠性。对于散热性高、翘曲小的金属基板，氧化法周期长。芯片后置型埋入方法需在介质层和基板上开槽，多层基板层间介质多样，结构复杂，通过化学方法开槽困难，效率低，成本高。
发明内容
本发明的目的在于提供一种基于激光纳米加工技术的埋置芯片互连方法，以解决现有的埋置芯片互连方法中化学方法成本高、周期长、实现难度大等问题。
为实现上述目的，本发明提供了一种基于激光纳米加工技术的埋置芯片互连方法，包括以下步骤：
S1：选择一基板；
S2：在所述基板上通过介质层光刻及金属化布线实现多层电路的连接形成布线层，在形成布线层时，根据芯片在所述布线层中的预设位置，采用激光纳米加工技术在所述基板上的相应位置处开设埋置槽，并将芯片安装于所述埋置槽中；
S3：将芯片与布线层进行互连。
较佳地，所述基板的材料为金属或由金属与非金属的混合物构成的合金。
较佳地，所述激光纳米加工技术具体为：采用激光器在所述基板上的相应位置进行纳米加工，埋置槽的尺寸与待埋置的芯片相匹配。
较佳地，所述激光器所发射激光的波长为355nm的全固态紫外激光。
较佳地，纳米加工时，控制激光光斑通过振镜形成环状的旋转轨迹，根据所述旋转轨迹半径以埋置槽边缘为加工起点，通过调整光斑移动速度来控制单列刻蚀槽的环状图案重叠面积，以及通过控制光斑的圆心的移动路径来控制刻蚀槽列与列之间的重叠，以实现开设出所述埋置槽。
较佳地，所述步骤S2中，在形成布线层时进行开设芯片埋置槽以及将芯片安装于所述埋置槽中分为三种情况：
先置型芯片埋置：首先进行埋置槽加工并进行芯片埋置，然后进行布线层加工；
中置型芯片埋置：在形成布线层期间加工埋置槽并进行芯片埋置，然后继续进行布线层加工；
后置型芯片埋置：形成布线层后再加工埋置槽并进行芯片埋置。
较佳地，进行所述先置型芯片埋置时，直接通过激光在所述预设位置处进行激光烧蚀获得所述埋置槽，然后进行芯片埋置及后续的布线层加工，然后所述步骤S3中，通过介质层通孔将所述芯片与布线层连接。
较佳地，进行所述中置型芯片埋置时，在形成布线层期间，在已经进行部分布线的基板上根据芯片的埋置需要在布线层或布线层与基板上进行激光烧蚀出所需深度与尺寸的所述埋置槽，然后进行芯片埋置及后续的布线层加工，然后所述步骤S3中，通过介质层通孔将所述芯片与布线层连接。
较佳地，进行所述后置型芯片埋置时，在形成了布线层的基板上的预设位置处，通过激光烧蚀获得埋置槽，进行芯片的埋置，然后所述步骤S3中，通过引线键合实现芯片与基板的电气互连。
较佳地，所述介质层为液态或胶状聚合物构成。
本发明方法具有以下有益效果：
(1)将激光纳米加工技术引入到埋置芯片封装加工中，通过紫外激光的“冷加工”精确的实现芯片先置型开槽及芯片后置型开槽，加工精准，效率高，加工过程简单。
(2)基于金属基板及低介电常数介质实现高效率、低成本的芯片器件埋入基板的三维封装方法。
(3)通过激光纳米加工技术简化了基板或布线层的开槽过程，可有效解决不同芯片尺寸的高精度共面埋置问题，并进一步提高封装效率，降低成本。
(4)采用金属或合金，例如铝基金属材料为基板衬底，满足热导率高[>150W/(m·K)]、成本低。
(5)相比化学加工方法，激光加工工序简单，成本低，精度高，而且整个基板封装流程工艺简单高效。
附图说明
图1为本发明提供的方法流程图；
图2为本发明具体实施例一提供的先置型埋置芯片互连结构示意图；
图3A为本发明具体实施例一的埋置槽加工过程示意图；
图3B为本发明具体实施例一的芯片埋置过程示意图；
图3C为本发明具体实施例一的布线层形成过程示意图；
图3D为本发明具体实施例一的芯片与布线层连接过程示意图；
图4为本发明具体实施例三提供的后置型埋置芯片互连结构示意图；
图5A为本发明具体实施例三的布线层形成过程示意图；
图5B为本发明具体实施例三的埋置槽加工过程示意图；
图5C为本发明具体实施例三的芯片与布线层连接过程示意图；
图6为本发明优选实施方式的激光光斑加工路径示意图。
标号说明：101-铝硅金属基底；102-接地屏蔽层；103-芯片一；104-芯片电极金属化布线；105-金属化布线；106-介质层；107-芯片二；108-背面介质保护层；109-键合引线；110-芯片一埋置槽；111-光刻胶；112-激光束；113-芯片二埋置槽；114-旋转轨迹；115-移动起点；116-加工路径。
具体实施方式
为更好地说明本发明，兹以一优选实施例，并配合附图对本发明作详细说明，具体如下：
如图1所示，本实施例提供了一种基于激光纳米加工技术的埋置芯片互连方法，包括以下步骤：
S1：选择一基板；
其中，基板的材料为金属或由金属与非金属的混合物构成的合金(如铝硅合金)。这种基板具有低成本、高导热率及高强度的特点。基板可为金属基板圆片，具体选用散热性高、翘曲小的氮化铝或铝硅圆片，圆片表面采用机械或化学的方法抛光。
S2：在基板上设置布线层，同时在形成布线层时，采用激光纳米加工技术在所述基板上开设埋置槽并将芯片安装于所述埋置槽中；
具体地，通过介质层光刻及金属化布线实现多层电路的连接形成布线层，在形成布线层时，根据芯片在布线层中的预设位置，采用激光纳米加工技术在基板上的相应位置处开设埋置槽，并将芯片安装于埋置槽中；
S3：将芯片与布线层进行互连。
上述的激光纳米加工技术具体为：采用激光器在所述基板上的相应位置进行纳米加工，埋置槽的尺寸与待埋置的芯片相匹配。
优选地，激光器所发射激光的波长为355nm的全固态紫外激光。
进一步地，上述的步骤S2中，在形成布线层时进行开设芯片埋置槽以及将芯片安装于所述埋置槽中分为三种情况：
先置型芯片埋置：首先进行埋置槽加工并进行芯片埋置，然后进行布线层加工；
中置型芯片埋置：在形成布线层期间加工埋置槽并进行芯片埋置，然后继续进行布线层加工；
后置型芯片埋置：形成布线层后再加工埋置槽并进行芯片埋置。
具体实施例一：
本实施例通过图2、图3A至图3D详细说明先置型埋置芯片互连方法实施例。参见图2，本实施例中提供的先置型埋置芯片互连结构包括：基板101、接地屏蔽层102、芯片一103、芯片电极金属化布线104、金属化布线105、介质层106、芯片二107、背面介质保护层108。
在对图2中的结构进行先置型芯片埋置时，直接通过激光在预设位置处进行激光烧蚀获得埋置槽，然后进行芯片埋置及后续的布线层加工，然后所述步骤S3中，通过介质层通孔将所述芯片与布线层连接。具体地：
1.选用铝基材料为衬底，本实施例选用铝硅金属基底101。用化学或机械的方法对铝硅金属基板101进行表面抛光，再清洗以去除表面油污和杂质；
2.参阅图3A，在铝硅金属基板101表面旋涂或喷涂光刻胶111，然后使用波长为355nm的紫外激光112根据芯片一103和芯片二107的尺寸分别进行定深加工，获得芯片一埋置槽110和芯片二埋置槽113；
3.参阅图3B，电镀Cu/Ni/Au层，用去胶液去除光刻胶，获得接地屏蔽层102，厚度为3-5μm。将芯片103和107埋置在含有接地层金属的芯片埋置槽内，利用导电胶粘接。
4.参阅图3C，沉积金属布线层TiW/Cu，然后涂光刻胶111，根据所需布线图形进行光刻，通过湿法腐蚀获得芯片电极金属化布线104和金属化布线105；
5.参阅图3D，选择介质层(PI或BCB)先对背面进行旋涂，获得背面介质保护层108，接着正面旋涂获得介质层106，通过光刻及布线层制作获得埋置芯片与电路的连接。
具体实施例二：
本实施例为中置型埋置芯片互连方法的实施例。进行中置型芯片埋置时，在形成布线层期间，在已经进行部分布线的基板上根据芯片的埋置需要在布线层或布线层与基板上进行激光烧蚀出所需深度与尺寸的埋置槽，然后进行芯片埋置及后续的布线层加工，然后所述步骤S3中，通过介质层通孔将所述芯片与布线层连接。其中，布线及进行具体的芯片与布线层连接等具体过程与具体实施例一相同。
具体实施例三：
本实施例通过图4、图5A至图5C详细说明后置型埋置芯片互连方法实施例。参见图4，本实施例中提供的先置型埋置芯片互连结构包括：基板101、接地屏蔽层102、芯片一103、金属化布线105、介质层106、芯片二107、背面介质保护层108及键引合线。
在对图4中的结构进行后置型芯片埋置时，在形成了布线层的基板上的预设位置处，通过激光烧蚀获得埋置槽，进行芯片的埋置，然后所述步骤S3中，通过引线键合实现芯片与基板的电气互连。具体地：
1.参阅图5A，首先在基板101上进行布线层的制作，包括背面介质保护层108及正面金属化布线105；
2.参阅图5B，使用紫外激光112根据芯片一103和芯片二107的尺寸分别进行定深加工，激光根据布线层材料及基板材料进行相应的参数调整，获得芯片一埋置槽110和芯片二埋置槽113；
3.参阅图5C，在埋置槽底部制作接地屏蔽层102，然后将芯片贴装于埋置槽中，芯片与基板通过引线键合的方式连接，埋置芯片通过键合引线109实现电路连接。
在一优选实施例中，介质层为低介电常数的液态或胶状聚合物构成，例如光敏介质BCB(苯并环丁烯)。则薄膜互连线通过光刻的方式排布在固化后的所述的低介电常数的液体或胶状聚合物上。
在一优选实施例中，参见图6，通过纳米加工技术进行埋置槽110的加工时，控制激光光斑通过振镜形成环状的旋转轨迹114，根据旋转轨迹114的半径以埋置槽边缘为加工起点115，通过调整光斑的移动速度来控制单列刻蚀槽的环状图案重叠面积，以及通过控制光斑的圆心的加工(移动)路径116来控制刻蚀槽列与列之间的重叠，以实现开设出埋置槽。这种激光冷加工的方式类似铣床的方式进行埋置槽的高精度加工，激光能量参数、光斑移动速度、光圈重叠率均由加工材料及加工图形尺寸所决定。
该方法选择低成本、高导热率及高强度的金属(如铝硅合金)作为芯片埋置基板，利用激光纳米加工技术获得埋置芯片的腔体结构，实现不同尺寸芯片的高精度共面埋置；以低介电常数的液态或胶状聚合物作为介质层，并依次通过介质层填充、介质层光刻、薄膜金属层布线等工艺，实现埋置芯片互连结构。
本发明是基于激光纳米加工技术，利用红外激光波长短脉宽小的特点，通过对基板或介质层的脉冲冷加工方法实现芯片埋置槽的高精度加工，为芯片埋置提供了高效率与高精度的加工方法，解决了化学方法周期长程序繁琐的问题，实现芯片在基板或布线层埋置及互连的方法。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何本领域的技术人员在本发明揭露的技术范围内，对本发明所做的变形或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述的权利要求的保护范围为准。
Claims (10)
1.一种基于激光纳米加工技术的埋置芯片互连方法，其特征在于，包括以下步骤：
S1：选择一基板；
S2：在所述基板上通过介质层光刻及金属化布线实现多层电路的连接形成布线层，在形成布线层时，根据芯片在所述布线层中的预设位置，采用激光纳米加工技术在所述基板上的相应位置处开设埋置槽，并将芯片安装于所述埋置槽中；
S3：将芯片与布线层进行互连。
2.根据权利要求1所述的基于激光纳米加工技术的埋置芯片互连方法，其特征在于，所述基板的材料为金属或由金属与非金属的混合物构成的合金。
3.根据权利要求1所述的基于激光纳米加工技术的埋置芯片互连方法，其特征在于，所述激光纳米加工技术具体为：采用激光器在所述基板上的相应位置进行纳米加工，埋置槽的尺寸与待埋置的芯片相匹配。
4.根据权利要求3所述的基于激光纳米加工技术的埋置芯片互连方法，其特征在于，所述激光器所发射激光的波长为355nm的全固态紫外激光。
5.根据权利要求3所述的基于激光纳米加工技术的埋置芯片互连方法，其特征在于，纳米加工时，控制激光光斑通过振镜形成环状的旋转轨迹，根据所述旋转轨迹半径以埋置槽边缘为加工起点，通过调整光斑移动速度来控制单列刻蚀槽的环状图案重叠面积，以及通过控制光斑的圆心的移动路径来控制刻蚀槽列与列之间的重叠，以实现开设出所述埋置槽。
6.根据权利要求1所述的基于激光纳米加工技术的埋置芯片互连方法，其特征在于，所述步骤S2中，在形成布线层时进行开设芯片埋置槽以及将芯片安装于所述埋置槽中分为三种情况：
先置型芯片埋置：首先进行埋置槽加工并进行芯片埋置，然后进行布线层加工；
中置型芯片埋置：在形成布线层期间加工埋置槽并进行芯片埋置，然后继续进行布线层加工；
后置型芯片埋置：形成布线层后再加工埋置槽并进行芯片埋置。
7.根据权利要求6所述的基于激光纳米加工技术的埋置芯片互连方法，其特征在于，进行所述先置型芯片埋置时，直接通过激光在所述预设位置处进行激光烧蚀获得所述埋置槽，然后进行芯片埋置及后续的布线层加工，然后所述步骤S3中，通过介质层通孔将所述芯片与布线层连接。
8.根据权利要求6所述的基于激光纳米加工技术的埋置芯片互连方法，其特征在于，进行所述中置型芯片埋置时，在形成布线层期间，在已经进行部分布线的基板上根据芯片的埋置需要在布线层或布线层与基板上进行激光烧蚀出所需深度与尺寸的所述埋置槽，然后进行芯片埋置及后续的布线层加工，然后所述步骤S3中，通过介质层通孔将所述芯片与布线层连接。
9.根据权利要求6所述的基于激光纳米加工技术的埋置芯片互连方法，其特征在于，进行所述后置型芯片埋置时，在形成了布线层的基板上的预设位置处，通过激光烧蚀获得埋置槽，进行芯片的埋置，然后所述步骤S3中，通过引线键合实现芯片与基板的电气互连。
10.根据权利要求1所述的基于激光纳米加工技术的埋置芯片互连方法，其特征在于，所述介质层为液态或胶状聚合物构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610873911.4A CN106409690B (zh) | 2016-09-29 | 2016-09-29 | 基于激光纳米加工技术的埋置芯片互连方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610873911.4A CN106409690B (zh) | 2016-09-29 | 2016-09-29 | 基于激光纳米加工技术的埋置芯片互连方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106409690A true CN106409690A (zh) | 2017-02-15 |
| CN106409690B CN106409690B (zh) | 2019-04-30 |
Family
ID=59228489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610873911.4A Active CN106409690B (zh) | 2016-09-29 | 2016-09-29 | 基于激光纳米加工技术的埋置芯片互连方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106409690B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019014883A1 (zh) * | 2017-07-20 | 2019-01-24 | 深圳市汇顶科技股份有限公司 | 芯片封装结构、芯片模组及电子终端 |
| CN111739847A (zh) * | 2020-07-27 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构、其制作方法和电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299500A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ |
| US20060094240A1 (en) * | 2002-11-06 | 2006-05-04 | Stern Jonathan | Neo-wafer device comprised of multiple singulated integrated circuit die |
| TW201119002A (en) * | 2009-11-27 | 2011-06-01 | Advanced Semiconductor Eng | Semiconductor package and manufacturing method thereof |
| CN105140189A (zh) * | 2015-07-08 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 板级扇出型芯片封装器件及其制备方法 |
-
2016
- 2016-09-29 CN CN201610873911.4A patent/CN106409690B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299500A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ |
| US20060094240A1 (en) * | 2002-11-06 | 2006-05-04 | Stern Jonathan | Neo-wafer device comprised of multiple singulated integrated circuit die |
| TW201119002A (en) * | 2009-11-27 | 2011-06-01 | Advanced Semiconductor Eng | Semiconductor package and manufacturing method thereof |
| CN105140189A (zh) * | 2015-07-08 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 板级扇出型芯片封装器件及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019014883A1 (zh) * | 2017-07-20 | 2019-01-24 | 深圳市汇顶科技股份有限公司 | 芯片封装结构、芯片模组及电子终端 |
| US10854526B2 (en) | 2017-07-20 | 2020-12-01 | Shenzhen GOODIX Technology Co., Ltd. | Chip packaging structure, chip module and electronic terminal |
| CN111739847A (zh) * | 2020-07-27 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构、其制作方法和电子设备 |
| CN111739847B (zh) * | 2020-07-27 | 2020-11-20 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构、其制作方法和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106409690B (zh) | 2019-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103109368B (zh) | 具有加强硅穿孔的半导体芯片 | |
| JP3986575B2 (ja) | ３次元集積回路の製造方法 | |
| US5766984A (en) | Method of making a vertical integrated circuit | |
| US6933617B2 (en) | Wafer interposer assembly | |
| US6737297B2 (en) | Process for making fine pitch connections between devices and structure made by the process | |
| JP3895595B2 (ja) | 背面接触により電気コンポーネントを垂直に集積する方法 | |
| CN103681618B (zh) | 具有通孔的功能性玻璃处理晶片 | |
| CN111933618B (zh) | 具有对准标识的晶圆组件及其形成方法、晶圆对准方法 | |
| TW201208133A (en) | Methods of forming semiconductor elements using micro-abrasive particle stream | |
| CN105699875B (zh) | 多层铜互连布线结构的检测方法 | |
| CN105470225B (zh) | 基于穿硅电容的三维容性耦合互连结构的制作方法 | |
| JPH08510360A (ja) | 垂直方向接触接続部付き半導体素子のための製造方法 | |
| US7696064B2 (en) | Methods for forming a through via | |
| CN111689460B (zh) | 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法 | |
| CN103985647B (zh) | 一种制备铜柱凸点的方法 | |
| CN104599984A (zh) | 含有半导体芯片的装置及生产这种装置的方法 | |
| US20160240392A1 (en) | Dual sided embedded die and fabrication of same background | |
| CN103346120A (zh) | 一种利用化学刻蚀露出tsv头部的方法及相应器件 | |
| CN104538318A (zh) | 一种扇出型圆片级芯片封装方法 | |
| CN110993588A (zh) | 芯片模组及其制作方法和电子设备 | |
| WO2022121121A1 (zh) | 芯片键合方法 | |
| CN106409690B (zh) | 基于激光纳米加工技术的埋置芯片互连方法 | |
| CN109003959B (zh) | 一种焊线预成型的高导热封装结构及其制造方法 | |
| CN102956588A (zh) | 具有穿衬底通孔的半导体器件 | |
| CN114551385B (zh) | 含有微流道散热结构的三维堆叠封装结构及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |