CN109003959B - 一种焊线预成型的高导热封装结构及其制造方法 - Google Patents

一种焊线预成型的高导热封装结构及其制造方法 Download PDF

Info

Publication number
CN109003959B
CN109003959B CN201810693371.0A CN201810693371A CN109003959B CN 109003959 B CN109003959 B CN 109003959B CN 201810693371 A CN201810693371 A CN 201810693371A CN 109003959 B CN109003959 B CN 109003959B
Authority
CN
China
Prior art keywords
bonding wire
substrate
bonding
wire
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810693371.0A
Other languages
English (en)
Other versions
CN109003959A (zh
Inventor
胡文华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201810693371.0A priority Critical patent/CN109003959B/zh
Publication of CN109003959A publication Critical patent/CN109003959A/zh
Application granted granted Critical
Publication of CN109003959B publication Critical patent/CN109003959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种焊线预成型的高导热封装结构，包括：封装基板；芯片，所述芯片正装设置在所述封装基板凹槽内，且所述芯片的芯片焊盘或引脚面与所述封装基板第一面基本水平；焊线基板，所述焊线基板设置在所述芯片焊盘或引脚面以及所述封装基板第一面之上，且电连接所述芯片焊盘或引脚至所述封装基板的基板焊盘；以及外接焊球，所述外接焊球设置在与所述封装基板第一面相对的第二面的外接焊盘上。

Description

一种焊线预成型的高导热封装结构及其制造方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种焊线预成型的高导热封装结构及其制造方法。
背景技术
随着集成电路工艺的发展，除了对器件本身提出的高速、低功耗、高可靠性的性能要求之外，为了进一步满足电子产品越来越向小型化、智能化以及集成化方向发展，对芯片的封装也提出了更大的挑战，在封装尺寸、信号阻抗、散热效果等很多方面提出了更高的要求，尤其在基于引线键合技术的传统封装领域。
目前采用引线键合的基板封装技术的封装结构如图1所示，其主要结构包括多层基板构成的封装基板110，位于封装基板中的多层互连电路120和多层层间通孔130，位于封装基板上表层的芯片焊盘140和芯片160，位于封装基板外表层的外接焊盘150，电连接芯片至芯片焊盘的导电引线170，塑封保护芯片以及引线的塑封层180，以及设置在外接焊盘上的外接焊球190。其通常的形成工艺流程为：将晶圆级芯片减薄至一定厚度后划片，将芯片正装在封装基板表面，芯片引脚朝上，再通过引线键合技术实现芯片接口和基板接口互连，焊线有金线、铜线、合金线等，用塑封料对基板进行包封固化起到保护作用，最后进行植球、基板切割等得到最终的单颗成品。
传统的引线键合基板封装技术具有以下不足：1)引线键合效率低，特别是对于一些高密度引脚的芯片封装，引线键合要耗费大量时间；2)包封时塑封料从注胶口注入型腔，对焊线有冲弯、冲断的风险，容易引起焊线开短路；3)由于包封模具的自身加工精度的限制，以及引线键合时焊线必须保持一定的弧高，塑封体厚度较厚，从而导致封装体整体厚度偏大；4)通过塑封层与外界接触，其散热效果较差。
随着封装基板加工技术的发展，现在也出现了一些装片区域带有凹腔的特殊用途的基板，如图2所示，其和传统引线键合基板封装的区别主要在芯片220部分或者全部埋入到封装基板210内部，这类基板虽然可以有效降低封装体的整体厚度，但是由于封装工艺流程没有改变，所以也不能有效解决传统引线键合封装的问题。
因此，本发明提出了一种焊线预成型的高导热封装结构及其制造方法至少部分的解决或改善背景技术所提到的上述问题。
发明内容
针对现有技术中存在的引线键合效率低、焊线可靠性低、塑封体厚度偏大以及散热效果差等问题，根据本发明的一个实施例，提供一种焊线预成型的高导热封装结构，包括：
封装基板；
芯片，所述芯片正装设置在所述封装基板凹槽内，且所述芯片的芯片焊盘或引脚面与所述封装基板第一面基本水平；
焊线基板，所述焊线基板设置在所述芯片焊盘或引脚面以及所述封装基板第一面之上，且电连接所述芯片焊盘或引脚至所述封装基板的基板焊盘；以及
外接焊球，所述外接焊球设置在与所述封装基板第一面相对的第二面的外接焊盘上。
在本发明的一个实施例中，所述封装基板进一步包括：
基板；
设置在所述基板内的一层或多层导电线路；
设置在所述基板内的一层或多层导电通孔；
设置在所述基板第一面的基板焊盘；以及
设置在与所述基板第一面相对的第二面的外接焊盘，所述基板焊盘与导电通孔、导电线路以及外接焊盘一起构成导电和或信号通路。
在本发明的一个实施例中，所述焊线基板进一步包括：
热塑性薄膜基板；
设置在所述热塑性薄膜基板第一面的焊线；
设置在电连接至所述焊线上焊线焊脚；以及
设置在与所述热塑性薄膜基板第一面相对的第二面的金属板。
在本发明的一个实施例中，所述热塑性薄膜基板为ABF膜或BT树脂半固化片等。
在本发明的一个实施例中，所述焊线的材料为铜、镍/铜或金。
在本发明的一个实施例中，所述焊线焊脚为表面有一层易焊材料的铜柱。
在本发明的另一个实施例中，提供一种焊线预成型的高导热封装结构的制造方法，包括：
进行焊线基板上的焊线绕线设计；
在载板的第一面涂覆键合胶层；
在所述键合胶层上形成电镀种子层；
在所述电镀种子层上形成图形化金属焊线层；
在所述金属焊线层上涂覆热塑性薄膜；
在所述热塑性薄膜表面形成金属板；
拆键合分离出焊线基板；
在分离后的所述焊线基板的所述电镀种子层上图形化形成焊线焊脚；
去除裸露的所述电镀种子层；
提供已完成正装芯片埋入的封装基板；
对准并键合所述焊线基板至所述封装基板；
烘焙或高温固化键合后的封装基板；以及
制作外接焊球从而形成焊线预成型的高导热封装结构。
在本发明的另一个实施例中，所述在载板的第一面涂覆键合胶层的载板为透光载板，所述键合胶层为激光或UV光照射可剥离材料。
在本发明的另一个实施例中，所述形成图形化金属焊线层的方法进一步包括：
光刻形成电镀图形开口和光刻胶电镀掩膜；
电镀形成金属焊线层；以及
去除光刻胶掩膜。
在本发明的另一个实施例中，该方法还包括对基板进行切割形成独立的焊线预成型的高导热封装结构。
本发明提供一种焊线预成型的高导热封装结构及其制造方法，该封装结构在热塑性薄膜上基于载片、光刻、电镀等工艺加工形成具有散热金属层的焊线基板，同时将芯片正装在封装基板中的下凹槽中，然后通过焊线基板与封装基板的精确对准键合与高温固化形成。该种焊线预成型的高导热封装结构具有制造效率高、焊线可靠性高、封装结构尺寸小以及具有良好的导热和散热效果等优点。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出一种传统引线键合基板封装技术的封装结构100的剖面示意图。
图2示出一种现有的改进型引线键合基板封装技术的封装结构200的剖面示意图。
图3示出根据本发明的一个实施例的一种焊线预成型的高导热封装结构300的剖面示意图。
图4A至图4M示出根据本发明的一个实施例形成一种焊线预成型的高导热封装结构300的过程剖面示意图。
图5示出的是根据本发明的一个实施例形成一种焊线预成型的高导热封装结构300的流程图500。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种焊线预成型的高导热封装结构及其制造方法，该封装结构在热塑性薄膜上基于载片、光刻、电镀等工艺加工形成具有散热金属层的焊线基板，同时将芯片正装在封装基板中的下凹槽中，然后通过焊线基板与封装基板的精确对准键合与高温固化形成。该种焊线预成型的高导热封装结构具有制造效率高、焊线可靠性高、封装结构尺寸小以及具有良好的导热和散热效果等优点。
下面结合图3来详细介绍根据本发明的一个实施例的一种焊线预成型的高导热封装结构。图3示出根据本发明的一个实施例的一种焊线预成型的高导热封装结构300的剖面示意图，如图3所示，该焊线预成型的高导热封装结构300进一步包括焊线基板310、封装基板320、芯片330以及外接焊球340构成。
焊线基板310又可称作焊线预成型基板，在本法的一个实施例中，焊线基板310进一步包括热塑性薄膜311、焊线312、焊线焊脚313以及金属板314构成。其中塑性薄膜311可以为如ABF膜、BT树脂半固化片等，一般通过真空压膜或者热压膜等工艺实现；焊线312是根据焊线基板310的绕线设计确定，其功能是实现芯片焊盘到基板焊盘的电和或信号连接，其形成工艺一般通过电镀种子层沉积、光刻形成电镀掩膜层、电镀等工艺实现，其材料可以为铜、镍等金属或多金属层；焊线焊脚313通过图形化电镀形成，其功能是实现焊线312与芯片焊盘以及基板焊盘之间的可靠的电和或信号连接；金属板314设置在热塑性薄膜311与焊线312所在表面相对的另一面上，形成后也位于整个焊线基板310以及该焊线预成型的高导热封装结构300外部顶面上，其作用是起到良好的导热和散热作用。
封装基板320进一步包括基板321；位于基板内的一层或多层导电线路322，导电线路322的材料通常为铜，一般通过加成法或减成法形成；位于基板内的一层或多层导电通孔323，导电通孔323的材料通常也为铜，一般通过电镀或沉积形成；位于基板321的第一面的基板焊盘324；以及位于与基板321的第一面相对的第二面的外接焊盘325。
芯片330通过精确定位后正装(芯片焊盘向上)设置在嵌入封装基板320的对应位置，其芯片焊盘所在表面与基板321的第一面基本水平，且芯片330的芯片焊盘与焊线基板310的焊线焊脚313电连接。
外接焊球340位于封装基板320的外接焊盘325上，通常通过植球、电镀等工艺形成，其材料可以为锡银铜、锡银、锡铅等，此外外接焊球340也可以为铜柱凸块。
下面结合图4A至图4M以及图5来详细描述形成一种焊线预成型的高导热封装结构300的过程。图4A至图4M示出根据本发明的一个实施例形成一种焊线预成型的高导热封装结构300的过程剖面示意图；图5示出的是根据本发明的一个实施例形成一种焊线预成型的高导热封装结构300的流程图500。
首先，在步骤501，如图4A所示，进行焊线基板上的焊线绕线设计。焊线绕线设计的目的是将芯片的焊盘引脚通过导电线路连接到封装基板的对应焊盘上。在设计绕线布局时需要同时考虑后续的加工以及键合的对准要求。绕线设计对芯片和基板不会产生设计和工艺上的任何更改。在本发明的一个具体实施例中，根据基板拼版图对线路进行排版，使得排版后的线路和基板一一对应。为了能够精确控制线路和基板键合时的位置和方向，需要分别在基板和线路层上增加定位标记用于定位，如图4A中左图单元的左上角所示，同时可以在基板层面再进行对准标记设置。
接下来，在步骤502，如图4B所示，在载板401的上面涂覆键合胶层402。在本发明的一个具体实施例中，载板401为一固定尺寸的玻璃片，以基板塑封料包封时的尺寸作为载板尺寸。在实际应用中，尺寸可以根据机台能力来确定，以便于操作为宜，同时考虑到工艺成本等因素；在载板401一面涂覆一层键合胶层402，此键合胶层402作为临时键合材料，可以通过UV光照进行拆键合剥离。
然后，在步骤503，如图4C所示，在键合胶层402上形成电镀种子层403。该电镀种子层用于后续的导电焊线及焊线引脚电镀的作用，可以通过物理或化学沉积的方法形成，如蒸发、溅射、化镀等。在本发明的一个具体实施例中，电镀种子层为PVD形成的钛铜种子层。
接下来，在步骤504，如图4D所示，在电镀种子层403上图形化形成金属焊线层404。该金属焊线与步骤501进行绕线设计的焊线一致。在本发明的一个实施例中，形成图形化金属焊线层的步骤进一步包括：1)通过涂胶、烘干、曝光、显影等工艺光刻形成电镀图形开口和光刻胶电镀掩膜，2)通过电镀工艺在电镀开口中电镀形成，厚度根据实际需求来确定，从几微米到几十微米不等；3)去除光刻胶掩膜。
然后，在步骤505，如图4E所示，在金属焊线层404上涂覆热塑性薄膜405。热塑性薄膜405的材料可以为ABF膜、BT树脂半固化片等，涂覆的方法可以通过真空压膜或者热压膜等工艺实现。该热塑性薄膜406需要有一定的厚度，要求完全覆盖金属焊线层，并且能够满足后续高温固化时填充间隙的要求。
接下来，在步骤506，如图4F所示，在热塑性薄膜405表面形成金属板406。该金属板406可以通过贴覆形成，也可以通过物理或化学沉积的方法，如蒸发、溅射、化镀等淀积一层金属层。金属板406的材质不限，可以为铜、铝、铁等，以便于工艺操作为宜，主要起到导热、散热等作用。
然后，在步骤507，如图4G所示，拆键合分离出焊线基板。具体的拆键合方法为：将临时键合的玻璃载板401照射UV光，在UV解胶机中进行拆键合剥离。分离后翻转焊线基板，将金属板406面向下，电镀种子层403面向上作为操作面。
接下来，在步骤508，如图4H所示，在焊线基板的电镀种子层上图形化形成焊线焊脚407。焊线焊脚407的功能是实现焊线与芯片焊盘以及基板焊盘之间的可靠的电和或信号连接。在本发明的一个实施例中，焊线焊脚407一般通过电镀形成，其具体形成方法进一步包括：1)在电镀种子层403上光刻形成焊线焊脚407的电镀窗口和光刻胶电镀掩膜；2)在电镀窗口中电镀形成焊线焊脚407；3)去除光刻胶电镀掩膜。在本发明的一个具体实施例中，焊线焊脚407由电镀铜形成，在铜的外面再沉积一层一定厚度的锡、锡银、锡银铜等易焊性良好的焊料。
然后，在步骤509，如图4I所示，去除裸露的电镀种子层403。去除的方法通常为湿法刻蚀工艺。
接下来，在步骤510，如图4J所示，提供已完成正装芯片埋入的封装基板408。封装基板408已经完成内部导电线路、导电通孔、基板焊盘、外接焊盘以及正装埋入芯片工艺。将芯片正装埋入于封装基板408的凹腔中，芯片引脚朝上。通过设计调整封装基板凹腔的深度以及芯片厚度，可以使得芯片上表面和封装基板上表面基本水平。同时，通过基板上的定位标记定位，可以保证芯片装片的位置和方向得到精确控制。
然后，在步骤511，如图4K所示，定位对准并倒装键合焊线基板至封装基板。倒装键合后，焊线基板的焊线引脚407与芯片焊盘以及封装基板的基板焊盘对准并形成电连接，并在焊线基板和封装基板键合间存在少许间隙409。在本发明的一个实施例中，通过焊线基板和封装基板上的定位标记，实现焊线基板上焊线引脚407和芯片焊盘以及封装基板的基板焊盘的精确对准键合，从而形成电和信号连接。由于整条基板上所有芯片的一次性互连键合，节省引线键合时间，提高生产效率。
接下来，在步骤512，如图4L所示，烘焙或高温固化键合后的封装基板。烘焙或高温固化的目的是使热塑性薄膜405受热后软化并且流动，从而填充焊线基板和封装基板键合后留下的间隙409。在本发明的一个具体实施例中，在金属载板表面施加一定的压力，软化后的热塑性薄膜405流入芯片和基板的间隙，并且和基板表面结合，从而固化后的热塑性薄膜405对芯片起固定和保护作用。
最后，在步骤513，如图4M所示，在固化后的封装基板的外接焊盘位置形成外接焊球410。外接焊球410可以通过电镀结合回流形成，也可以通过焊接形成，此外，外接焊球410还可以为铜柱凸块(Copper Pillar)，从而形成完整的电和或信号回路。
此外，还可选的包括对基板进行切割步骤，形成最终的单个独立的封装器件。
基于本发明提供一种焊线预成型的高导热封装结构及其制造方法，该封装结构在热塑性薄膜上基于载片、光刻、电镀等工艺加工形成具有散热金属层的焊线基板，同时将芯片正装在封装基板中的下凹槽中，然后通过焊线基板与封装基板的精确对准键合与高温固化形成。该种焊线预成型的高导热封装结构具有制造效率高、焊线可靠性高、封装结构尺寸小、电学性改善以及具有良好的导热和散热效果等优点。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (4)

1.一种焊线预成型的高导热封装结构的制造方法，包括：
进行焊线基板上的焊线绕线设计；
在载板的第一面涂覆键合胶层；
在所述键合胶层上形成电镀种子层；
在所述电镀种子层上形成图形化金属焊线层；
在所述金属焊线层上涂覆热塑性薄膜；
在所述热塑性薄膜表面形成金属板；
拆键合分离出焊线基板；
在分离后的所述焊线基板的所述电镀种子层上图形化形成焊线焊脚；
去除裸露的所述电镀种子层；
提供已完成正装芯片埋入的封装基板；
对准并键合所述焊线基板至所述封装基板；
烘焙或高温固化键合后的封装基板；以及
制作外接焊球从而形成焊线预成型的高导热封装结构。
2.如权利要求1所述的方法，其特征在于，所述在载板的第一面涂覆键合胶层的载板为透光载板，所述键合胶层为激光或UV光照射可剥离材料。
3.如权利要求1所述的方法，其特征在于，所述形成图形化金属焊线层的方法进一步包括：
光刻形成电镀图形开口和光刻胶电镀掩膜；
电镀形成金属焊线层；以及
去除光刻胶掩膜。
4.如权利要求1所述的方法，其特征在于，还包括对基板进行切割形成独立的焊线预成型的高导热封装结构。
CN201810693371.0A 2018-06-29 2018-06-29 一种焊线预成型的高导热封装结构及其制造方法 Active CN109003959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810693371.0A CN109003959B (zh) 2018-06-29 2018-06-29 一种焊线预成型的高导热封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810693371.0A CN109003959B (zh) 2018-06-29 2018-06-29 一种焊线预成型的高导热封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN109003959A CN109003959A (zh) 2018-12-14
CN109003959B true CN109003959B (zh) 2019-08-20

Family

ID=64601581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810693371.0A Active CN109003959B (zh) 2018-06-29 2018-06-29 一种焊线预成型的高导热封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109003959B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444527A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 一种芯片封装结构、装置及方法
CN111564416B (zh) * 2020-05-18 2023-10-31 无锡中微高科电子有限公司 采用铜互连的集成电路封装结构及其制作方法
WO2022179214A1 (zh) * 2021-02-25 2022-09-01 上海凯虹科技电子有限公司 一种封装基板和栅格阵列封装体及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564872A (zh) * 2017-08-25 2018-01-09 广东工业大学 一种具备高散热扇出型封装结构的芯片及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176994A (ja) * 1997-12-12 1999-07-02 Oki Electric Ind Co Ltd パッケージ基板及び半導体装置
US20080186690A1 (en) * 2007-02-07 2008-08-07 Nokia Corporation Electronics Package And Manufacturing Method Thereof
JP4930204B2 (ja) * 2007-06-07 2012-05-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
KR102537528B1 (ko) * 2016-10-19 2023-05-26 삼성전자 주식회사 반도체 패키지 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564872A (zh) * 2017-08-25 2018-01-09 广东工业大学 一种具备高散热扇出型封装结构的芯片及其制作方法

Also Published As

Publication number Publication date
CN109003959A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
US6476331B1 (en) Printed circuit board for semiconductor package and method for manufacturing the same
CN103887250B (zh) 用于导电性的电磁兼容晶片
TWI473552B (zh) 具有元件設置區之基板結構及其製程
TW201041103A (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
CN109003959B (zh) 一种焊线预成型的高导热封装结构及其制造方法
CN106158815B (zh) 半导体衬底结构、半导体封装及其制造方法
US6351026B2 (en) Multilayered wiring structure and method of manufacturing the same
CN204792778U (zh) 半导体衬底结构及半导体封装
KR20040014432A (ko) 일체식 열 싱크 및 복합 층을 구비한 초소형 전자 패키지
CN107644860A (zh) 集成扇出型封装
WO2020238914A1 (zh) 一种高密度线路嵌入转移的扇出型封装结构及其制作方法
CN208904014U (zh) 一种多芯片层叠扇出型封装结构
CN107146781A (zh) 一种用于bot封装的双面有芯板结构及其制造方法
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
CN107104091B (zh) 一种半埋入线路基板结构及其制造方法
CN104465575A (zh) 半导体封装及其制造方法
CN106298692B (zh) 芯片封装结构的制作方法
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统
CN111261532A (zh) 一种低rdson三维堆叠集成封装结构及其制备方法
CN107195613A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
CN104425431B (zh) 基板结构、封装结构及其制造方法
CN106373939A (zh) 一种封装基板的结构及其封装方法
CN109545691B (zh) 一种超薄扇出型封装结构的制造方法
WO2024082130A1 (zh) 具备芯片间精细内互连线路的扇出封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant