CN107195617A - 基于不同高度铜柱的三维封装结构及其制造方法 - Google Patents

基于不同高度铜柱的三维封装结构及其制造方法 Download PDF

Info

Publication number
CN107195617A
CN107195617A CN201710487603.2A CN201710487603A CN107195617A CN 107195617 A CN107195617 A CN 107195617A CN 201710487603 A CN201710487603 A CN 201710487603A CN 107195617 A CN107195617 A CN 107195617A
Authority
CN
China
Prior art keywords
copper post
chip
copper
package substrate
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710487603.2A
Other languages
English (en)
Inventor
李恒甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710487603.2A priority Critical patent/CN107195617A/zh
Publication of CN107195617A publication Critical patent/CN107195617A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10212—Programmable component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种基于不同高度铜柱的三维封装结构，包括：封装基板；位于封装基板第一表面的外接焊球；至少两层位于封装基板内部和或表面的电路，及至少一层层间通孔；位于封装基板第二表面的第一焊盘和第二焊盘；位于第一焊盘上的第一铜柱，及位于第二焊盘上的第二铜柱；连接于第一铜柱上的第一芯片焊接结构和第一芯片，及连接于第二铜柱上的第二芯片焊接结构和第二芯片；其中，所述第二铜柱高于第一铜柱，第一芯片至少部分的位于第二芯片的焊接面与封装基板之间，从而使第一芯片和第二芯片在封装基板上形成三维封装结构。

Description

基于不同高度铜柱的三维封装结构及其制造方法
技术领域
本发明涉及半导体封装领域，尤其涉及PCB基板的三维封装结构及其制 造方法。
背景技术
随着集成电路工艺的发展，除了对器件本身提出的高速、低功耗、高可靠 性的性能要求之外，为了进一步满足电子产品越来越向小型化、智能化以及集 成化方向发展，对芯片的封装提出了更高的挑战，传统封装在封装尺寸、信号 阻抗等很多方面已经不能满足高性能芯片封装的要求。
在传统封装中，封装的互连一般采用PCB板布线结合与芯片间的引线键 合等技术实现，引线键合的引线布局和塑封尺寸要远大于芯片本身的尺寸，其 封装体积较大，同时引线长度结合PCB板的布线较长导致信号的阻抗较大， 会有较明显的信号延迟问题。为了解决这些问题，目前比较通用的做法是应用 三维系统级封装(3D SIP)集成技术来减小封装尺寸和互连的阻抗，从而提升 器件的整体电性能。而三维系统级封装，无论是晶圆级封装(WLCSP)还是 Fan-out封装，通常需要在有带硅通孔(TSV)的转接板情况下，实现不同功能 芯片的三维互联互通。
带硅通孔(TSV)的转接板制作难度较大，成本较高。首先，制造TSV 通孔需要有比较先进的高成本设备，如激光通孔设备或深反应离子刻蚀设备， 硅通孔绝缘层、阻挡层、种子层沉积设备、硅通孔填充设备等；其次，制造 TSV通孔的工艺复杂，难度较高，如高深宽比的硅直通孔刻蚀需要用到博世工 艺，通孔的绝缘层、阻挡层、种子层沉积需要做到较好的台阶覆盖率和厚度均 匀性。这些难度和成本对于前道晶圆制造工厂或者凸点(Bumping)生产线相 对较容易克服，但对于晶圆封装厂而言，生产成本过高、难度过大。
由于封装厂常规的引线键合封装形式无法实现芯片小封装尺寸和低信号 延迟的封装要求，同时，鉴于带硅通孔的转接板三维封装形式对封装厂来说成 本过高、难度过大，因此需要一种基于封装厂现有设备和工艺的新型封装结构 来克服以上问题。
发明内容
针对现有技术中存在的问题，本发明的一个实施例提供一种基于不同高度 铜柱的三维封装结构，包括：封装基板；位于封装基板第一表面的外接焊球； 至少两层位于封装基板内部和或表面的电路，及至少一层层间通孔；位于封装 基板第二表面的第一焊盘和第二焊盘；位于第一焊盘上的第一铜柱，及位于第 二焊盘上的第二铜柱；连接于第一铜柱上的第一芯片焊接结构和第一芯片，及 连接于第二铜柱上的第二芯片焊接结构和第二芯片；其中，所述第二铜柱高于 第一铜柱，第一芯片至少部分的位于第二芯片的焊接面与封装基板之间，从而 使第一芯片和第二芯片在封装基板上形成三维封装结构。
在本发明的实施例中，第二铜柱的高度不小于所述第一铜柱高度与所述第 一芯片厚度以及所述第一芯片焊接结构高度之和。
在本发明的实施例中，第一铜柱的高度为30微米至80微米。
在本发明的实施例中，第二铜柱的高度为130微米至300微米。
在本发明的实施例中，第一铜柱收纳在第一芯片的平面尺寸以内，所述第 二铜柱收纳在第二芯片的平面尺寸以内，且位于第一芯片的平面尺寸以外。
本发明的另一个实施例提供一种制造基于不同高度铜柱的三维封装结构 的方法，包括：在封装基板的第一焊盘位置制作第一铜柱；在封装基板的第二 焊盘位置制作第二铜柱；通过第一铜柱焊接第一芯片至封装基板；通过第二铜 柱焊接第二芯片至封装基板。
在本发明的另一个实施例中，制作第一铜柱的步骤包括沉积电镀种子层、 光刻形成第一铜柱电镀掩膜、电镀第一铜柱和去除第一铜柱电镀掩膜。
在本发明的另一个实施例中，制作第二铜柱的步骤包括光刻形成第二铜柱 电镀掩膜、电镀第二铜柱、去除第二铜柱电镀掩膜以及去除电镀种子层。
在本发明的另一个实施例中，制作所述第二铜柱的电镀掩膜的方法为超厚 负胶光刻、多次光刻，或LIGA技术。
本发明公开的三维封装结构无需常规三维封装所需的带硅通孔(TSV)的 转接板，具有相对于引线键合更小的封装面积和体积，相对于引线键合更小的 连接电阻，降低信号延迟，因此与TSV转接板三维封装结构相比，具有显著 的成本优势。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图 来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明 的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了， 相同或相应的部件将用相同或类似的标记表示。
图1示出的是本发明一个实施例的不同高度铜柱的三维封装结构剖面示 意图。
图2示出的是本发明一个实施例的不同高度铜柱尺寸关系示意图。
图3A至图3F示出的是根据本发明的一个实施例制造不同高度铜柱的三 维封装结构过程的剖面示意图。
图4示出的是根据本发明的一个实施例制造不同高度铜柱的三维封装结 构过程的流程图。
图5示出的是本发明又一个实施例的不同高度铜柱的三维封装结构剖面 示意图。
图6示出的是本发明又一个实施例的不同高度铜柱尺寸关系示意图。
图7A至图7F示出的是根据本发明的又一个实施例制造不同高度铜柱的 三维封装结构过程的剖面示意图。
图8示出的是根据本发明的一个实施例制造不同高度铜柱的三维封装结 构过程的流程图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术 人员将认识到可在没有一个或多个特定细节的情况下实施各实施例或者与其 它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出 或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦 涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本 发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此 外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实 施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本 说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这 只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同 实施例中，可根据具体工艺的调节来调整各步骤的先后顺序。
为了克服常规的引线键合封装形式无法实现芯片小尺寸封装和低信号延 迟的要求，以及带硅通孔(TSV)的转接板三维封装形式对封装厂来说成本过 高、难度过大的问题，本发明的一个实施例提供一种基于不同高度铜柱的三维 封装结构及其制造方法，在没有转接板的情况下，通过在PCB板上面制造RDL (重新布局布线)，RDL层数大于等于1层，并在PCB板表面制造不同高度 的铜柱凸块(Cu pillar bump)，通过不同高度的铜柱凸块与多个不同功能的芯 片连接，达到不同功能芯片在同一PCB封装基板的同一区域内实现三维系统级封装。既解决了引线键合封装形式无法实现芯片小尺寸封装和低信号延迟 的问题，其制造成本相对于硅通孔转接板有大幅度降低。
图1示出了根据本发明一个实施例的不同高度铜柱的三维封装结构100 的剖面示意图。不同高度铜柱的三维封装结构100包括PCB封装基板110、位 于PCB封装基板110第一面的外接焊球120、位于PCB封装基板内部和与第 一面相对的第二面的至少两层RDL(重新布局布线)电路130和RDL电路160、 用于连接PCB封装基板内部RDL电路的层间通孔140、填充并覆盖层间通孔 140和内部RDL电路130的绝缘层150、位于PCB封装基板第二面的至少2组焊盘170和171、位于焊盘170上的第一铜柱180、位于焊盘171上的第二 铜柱190，以及与第一铜柱180连接的第一芯片111和与第二铜柱190连接的 第二芯片112。
在本发明的实施例中，PCB封装基板110可提供机械支撑，还可以在其 内或表面埋置无源元件以提高系统的封装效率，无源元件可以是电感、电容、 电阻、滤波器、天线等。
外接焊球120位于PCB封装基板110的第一面。可以通过电镀后回流焊、 丝网印刷、植球等工艺制作，起到封装芯片与外部电路的电源、信号等连接作 用，也可以配合其他设计一起起到散热等辅助作用。
内部RDL电路130、表层RDL电路160、层间通孔140以及表层焊盘170 和171，可以通过封装基板的减成法、加成法或者大马士革等工艺制造形成， 具体制造方法在此不详细描述。
绝缘层150的材料可以是PBO、PI、氧化硅、氮化硅等绝缘材料。
第一铜柱180位于焊盘170上，第一铜柱180为常规高度的铜柱，其直径、 高度等参数满足常规的倒装焊工艺，铜柱的一般优选高度为30μm-80μm范围 内，但也可以超出此高度范围。铜柱180的顶面可以制造具有易于焊接的锡银、 锡银铜等材料。
第二铜柱190位于焊盘171上，第二铜柱190为非常规的高铜柱，其直径、 高度等参数也满足常规的倒装焊工艺。铜柱190的顶面也可以具有易于焊接的 锡银、锡银铜等材料。
第一芯片111通过倒装焊等工艺与第一铜柱180连接；第二芯片112通过 倒装焊等工艺与第二铜柱190连接。其中第一芯片111至少部分的位于第二芯 片112的焊接面与PCB基板之间，从而使第一芯片111和第二芯片112在PCB 基板上形成三维封装结构。
上述的三维封装结构100的第一铜柱180和第二铜柱190分别收纳在第一 芯片111和第二芯片112的平面尺寸以内，从而实现小尺寸封装的要求。
图2示出了本发明一个实施例的不同高度铜柱尺寸关系示意图。第二铜柱 260的高度为H，第一铜柱240的高度为h，第一芯片230的厚度为d，第一芯 片230的焊接结构高度为t。为了实现三维封装的要求，第二铜柱260的高度 为H需要大于等于第一铜柱240的高度h与第一芯片230的厚度d以及第一芯 片230的焊接结构高度t之和，即H≥h+d+t。在通常情况下H的高度需要 大于150微米，优选的需要大于200微米。
下面结合图4和图3A至图3F，介绍根据本发明的一个实施例制造不同高 度铜柱的三维封装结构100的过程。图4示出根据本发明的一个实施例制造 不同高度铜柱的三维封装结构100的流程图，图3A至图3F示出根据本发明 的一个实施例制造不同高度铜柱的三维封装结构100的过程的剖面示意图。
如流程图4所示，首先，在步骤401中，如图3A所示，提供已完成内部 RDL 330、第一焊盘370、第二焊盘371、层间通孔340以及外接焊球320的 PCB封装基板310。
接下来，在步骤402中，如图3B所示，在第一焊盘370上制作第一铜柱 380。第一铜柱380的制作方法可以通过(1)物理气相沉积(PVD)或者化学 镀形成电镀种子层，一般为铜种子层，同时，也可以在阻挡层的下方沉积Cu 扩散阻挡层(Ti)；(2)甩胶，材料一般是PI/PBO，曝光，固化，形成电镀 第一铜柱380的窗口和对应的光刻胶电镀掩膜；(3)再通过电镀工艺，形成 第一铜柱380，第一铜柱380除铜柱外，还可以包括位于铜柱顶部的易于焊接 的锡银、锡银铜等材料；(4)经过去胶工艺，去除光刻胶，裸露出第一铜柱 380和电镀种子层。
然后，在步骤403中，如图3C所示，在第二焊盘371上制作第二铜柱390。 第二铜柱390的制作方法与第一铜柱380的制作方法类似，区别点在于：第一， 种子层已经存在，无需再做；第二，在完成除去电镀掩膜光刻胶后，需要去除 电镀种子层，具体方法可以通过刻蚀等工艺实现；第三，第二铜柱390的高度 远高于第一铜柱380，因此，在制作光刻胶掩膜和电镀窗口时，需要使用超厚 负胶作为掩膜光刻胶，或者使用多次旋涂光刻胶已形成足够的掩膜光刻胶厚 度，又或者使用LIGA技术形成厚光刻胶掩膜。当然，本领域技术人员应该理 解到，也可以使用其他已知的技术以形成足够厚的光刻胶掩膜，以上说明不能 作为对本发明技术方案的限制。
然后，在步骤404中，如图3D所示，制作第一芯片311上的封装焊球321 和第二芯片312上的封装焊球322。封装焊球321和322的制作方法可以通过 电镀、丝网印刷或者植球等方法实现，其中电镀工艺包括(1)物理气相沉积 (PVD)或者化学镀形成电镀种子层，一般为铜种子层，同时，也可以在阻挡 层的下方沉积Cu扩散阻挡层(Ti)；(2)甩胶，材料一般是PI/PBO，曝光， 固化，形成电镀封装焊球321和322的焊料窗口和对应的光刻胶电镀掩膜；(3)再通过电镀工艺，形成封装焊球321和322的焊料结构；(4)经过去胶工艺， 去除光刻胶，裸露出封装焊球321和322的焊料结构；(5)经过回流焊、波 峰焊等工艺形成封装焊球321和322，焊接过程可以通过带助焊剂的焊接工艺， 也可以通过无助焊剂的焊接工艺实现。
接下来，在步骤405中，如图3E所示，通过步骤404形成的第一芯片311 的封装焊球321将第一芯片311焊接至在步骤402形成的第一铜柱380上。当 然，本领域技术人员应该理解到，可以使用各种已知的芯片焊接工艺，如倒装 焊、回流焊、Under Fill、Molding工艺等实现第一芯片311与第一铜柱380 的连接，以上说明不能作为对本发明技术方案的限制。
然后，在步骤406中，如图3F所示，通过步骤404形成的第二芯片312 的封装焊球322将第二芯片312焊接至在步骤403形成的第二铜柱390上。。 当然，本领域技术人员应该理解到，可以使用各种已知的芯片焊接工艺，如倒 装焊、回流焊、Under Fill、Molding等实现第二芯片312与第二铜柱390的 连接，以上说明不能作为对本发明技术方案的限制。
至此，如本发明所述的一种不同高度铜柱的三维封装结构100制作完成。 其中第一芯片311至少部分的位于第二芯片312的焊接面与PCB基板之间， 从而使第一芯片311和第二芯片312在PCB基板上形成三维封装结构。
后续可以可选的在键合好芯片的三维封装结构表面形成绝缘保护结构，以 进一步对芯片起到保护作用。
图5示出了根据本发明又一个实施例的不同高度铜柱的三维封装结构500 的剖面示意图。不同高度铜柱的三维封装结构500包括PCB封装基板510、位 于PCB封装基板510第一面的外接焊球520、位于PCB封装基板内部和与第 一面相对的第二面的至少两层RDL(重新布局布线)电路530和RDL电路560、 用于连接PCB封装基板内部RDL电路的层间通孔540、填充并覆盖层间通孔 540和内部RDL电路530的绝缘层550、位于PCB封装基板第二面的至少2 组焊盘570和571、位于焊盘570上的第一铜柱凸块590、位于焊盘571上的 第二铜柱凸块591，以及与第一铜柱凸块590连接的第一芯片511和与第二铜 柱凸块591连接的第二芯片512。
在本发明的实施例中，PCB封装基板510可提供机械支撑，还可以在其 内或表面埋置无源元件以提高系统的封装效率，无源元件可以是电感、电容、 电阻、滤波器、天线等。
外接焊球520位于PCB封装基板510的第一面。可以通过电镀后回流焊、 丝网印刷、植球等工艺制作，起到封装芯片与外部电路的电源、信号等连接作 用，也可以配合其他设计一起起到散热等辅助作用。
内部RDL电路530、表层RDL电路560、层间通孔540以及表层焊盘570 和571，可以通过封装基板的减成法、加成法或者大马士革等工艺制造形成， 具体制造方法在此不详细描述。
绝缘层550的材料可以是PBO、PI、氧化硅、氮化硅等绝缘材料。
第一铜柱凸块590位于第一芯片511上，与焊盘570连接，第一铜柱凸块 590为常规高度的芯片封装铜柱凸块(Copper Pillar Bump)，其直径、高度等 参数满足常规的倒装焊工艺，铜柱凸块的一般优选高度为30μm-80μm范围内， 但也可以超出此高度范围。第一铜柱凸块590一般包括铜柱和位于铜柱顶面的 易于焊接的锡银、锡银铜等材料。
第二铜柱凸块591位于第二芯片512上，与焊盘571连接，第二铜柱凸块 591为非常规高度(超高)的芯片封装铜柱凸块(Copper Pillar Bump)，其直 径、高度等参数满足常规的倒装焊工艺。第二铜柱凸块591一般也包括铜柱和 位于铜柱顶面的易于焊接的锡银、锡银铜等材料。
第一芯片511通过第一铜柱凸块590与焊盘570连接；第二芯片512通过 第二铜柱591与焊盘571连接。其中第一芯片511至少部分的位于第二芯片512 的焊接面与PCB基板之间，从而使第一芯片511和第二芯片512在PCB基板 上形成三维封装结构。
上述的三维封装结构500的第一铜柱凸块590和第二铜柱凸块591分别收 纳在第一芯片511和第二芯片512的平面尺寸以内，从而实现小尺寸封装的要 求。
图6示出了本发明又一个实施例的不同高度铜柱凸块尺寸关系示意图。第 二铜柱凸块691的高度为H，第一铜柱凸块690的高度为h，第一芯片611的 厚度为d。为了实现三维封装的要求，第二铜柱凸块691的高度为H需要大于 等于第一铜柱凸块690的高度h与第一芯片611的厚度d之和，即H≥h+d。 在通常情况下H的高度需要大于150微米，优选的需要大于200微米。
下面结合图8和图7A至图7F，介绍根据本发明的又一个实施例制造不同 高度铜柱的三维封装结构500的过程。图8示出根据本发明的又一个实施例 制造不同高度铜柱的三维封装结构500的流程图，图7A至图7F示出根据本 发明的又一个实施例制造不同高度铜柱的三维封装结构500的过程的剖面示 意图。
如流程图8所示，首先，在步骤801中，如图7A所示，提供已完成内部 RDL 730、第一焊盘770、第二焊盘771、层间通孔740以及外接焊球720的 PCB封装基板710。
接下来，在步骤802中，如图7B所示，可选的在第一焊盘770和第二焊 盘771的上方制作封装焊接结构780和封装焊接结构781。封装焊接结构780 和781的制作方法可以通过(1)物理气相沉积(PVD)或者化学镀形成电镀 种子层，一般为铜种子层，同时，也可以在阻挡层的下方沉积Cu扩散阻挡层 (Ti)；(2)甩胶，材料一般是PI/PBO，曝光，固化，形成电镀封装焊接结 构780和781的窗口和对应的光刻胶电镀掩膜；(3)再通过电镀工艺，形成 封装焊接结构780和781，封装焊接结构780和781可以是铜焊盘，也可以在 其顶部包括易于焊接的材料，如锡银、锡银铜等；(4)经过去胶工艺，去除 光刻胶，裸露出封装焊接结构780和781和电镀种子层；(5)去除电镀种子 层，具体可以通过刻蚀工艺实现；(6)回流形成最终的铜柱凸块790，回流工 艺可以通过有助焊剂或无助焊剂的焊接工艺实现。
然后，在步骤803中，如图7C所示，在第一芯片711上制作第一铜柱凸 块790。第一铜柱凸块790也可以通过(1)物理气相沉积(PVD)或者化学镀 形成电镀种子层，一般为铜种子层，同时，也可以在阻挡层的下方沉积Cu扩 散阻挡层(Ti)；(2)甩胶，材料一般是PI/PBO，曝光，固化，形成电镀第 一铜柱凸块780的窗口和对应的光刻胶电镀掩膜；(3)再通过电镀工艺，形 成第一铜柱凸块790，第一铜柱凸块790包括铜柱和位于铜柱顶部易于焊接的 材料，如锡银、锡银铜等；(4)经过去胶工艺，去除光刻胶，裸露出第一铜 柱凸块790和电镀种子层；(5)去除电镀种子层，具体可以通过刻蚀工艺实 现。
接下来，在步骤804中，如图7D所示，在第二芯片712上制作第二铜柱 凸块791。第二铜柱凸块791的制作方法与第一铜柱凸块790的制作方法类似， 区别点在于：第二铜柱凸块791的高度远高于第一铜柱凸块790，因此，在制 作光刻胶掩膜和电镀窗口时，需要使用超厚负胶作为掩膜光刻胶，或者使用多 次旋涂光刻胶已形成足够的掩膜光刻胶厚度，又或者使用LIGA技术形成厚光 刻胶掩膜。当然，本领域技术人员应该理解到，也可以使用其他已知的技术以 形成足够厚的光刻胶掩膜，以上说明不能作为对本发明技术方案的限制。
然后，在步骤805中，如图7E所示，使用步骤803形成的第一芯片711 的第一铜柱凸块790将第一芯片711焊接至在步骤802形成的位于第一焊盘 770上的封装焊接结构780上。当然，本领域技术人员应该理解到，可以使用 各种已知的芯片焊接工艺，如倒装焊、回流焊、Under Fill、Molding工艺等 实现第一芯片711与封装焊接结构780的连接，以上说明不能作为对本发明技 术方案的限制。
然后，在步骤806中，如图7F所示，使用步骤804形成的第二芯片712 的第二铜柱凸块791将第二芯片712焊接至在步骤802形成的位于第二焊盘 771上的封装焊接结构781上。当然，本领域技术人员应该理解到，可以使用 各种已知的芯片焊接工艺，如倒装焊、回流焊、Under Fill、Molding工艺等 实现第二芯片712与封装焊接结构781的连接，以上说明不能作为对本发明技 术方案的限制。
至此，如本发明所述的又一实施例的一种不同高度铜柱的三维封装结构 500制作完成。其中第一芯片711至少部分的位于第二芯片712的焊接面与PCB 基板之间，从而使第一芯片711和第二芯片712在PCB基板上形成三维封装 结构。
后续可以可选的在键合好芯片的三维封装结构表面形成绝缘保护结构，以 进一步对芯片起到保护作用。
从本发明的上述实施例可以发现，三维封装结构中均包含两组不同高度的 铜柱，较高铜柱的高度一般需要大于150微米，优选的需要大于200微米。为 了进一步降低较高铜柱的制造难度，本发明提供另一个实施例，与前述实施例 的不同之处在于，为了将第二芯片安装在较高铜柱上以便在其下方安装第一芯 片，首先在基板上制造第一高度铜柱，然后在第二芯片上与第一铜柱相连的位 置制造第二高度铜柱，其中第一高度铜柱和第二高度铜柱的高度之和与前述实 施例的较高铜柱的高度基本相同。本实施例的其它工艺步骤与前述实施例基本 相同，为了简化本说明书，不再赘述。
通过本发明的实施例提供的不同高度铜柱的三维封装结构具有如下优点：
1.本发明所述不同高度铜柱的三维封装结构无需常规三维封装所需的带 硅通孔(TSV)的转接板。
2.本发明所述不同高度铜柱的三维封装结构具有相对于引线键合更小的 封装面积和体积。
3.本发明所述不同高度铜柱的三维封装结构具有相对于引线键合更小的 连接电阻，降低信号延迟。
4.本发明所述不同高度铜柱的三维封装结构与TSV转接板三维封装结构 相比，具有显著的成本优势。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例 来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其 做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开 的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根 据所附权利要求书及其等同替换来定义。

Claims (9)

1.一种基于不同高度铜柱的三维封装结构，包括：
封装基板；
位于封装基板第一表面的外接焊球；
至少两层位于封装基板内部和或表面的电路，及至少一层层间通孔；
位于封装基板第二表面的第一焊盘和第二焊盘；
位于第一焊盘上的第一铜柱，及位于第二焊盘上的第二铜柱；
连接于第一铜柱上的第一芯片焊接结构和第一芯片，及连接于第二铜柱上的第二芯片焊接结构和第二芯片；
其中，所述第二铜柱高于第一铜柱，第一芯片至少部分的位于第二芯片的焊接面与封装基板之间，从而使第一芯片和第二芯片在封装基板上形成三维封装结构。
2.如权利要求1所述的不同高度铜柱的三维封装结构，其特征在于，所述第二铜柱的高度不小于所述第一铜柱高度与所述第一芯片厚度以及所述第一芯片焊接结构高度之和。
3.如权利要求1所述的不同高度铜柱的三维封装结构，其特征在于，所述第一铜柱的高度为30微米至80微米。
4.如权利要求1所述的不同高度铜柱的三维封装结构，其特征在于，所述第二铜柱的高度为130微米至300微米。
5.如权利要求1所述的不同高度铜柱的三维封装结构，其特征在于，所述第一铜柱收纳在第一芯片的平面尺寸以内，所述第二铜柱收纳在第二芯片的平面尺寸以内，且位于第一芯片的平面尺寸以外。
6.一种制造基于不同高度铜柱的三维封装结构的方法，包括：
在封装基板的第一焊盘位置制作第一铜柱；
在封装基板的第二焊盘位置制作第二铜柱；
通过第一铜柱焊接第一芯片至封装基板；
通过第二铜柱焊接第二芯片至封装基板。
7.如权利要求6所述的方法，其特征在于，制作第一铜柱的步骤包括沉积电镀种子层、光刻形成第一铜柱电镀掩膜、电镀第一铜柱和去除第一铜柱电镀掩膜。
8.如权利要求6所述的方法，其特征在于，制作第二铜柱的步骤包括光刻形成第二铜柱电镀掩膜、电镀第二铜柱、去除第二铜柱电镀掩膜以及去除电镀种子层。
9.如权利要求8所述的方法，其特征在于，制作所述第二铜柱的电镀掩膜的方法为超厚负胶光刻、多次光刻，或LIGA技术。
CN201710487603.2A 2017-06-23 2017-06-23 基于不同高度铜柱的三维封装结构及其制造方法 Pending CN107195617A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710487603.2A CN107195617A (zh) 2017-06-23 2017-06-23 基于不同高度铜柱的三维封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710487603.2A CN107195617A (zh) 2017-06-23 2017-06-23 基于不同高度铜柱的三维封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN107195617A true CN107195617A (zh) 2017-09-22

Family

ID=59879935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710487603.2A Pending CN107195617A (zh) 2017-06-23 2017-06-23 基于不同高度铜柱的三维封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN107195617A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109104815A (zh) * 2018-09-28 2018-12-28 北京小米移动软件有限公司 多层印刷电路板及其制备方法
CN110798988A (zh) * 2019-10-28 2020-02-14 武汉光谷创元电子有限公司 制作高频天线封装基板的加成法工艺和AiP封装天线结构
CN111892015A (zh) * 2020-07-15 2020-11-06 杭州见闻录科技有限公司 一种mems器件的晶圆级封装方法和封装结构
CN114725011A (zh) * 2022-03-18 2022-07-08 南京睿芯峰电子科技有限公司 一种气密性芯片结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232004A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 芯片堆叠封装结构
CN101465341A (zh) * 2007-12-21 2009-06-24 南亚科技股份有限公司 堆叠式芯片封装结构
CN103165555A (zh) * 2011-12-08 2013-06-19 欣兴电子股份有限公司 层叠封装的封装结构及其制法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232004A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 芯片堆叠封装结构
CN101465341A (zh) * 2007-12-21 2009-06-24 南亚科技股份有限公司 堆叠式芯片封装结构
CN103165555A (zh) * 2011-12-08 2013-06-19 欣兴电子股份有限公司 层叠封装的封装结构及其制法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109104815A (zh) * 2018-09-28 2018-12-28 北京小米移动软件有限公司 多层印刷电路板及其制备方法
CN110798988A (zh) * 2019-10-28 2020-02-14 武汉光谷创元电子有限公司 制作高频天线封装基板的加成法工艺和AiP封装天线结构
CN111892015A (zh) * 2020-07-15 2020-11-06 杭州见闻录科技有限公司 一种mems器件的晶圆级封装方法和封装结构
CN111892015B (zh) * 2020-07-15 2021-05-25 见闻录(浙江)半导体有限公司 一种mems器件的晶圆级封装方法和封装结构
CN114725011A (zh) * 2022-03-18 2022-07-08 南京睿芯峰电子科技有限公司 一种气密性芯片结构及其制备方法

Similar Documents

Publication Publication Date Title
CN105374693B (zh) 半导体封装件及其形成方法
KR100591216B1 (ko) 집적 장치를 갖는 마이크로 전자 기판
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
CN103681613B (zh) 具有离散块的半导体器件
US8461036B2 (en) Multiple surface finishes for microelectronic package substrates
JP6797521B2 (ja) ダイパッケージ及びダイパッケージを作製する方法
CN103794569B (zh) 封装结构及其制法
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN108389823A (zh) 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
CN106206511A (zh) 器件、封装结构及其形成方法
CN104752367A (zh) 晶圆级封装结构及其形成方法
CN103681360A (zh) 封装器件及方法
CN102144291B (zh) 半导体基板、封装与装置
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
CN108389822A (zh) 一种三维扇出型集成封装结构及其封装工艺
TWI471991B (zh) 半導體封裝
CN107437545A (zh) 半导体器件的制造方法
CN107622996B (zh) 三维高密度扇出型封装结构及其制造方法
CN208904014U (zh) 一种多芯片层叠扇出型封装结构
CN107248509A (zh) Emi防护的芯片封装结构及封装方法
CN109003959B (zh) 一种焊线预成型的高导热封装结构及其制造方法
CN101364586B (zh) 封装基板结构
CN106024740A (zh) 集成电路结构及其形成方法
CN110164839A (zh) 一种高密度线路嵌入转移的扇出型封装结构与方法
CN107195613A (zh) 基于不同高度铜柱的三维封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170922