CN108389823A - 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺 - Google Patents

用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺 Download PDF

Info

Publication number
CN108389823A
CN108389823A CN201810105352.1A CN201810105352A CN108389823A CN 108389823 A CN108389823 A CN 108389823A CN 201810105352 A CN201810105352 A CN 201810105352A CN 108389823 A CN108389823 A CN 108389823A
Authority
CN
China
Prior art keywords
layer
dielectric layer
plastic packaging
wiring layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810105352.1A
Other languages
English (en)
Inventor
王新
蒋振雷
陈坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wang Xin
Original Assignee
Zhejiang Zhuo Jing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Zhuo Jing Technology Co Ltd filed Critical Zhejiang Zhuo Jing Technology Co Ltd
Priority to CN201810105352.1A priority Critical patent/CN108389823A/zh
Publication of CN108389823A publication Critical patent/CN108389823A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种用于多芯片晶圆级扇出型三维立体封装结构，包括至少两层重新布线层，重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构露出介电层作为金属触点，重新布线层的一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，相邻的重新布线层之间通过微硅晶块连接。本发明还公开了此种用于多芯片晶圆级扇出型三维立体封装结构的封装工艺。采用发明的设计方案，可以把尺寸大小各异的无源器件与裸晶片同时集成封装，大大提高了集成度，对于wifi，PA，PMU等类型的使用大量无源器件的应用尤为适合，同时，三维堆叠方式大大缩小了封装面积。

Description

用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
技术领域
本发明涉及半导体封装技术领域，具体涉及一种用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺。
背景技术
随着电子装置设备的多功能化和小型化越来越高，需要集成封装在一起的芯片种类和数量也日益提高，例如wifi/PA/PMU等应用需要将具有不同功能的有源芯片(裸晶片，或已经封装好的芯片等)与无源被动元器件等其他器件组装到一起，实现具有一定功能的单个封装件，从而形成一个系统或者子系统。
目前广泛采用的扇出型封装是对已经塑封在一起的所有被动元件及裸晶片构成的塑封体上进行重新布线以达到元器件之间的互联封装，该类封装方法在应对数量较多且较复杂多样的芯片与无源被动器件的集成封装时存在诸如翘曲度控制难度较大,精度差,封装面积较大，可靠性不高等问题。
发明内容
发明目的：本发明的目的在于解决现有的电子装置设备封装要求能够集成不同功能的芯片，然而封装技术滞后，无法实现多功能，同时对于数量较多且较复杂多样的芯片与无源被动器件的集成封装时存在诸如翘曲度控制难度较大,精度差,封装面积较大，可靠性不高等问题。
技术方案：本发明采用以下技术方案：
一种用于多芯片晶圆级扇出型三维立体封装结构，包括至少两层重新布线层，重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构露出介电层作为金属触点，重新布线层的一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，相邻的重新布线层之间还设有用于与两层重新布线层形成电学连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔。
进一步地，金属连接结构一端与介电层的平面平行，一端延伸出介电层，延伸出介电层的金属触点一侧设置塑封层。
进一步地，微硅晶块的金属导电柱连接相邻两层介电层的对应金属触点。
进一步地，完成组装后的多层重新布线层，一侧为塑封层，一侧为介电层，介电层的金属触点位置涂覆锡球。
进一步地，包括两层重新布线层，从上至下依次设置塑封层、介电层、塑封层和介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构一端与介电层的平面平行，一端延伸出介电层，延伸出介电层的金属触点一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，两层介电层之间的塑封层内还设有将两层介电层对应金属触点进行连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔，最下方的介电层底部金属触点上涂覆锡球。
进一步地，塑封层中芯片或无源被动元件带有金属凸点的一侧朝向介电层，对应于介电层上延伸出介电层的金属触点完成连接。
进一步地，芯片或无源被动元件包含至少一个伪管芯。
进一步地，所述介电层为无机介电层或有机介电层。
一种用于多芯片晶圆级扇出型三维立体封装结构的封装工艺，包括以下步骤：
1)在临时载片表面粘附临时键合胶层；
2)在步骤1)得到的临时键合胶层表面用薄膜工艺制作第一层的重新布线层，该重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构；
3)在第一层的重新布线层上制作微硅晶块，微硅晶块与重新布线层形成电学互联；
4)紧接着在第一层的重新布线层上贴附所需要封装的芯片和/或无源被动元件；
5)将贴附在载片第一层的重新布线层上的金属导电柱和芯片及无源被动元件进行整体塑封，形成第一层的塑封层，并减薄第一层的塑封层的厚度使金属导电柱露出；
6)在第一层的塑封层上面继续制作第二层的重新布线层，结构和方法与制作第一层的重新布线层相同，金属导电柱与第二层的重新布线层上对应的金属触点形成电学互联；
7)然后在第二层的重新布线层上贴附更多的无源被动元件；
8)将贴附在第二层的重新布线层上的元件进行塑封，形成第二层的塑封层；
9)采用激光或热剥离的办法将临时载片与其上的封装体分离，从而使封装体的第一层的重新布线层裸露出来；
10)在封装体的第一层的重新线层上采用植球工艺完成焊接；
11)进行切割得到单独的封装体。
进一步地，所述步骤2)中重新布线层的制作包括以下步骤：
a)先在临时键合胶上沉积一薄层金属种子层；
b)紧接着涂覆一层光刻胶；
c)用光刻的方法在上形成多个第一凹槽，在第一凹槽的底部使金属种子层表面露出；
d)然后继续用电镀的方法在第一凹槽内形成金属连接结构；
e)用刻蚀的方法去除光刻胶以及位于光刻胶底部的金属种子层；
f)继续在其上覆盖一层介电层；
g)用光刻的方法在介电层上形成开口结构，使得前一步形成的金属连接结构的焊盘表面露出；
h)在介电层的两侧制作金属连接结构的金属触点。
进一步地，所述步骤3)中微硅晶块的制作步骤包括：
A)在硅晶圆上，用半导体晶圆镀薄技术先刻蚀出多个第二凹槽；
B)然后在第二凹槽内镀上二氧化硅介电层；
C)接着用电镀的方法制作金属导电柱以填充第二凹槽；
D)背面减薄硅晶圆使金属导电柱的另一个表面也裸露出来；
E)对硅晶圆进行切割。
进一步地，所述步骤3)中，金金属导电柱的上表面与第一层的塑封层的上表面处于同一平面。
进一步地，所述步骤9)中，两层塑封层和两层介电层共同构成封装体。
有益效果：本发明与现有技术相比：
1)可以把尺寸大小各异的无源器件与裸晶片同时集成封装，大大提高了集成度，对于 wifi，PA，PMU等类型的使用大量无源器件的应用尤为适合；
2)三维堆叠方式大大缩小了封装面积。
3)临时载片一直存在于制作塑封层和重新布线层的始终，从而可以大幅减小塑封过程中形成翘曲度提高布线层的制作精度和可靠性以及良率，尤其是当所要进行集成封装的芯片种类和大小规格比较多样的情况下，这一优势尤为明显。
附图说明
图1为本发明成品的结构示意图；
图2为本发明封装工艺步骤2)结束后的状态图；
图3为本发明封装工艺步骤3)结束后的状态图；
图4为本发明封装工艺步骤4)结束后的状态图；
图5为本发明封装工艺步骤5)结束后的状态图；
图6为本发明封装工艺步骤8)结束后的状态图；
图7为本发明封装体的结构示意图；
图8为本发明重新布线层制备步骤a)结束后的状态图；
图9为本发明重新布线层制备步骤b)结束后的状态图；
图10为本发明重新布线层制备步骤c)结束后的状态图；
图11为本发明重新布线层制备步骤d)结束后的状态图；
图12为本发明重新布线层制备步骤e)结束后的状态图；
图13为本发明重新布线层制备步骤g)结束后的状态图；
图14为本发明重新布线层制备完成后的状态图；
图15为本发明在硅晶圆上刻蚀出多个第二凹槽后的示意图；
图16为本发明在第二凹槽内制作金属导电柱后的示意图；
图17为本发明对硅晶圆的切割示意图。
具体实施方式
下面结合具体实施案例和附图对本实用新型进一步描述。
实施例1
如附图1所示，一种集成型封装结构，包括两层重新布线层，重新布线层为介电层2，从上至下依次设置塑封层1、介电层2、塑封层1和介电层2，在介电层2的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构3，金属连接结构3一端与介电层2的平面平行，一端延伸出介电层2，延伸出介电层2的金属触点(未图示)一侧设置塑封层1，塑封层1内塑封有芯片4(包括裸晶片，已经封装的晶片等)或无源被动元件(未图示)，两层介电层2之间的塑封层1内还设有将两层介电层2对应金属触点进行连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔，最下方的介电层2底部金属触点上涂覆锡球6。
采用了至少两层重新布线层/介电层的设计，并且在两层重新布线层直线设置塑封层，使得封装方式变为立体封装，并且通过金属导电柱以及金属连接结构的配合，能够将上下层重新布线层进行电学连接。
金属连接结构3一端与介电层2的平面平行，一端延伸出介电层2，延伸出介电层2的金属触点一侧设置塑封层1。金属连接结构3的材质可以是或包括铜，钛，锡等。
采用金属连接结构在介电层两侧不一样的结构设计，方便介电层两侧的区分，防止工艺过程产生误操作。
金属导电柱5连接相邻两层介电层2的对应金属触点。
塑封层1中芯片4或无源被动元件带有金属凸点的一侧朝向介电层2，对应于介电层2 上延伸出介电层2的金属触点完成连接。
芯片4或无源被动元件包含至少一个伪管芯。
伪管芯由具有适当热膨胀系数和体积大小的材质所组成，作用仅仅为用于调节和改善所封装的各个元器件和塑封材料之间由于热膨胀系数失配而引起的封装体的翘曲度。
介电层2可以是无机介电材料(硅氧化物，硅氮化物等)或有机介电材料(聚酰亚胺，树脂等)。
实施例2
一种集成型封装结构，包括三层重新布线层，重新布线层为介电层2，从上至下依次设置塑封层1、介电层2、塑封1层、介电层2、塑封层1和介电层2，在介电层2的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构3，金属连接结构3一端与介电层2的平面平行，一端延伸出介电层2，延伸出介电层2的金属触点(未图示)一侧设置塑封层1，塑封层1内塑封有芯片4(包括裸晶片，已经封装的晶片等)或无源被动元件(未图示)，相邻两层介电层2之间的塑封层1内还设有将两层介电层对应金属触点进行连接的微硅晶块，微硅晶块5包括硅晶圆501，在硅晶圆501上的多个凹槽内壁涂覆二氧化硅介电层502并用金属导电柱503填充通孔，最下方的介电层2底部金属触点上涂覆锡球6。
采用了至少两层重新布线层/介电层的设计，并且在两层重新布线层直线设置塑封层，使得封装方式变为立体封装，并且通过金属导电柱以及金属连接结构的配合，能够将上下层重新布线层进行电学连接。
金属连接结构3一端与介电层2的平面平行，一端延伸出介电层2，延伸出介电层2的金属触点一侧设置塑封层1。金属连接结构的材质可以是或包括铜，钛，锡等。
采用金属连接结构在介电层两侧不一样的结构设计，方便介电层两侧的区分，防止工艺过程产生误操作。
金属导电柱5连接相邻两层介电层2的对应金属触点。
塑封层1中芯片4或无源被动元件带有金属凸点的一侧朝向介电层2，对应于介电层2 上延伸出介电层2的金属触点完成连接。
芯片4或无源被动元件包含至少一个伪管芯。
伪管芯由具有适当热膨胀系数和体积大小的材质所组成，作用仅仅为用于调节和改善所封装的各个元器件和塑封材料之间由于热膨胀系数失配而引起的封装体的翘曲度。
介电层2可以是无机介电材料(硅氧化物，硅氮化物等)或有机介电材料(聚酰亚胺，树脂等)。
实施例3
一种如权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构的封装工艺，包括以下步骤：
1)在临时载片7表面粘附临时键合胶层8；
所述的临时载片为透光的载片(如石英，玻璃等)或不透光载片(如金属，硅片，陶瓷等)，临时键合胶层为热剥离胶，UV胶或激光解键合胶。
2)在步骤1)得到的临时键合胶层8表面用薄膜工艺制作第一层的重新布线层，该重新布线层为介电层2，在介电层2的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构3；
用于对后续步骤中所要封装的芯片和被动元件形成互联并将所形成的管脚引出。
重新布线层的制作具体包括以下步骤：
a)先在临时键合胶8上沉积一薄层金属种子层201；
b)紧接着涂覆一层光刻胶202；
c)用光刻的方法在上形成多个第一凹槽203，在第一凹槽203的底部使金属种子层201 表面露出；
d)然后继续用电镀的方法在第一凹槽203内形成金属连接结构3；
e)用刻蚀的方法去除光刻胶202以及位于光刻胶底部的金属种子层201；
f)继续在其上覆盖一层介电层2；
g)用光刻的方法在介电层2上形成开口结构，使得前一步形成的金属连接结构3的焊盘表面露出；
h)在介电层2的两侧制作金属连接结构3的金属触点。
3)在第一层的重新布线层上制作一系列微硅晶块5，微硅晶块5与重新布线层形成电学互联，微硅晶块5的上表面与第一层的塑封层1的上表面处于同一平面；
微硅晶块的制作步骤包括：
A)在硅晶圆501上，用半导体晶圆镀薄技术先刻蚀出多个第二凹槽504；
B)然后在第二凹槽504内镀上二氧化硅介电层502；
C)接着用电镀的方法制作金属导电柱503以填充第二凹槽504；
D)背面减薄硅晶圆使金属导电柱503的另一个表面也裸露出来；
E)对硅晶圆501进行切割。
金属导电柱可以用光刻加电镀的方法生成，也可以采用植入方式。
4)紧接着在第一层的重新布线层上贴附所需要封装的芯片4和/或无源被动元件；
5)将贴附在载片第一层的重新布线层上的金属导电柱5和芯片4及无源被动元件进行整体塑封，形成第一层的塑封层1，并减薄第一层的塑封层1的厚度使金属导电柱5露出，金金属导电柱5的上表面与第一层的塑封层1的上表面处于同一平面；
6)在第一层的塑封层1上面继续制作第二层的重新布线层，结构和方法与制作第一层的重新布线层相同，金属导电柱5与第二层的重新布线层上对应的金属触点形成电学互联；
7)然后在第二层的重新布线层上贴附更多的无源被动元件；
8)将贴附在第二层的重新布线层上的元件进行塑封，形成第二层的塑封层1；
9)两层塑封层1和两层介电层2共同构成封装体，采用激光或热剥离的办法将临时载片 7与其上的封装体分离，从而使封装体的第一层的重新布线层裸露出来；
10)在封装体的第一层的重新线层上采用植球工艺完成焊接；
11)进行切割得到单独的封装体。

Claims (13)

1.一种用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：包括至少两层重新布线层，重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构露出介电层作为金属触点，重新布线层的一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，相邻的重新布线层之间还设有用于与两层重新布线层形成电学连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔。
2.根据权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：金属连接结构一端与介电层的平面平行，一端延伸出介电层，延伸出介电层的金属触点一侧设置塑封层。
3.根据权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：微硅晶块的金属导电柱连接相邻两层介电层的对应金属触点。
4.根据权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：完成组装后的多层重新布线层，一侧为塑封层，一侧为介电层，介电层的金属触点位置涂覆锡球。
5.根据权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：包括两层重新布线层，从上至下依次设置塑封层、介电层、塑封层和介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构一端与介电层的平面平行，一端延伸出介电层，延伸出介电层的金属触点一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，两层介电层之间的塑封层内还设有将两层介电层对应金属触点进行连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔，最下方的介电层底部金属触点上涂覆锡球。
6.根据权利要求1或5所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：塑封层中芯片或无源被动元件带有金属凸点的一侧朝向介电层，对应于介电层上延伸出介电层的金属触点完成连接。
7.根据权利要求1或5所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：芯片或无源被动元件包含至少一个伪管芯。
8.根据权利要求1至5任意一项所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：所述介电层为无机介电层或有机介电层。
9.一种如权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构的封装工艺，其特征在于：包括以下步骤：
1)在临时载片表面粘附临时键合胶层；
2)在步骤1)得到的临时键合胶层表面用薄膜工艺制作第一层的重新布线层，该重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构；
3)在第一层的重新布线层上制作微硅晶块，微硅晶块与重新布线层形成电学互联；
4)紧接着在第一层的重新布线层上贴附所需要封装的芯片和/或无源被动元件；
5)将贴附在载片第一层的重新布线层上的金属导电柱和芯片及无源被动元件进行整体塑封，形成第一层的塑封层，并减薄第一层的塑封层的厚度使金属导电柱露出；
6)在第一层的塑封层上面继续制作第二层的重新布线层，结构和方法与制作第一层的重新布线层相同，金属导电柱与第二层的重新布线层上对应的金属触点形成电学互联；
7)然后在第二层的重新布线层上贴附更多的无源被动元件；
8)将贴附在第二层的重新布线层上的元件进行塑封，形成第二层的塑封层；
9)采用激光或热剥离的办法将临时载片与其上的封装体分离，从而使封装体的第一层的重新布线层裸露出来；
10)在封装体的第一层的重新线层上采用植球工艺完成焊接；
11)进行切割得到单独的封装体。
10.根据权利要求9所述的用于多芯片晶圆级扇出型三维立体封装结构的封装工艺，其特征在于：所述步骤2)中重新布线层的制作包括以下步骤：
a)先在临时键合胶上沉积一薄层金属种子层；
b)紧接着涂覆一层光刻胶；
c)用光刻的方法在上形成多个第一凹槽，在第一凹槽的底部使金属种子层表面露出；
d)然后继续用电镀的方法在第一凹槽内形成金属连接结构；
e)用刻蚀的方法去除光刻胶以及位于光刻胶底部的金属种子层；
f)继续在其上覆盖一层介电层；
g)用光刻的方法在介电层上形成开口结构，使得前一步形成的金属连接结构的焊盘表面露出；
h)在介电层的两侧制作金属连接结构的金属触点。
11.根据权利要求9所述的用于多芯片晶圆级扇出型三维立体封装结构的封装工艺，其特征在于：所述步骤3)中微硅晶块的制作步骤包括：
A)在硅晶圆上，用半导体晶圆镀薄技术先刻蚀出多个第二凹槽；
B)然后在第二凹槽内镀上二氧化硅介电层；
C)接着用电镀的方法制作金属导电柱以填充第二凹槽；
D)背面减薄硅晶圆使金属导电柱的另一个表面也裸露出来；
E)对硅晶圆进行切割。
12.根据权利要求9所述的用于多芯片晶圆级扇出型三维立体封装结构的封装工艺，其特征在于：所述步骤3)中，金金属导电柱的上表面与第一层的塑封层的上表面处于同一平面。
13.根据权利要求9所述的用于多芯片晶圆级扇出型三维立体封装结构的封装工艺，其特征在于：所述步骤9)中，两层塑封层和两层介电层共同构成封装体。
CN201810105352.1A 2018-01-31 2018-01-31 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺 Pending CN108389823A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810105352.1A CN108389823A (zh) 2018-01-31 2018-01-31 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810105352.1A CN108389823A (zh) 2018-01-31 2018-01-31 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺

Publications (1)

Publication Number Publication Date
CN108389823A true CN108389823A (zh) 2018-08-10

Family

ID=63075009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810105352.1A Pending CN108389823A (zh) 2018-01-31 2018-01-31 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺

Country Status (1)

Country Link
CN (1) CN108389823A (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599390A (zh) * 2018-12-29 2019-04-09 华进半导体封装先导技术研发中心有限公司 一种扇出型封装结构和封装方法
CN109686697A (zh) * 2018-12-24 2019-04-26 中国电子科技集团公司第五十八研究所 一种多芯片扇出型结构的封装方法及其结构
CN109761186A (zh) * 2018-12-29 2019-05-17 华进半导体封装先导技术研发中心有限公司 一种薄型三维集成封装方法及结构
CN109795976A (zh) * 2018-12-29 2019-05-24 华进半导体封装先导技术研发中心有限公司 超薄型三维集成封装方法及结构
CN109887890A (zh) * 2019-01-30 2019-06-14 杭州晶通科技有限公司 一种扇出型倒置封装结构及其制备方法
CN110323197A (zh) * 2019-07-09 2019-10-11 王新 用于超高密度芯片FOSiP封装的结构及其制备方法
CN110416190A (zh) * 2019-07-08 2019-11-05 南通沃特光电科技有限公司 一种半导体叠层封装结构
CN110459483A (zh) * 2019-07-10 2019-11-15 南通沃特光电科技有限公司 一种电容组件的制造方法和半导体叠层封装方法
CN111668120A (zh) * 2020-06-01 2020-09-15 杭州晶通科技有限公司 一种高密度芯片的扇出型封装结构及其制备方法
CN112420530A (zh) * 2020-11-27 2021-02-26 上海易卜半导体有限公司 封装件及其形成方法
US10943883B1 (en) 2019-09-19 2021-03-09 International Business Machines Corporation Planar wafer level fan-out of multi-chip modules having different size chips
CN112768416A (zh) * 2021-02-01 2021-05-07 杭州晶通科技有限公司 一种高频多芯片模组的扇出型封装及其制备方法
CN115148612A (zh) * 2022-09-05 2022-10-04 盛合晶微半导体(江阴)有限公司 一种扇出型系统级封装结构及制作方法
CN115206948A (zh) * 2022-05-30 2022-10-18 盛合晶微半导体(江阴)有限公司 一种超高密度连接系统三维扇出型封装结构及其制备方法
CN115332214A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法
WO2024001432A1 (zh) * 2022-06-27 2024-01-04 矽磐微电子(重庆)有限公司 面板级扇出型双面互联的封装方法和包封结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009015923A1 (en) * 2007-08-02 2009-02-05 International Business Machines Corporation Small area, robust silicon via structure and process
CN103337463A (zh) * 2013-07-22 2013-10-02 华进半导体封装先导技术研发中心有限公司 一种铜柱微凸点结构的制作方法及其结构
CN103887279A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型晶圆级封装结构及制造工艺
CN105118823A (zh) * 2015-09-24 2015-12-02 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构及封装方法
CN205039151U (zh) * 2015-09-24 2016-02-17 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构
CN106098637A (zh) * 2015-04-30 2016-11-09 台湾积体电路制造股份有限公司 具有伪管芯的扇出堆叠系统级封装（sip）及其制造方法
US20170133351A1 (en) * 2015-11-10 2017-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Stack Package-on-Package Structures
CN107104090A (zh) * 2017-05-15 2017-08-29 中芯长电半导体（江阴）有限公司 重新布线层、具有所述重新布线层的封装结构及制备方法
US20170263518A1 (en) * 2016-03-11 2017-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Fan-Out Package Including Voltage Regulators and Methods Forming Same
US20170317053A1 (en) * 2016-04-29 2017-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Three-Layer Package-on-Package Structure and Method Forming Same
CN207938602U (zh) * 2018-01-31 2018-10-02 浙江卓晶科技有限公司 一种集成型封装结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009015923A1 (en) * 2007-08-02 2009-02-05 International Business Machines Corporation Small area, robust silicon via structure and process
CN103337463A (zh) * 2013-07-22 2013-10-02 华进半导体封装先导技术研发中心有限公司 一种铜柱微凸点结构的制作方法及其结构
CN103887279A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型晶圆级封装结构及制造工艺
CN106098637A (zh) * 2015-04-30 2016-11-09 台湾积体电路制造股份有限公司 具有伪管芯的扇出堆叠系统级封装（sip）及其制造方法
CN105118823A (zh) * 2015-09-24 2015-12-02 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构及封装方法
CN205039151U (zh) * 2015-09-24 2016-02-17 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构
US20170133351A1 (en) * 2015-11-10 2017-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Stack Package-on-Package Structures
US20170263518A1 (en) * 2016-03-11 2017-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Fan-Out Package Including Voltage Regulators and Methods Forming Same
US20170317053A1 (en) * 2016-04-29 2017-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Three-Layer Package-on-Package Structure and Method Forming Same
CN107104090A (zh) * 2017-05-15 2017-08-29 中芯长电半导体（江阴）有限公司 重新布线层、具有所述重新布线层的封装结构及制备方法
CN207938602U (zh) * 2018-01-31 2018-10-02 浙江卓晶科技有限公司 一种集成型封装结构

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686697A (zh) * 2018-12-24 2019-04-26 中国电子科技集团公司第五十八研究所 一种多芯片扇出型结构的封装方法及其结构
CN109761186A (zh) * 2018-12-29 2019-05-17 华进半导体封装先导技术研发中心有限公司 一种薄型三维集成封装方法及结构
CN109795976A (zh) * 2018-12-29 2019-05-24 华进半导体封装先导技术研发中心有限公司 超薄型三维集成封装方法及结构
CN109599390A (zh) * 2018-12-29 2019-04-09 华进半导体封装先导技术研发中心有限公司 一种扇出型封装结构和封装方法
CN109887890A (zh) * 2019-01-30 2019-06-14 杭州晶通科技有限公司 一种扇出型倒置封装结构及其制备方法
CN109887890B (zh) * 2019-01-30 2024-02-06 杭州晶通科技有限公司 一种扇出型倒置封装结构及其制备方法
CN110416190A (zh) * 2019-07-08 2019-11-05 南通沃特光电科技有限公司 一种半导体叠层封装结构
CN110323197A (zh) * 2019-07-09 2019-10-11 王新 用于超高密度芯片FOSiP封装的结构及其制备方法
CN110459483A (zh) * 2019-07-10 2019-11-15 南通沃特光电科技有限公司 一种电容组件的制造方法和半导体叠层封装方法
US10943883B1 (en) 2019-09-19 2021-03-09 International Business Machines Corporation Planar wafer level fan-out of multi-chip modules having different size chips
CN111668120A (zh) * 2020-06-01 2020-09-15 杭州晶通科技有限公司 一种高密度芯片的扇出型封装结构及其制备方法
CN112420530A (zh) * 2020-11-27 2021-02-26 上海易卜半导体有限公司 封装件及其形成方法
CN112768416A (zh) * 2021-02-01 2021-05-07 杭州晶通科技有限公司 一种高频多芯片模组的扇出型封装及其制备方法
CN115206948A (zh) * 2022-05-30 2022-10-18 盛合晶微半导体(江阴)有限公司 一种超高密度连接系统三维扇出型封装结构及其制备方法
WO2024001432A1 (zh) * 2022-06-27 2024-01-04 矽磐微电子(重庆)有限公司 面板级扇出型双面互联的封装方法和包封结构
CN115148612A (zh) * 2022-09-05 2022-10-04 盛合晶微半导体(江阴)有限公司 一种扇出型系统级封装结构及制作方法
CN115332214A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法

Similar Documents

Publication Publication Date Title
CN108389823A (zh) 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
CN108389822A (zh) 一种三维扇出型集成封装结构及其封装工艺
US9318465B2 (en) Methods for forming a semiconductor device package
CN103681613B (zh) 具有离散块的半导体器件
CN105374693B (zh) 半导体封装件及其形成方法
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
CN103579204A (zh) 包括电容器的封装结构及其形成方法
CN104051337A (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
TW201528460A (zh) 半導體封裝結構以及其製造方法
CN104008998B (zh) 多芯片层叠封装方法
CN104051365A (zh) 芯片布置以及用于制造芯片布置的方法
CN104051354A (zh) 半导体封装件及其制法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN107622957B (zh) 双面SiP的三维封装结构的制造方法
CN103794569A (zh) 封装结构及其制法
CN104183597A (zh) 具有管芯和穿衬底过孔的半导体器件
CN103579022A (zh) 半导体封装件的结构及制法
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
TW200411891A (en) High density multi-chip module structure and manufacturing method thereof
CN104766806A (zh) 晶圆三维集成的方法
CN107507816A (zh) 扇出型晶圆级多层布线封装结构
CN208655635U (zh) 堆叠嵌入式封装结构
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200925

Address after: 313113 Zhejiang city of Huzhou province Changxing County Si'an Town Industrial Zone

Applicant after: Wang Xin

Address before: 313113 Zhejiang city of Huzhou province Changxing County Si'an Town Industrial Zone

Applicant before: ZHEJIANG ZHUOJING TECHNOLOGY Co.,Ltd.