CN110444527A - 一种芯片封装结构、装置及方法 - Google Patents

一种芯片封装结构、装置及方法 Download PDF

Info

Publication number
CN110444527A
CN110444527A CN201910670287.1A CN201910670287A CN110444527A CN 110444527 A CN110444527 A CN 110444527A CN 201910670287 A CN201910670287 A CN 201910670287A CN 110444527 A CN110444527 A CN 110444527A
Authority
CN
China
Prior art keywords
chip
pin
packaging
package substrate
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910670287.1A
Other languages
English (en)
Inventor
梁福田
邓辉
龚明
吴玉林
彭承志
朱晓波
潘建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201910670287.1A priority Critical patent/CN110444527A/zh
Publication of CN110444527A publication Critical patent/CN110444527A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Abstract

本发明提供了一种芯片封装结构，包括：芯片(100)，包括多个管脚(101)；封装基板(200)，其中，芯片(100)倒装焊接于封装基板(200)的第一表面(202)；其中，部分管脚(101)设于封装基板(200)的第一表面(202)和/或与第一表面(202)垂直的侧表面，另一部分管脚(101)设于封装基板(200)中与第一表面(202)相对的第二表面(203)。另本发明还提供了一种芯片封装装置及方法，用于解决管脚数量与占用面积的矛盾，本发明提供的结构和装置具有集成度高，占用面积小，可布置多数量管脚的优点。

Description

一种芯片封装结构、装置及方法
技术领域
本发明涉及集成电路封装技术领域，尤其涉及一种芯片封装结构、装置及方法。
背景技术
随着集成电路技术的发展，对集成电路的封装要求更加严格，封装技术关系到产品的功能，其中，球状引脚栅格阵列(BGA，Ball GridArray)封装技术因为其高密度、高性能、多引脚封装的方式广泛的应用在高脚数芯片中，BGA封装技术为高密度表面装配封装技术，在封装底部，引脚都呈球状并排列呈一个类似于格子的图案，目前主板控制芯片组多采用该封装技术，采用BGA技术封装的内存，可在内存体积不变的情况下，内存容量提高两到三倍，与薄型小尺寸封装(TSOP，Thin Small Outline Package)技术相比，具有更小的体积、更好的散热性能和电性能。但BGA封装技术具有管脚数量极限，在指定面积内，能布置的管脚数量是有上限的，当需要更多管脚的时候，只能通过更大的面积来实现，但因为电路整体集成度要求，电路板面积是有限的，很难再增大芯片封装面积，从而产生了管脚数量与占用面积的矛盾。
发明内容
(一)要解决的技术问题
基于上述技术问题，本发明提供了一种芯片封装结构、装置及方法，用于解决管脚数量与占用面积的矛盾，本发明提供的结构和装置具有集成度高，占用面积小，可布置多数量管脚的优点。
(二)技术方案
第一方面，本发明提供了一种芯片封装结构，包括：芯片100，包括多个管脚101；封装基板200，其中，芯片100设于封装基板200的第一表面202；其中，部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面，另一部分管脚101设于封装基板200中与第一表面202相对的第二表面203。
可选地，封装基板200的第一表面202中间部位设有至少一个凹槽201，所述芯片100设于凹槽内201。
可选地，凹槽201的深度大于或等于芯片100的厚度。
可选地，部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面具体为：部分管脚101设于封装基板200中非凹槽部分的第一表面202和/或与第一表面202垂直的侧表面。
第二方面，本发明提供了一种芯片封装装置，包括多个芯片封装结构，多个芯片封装结构中每相邻两芯片封装结构相互连接。
可选地，相邻两芯片封装结构相互连接具体包括：每相邻两芯片封装结构层叠连接或垂直连接。
可选地，若每相邻两芯片封装结构层叠连接，则位于上部的芯片封装结构中位于第二表面203的管脚101与位于下部的芯片封装结构中位于第一表面202的管脚101连接，以实现每相邻两芯片封装结构的相互连接；若每相邻两芯片封装结构垂直连接，则芯片封装结构中位于侧表面的管脚101与另一芯片封装结构中位于第一表面202或第二表面203的管脚101连接。
可选地，芯片封装装置还包括外部连接结构300，其设于封装基板200的表面，用于连接其他芯片封装结构或电器元件。
第三方面，本发明提供了一种芯片封装方法，包括：S1，将芯片100设于于封装基板200的第一表面202；S2，将部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面，将另一部分管脚101设于封装基板200的第二表面203，得到芯片封装结构。
可选地，该芯片封装方法还包括：S3，将多个步骤S2得到的芯片封装结构的管脚101进行连接，以实现多个芯片封装结构的层叠或垂直连接。
(三)有益效果
本发明提供了一种芯片封装结构、装置及方法，通过对现有芯片封装结构进行优化设计，将部分管脚设于芯片封装结构的上表面或侧表面，在解决多数量管脚布置的问题的同时可以实现多个芯片封装结构的互连，通过在芯片封装结构的表面设置连接结构可实现芯片封装结构与电路板或连接器的互连，集成度高，占用面积小。
附图说明
图1示意性示出了本公开实施例的常用的通过绑线400进行芯片封装的芯片封装结构；
图2示意性示出了本公开实施例的常用的通过倒装焊进行芯片封装的芯片封装结构；
图3示意性示出了本公开实施例的封装基板200为平板的优化芯片封装结构；
图4A示意性示出了本公开实施例的封装基板200为具有凹槽201的优化芯片封装结构的剖视图；
图4B示意性示出了本公开实施例的封装基板200为具有凹槽201的优化芯片封装结构的立体示意图；
图5示意性示出了本公开实施例的多个芯片封装结构层叠连接形成的芯片封装装置的结构示意图；
图6A示意性示出了本公开实施例的多个芯片封装结构垂直连接形成的芯片封装装置的剖视图；
图6B示意性示出了本公开实施例的多个芯片封装结构垂直连接形成的芯片封装装置的立体示意图；
图7示意性示出了本公开实施例的具有外部连接结构300的芯片封装装置结构示意图；
图8示意性示出了本公开实施例的芯片封装方法步骤图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
球状引脚栅格阵列BGA类的封装算是目前管脚密度较高的一种芯片封装形式，但受管脚间距的限制，其管脚数量是受限制的，当前芯片的封装主要是通过绑线400(如图1所示)或倒装焊(如图2所示)的形式连接到封装基板上的，但此种方式受焊接面积的限制，使得其承载的管脚数量有限，有待进一步优化。
第一方面，本发明提供了一种芯片封装结构，包括：芯片100，包括多个管脚101；封装基板200，其中，芯片100设于封装基板200的第一表面202；其中，部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面，另一部分管脚101设于封装基板200中与第一表面202相对的第二表面203。
具体的，封装基板200可以为平板形式，如图3所示，此时芯片100焊接于封装基板200的第一表面202，也即上表面，芯片100的管脚101中，部分焊接于封装基板200的第二表面203，部分焊接与封装基板200的第一表面202和/或侧表面。
封装基板200还可以是具有一个或多个凹槽201的立方体(如图4A和图4B所示)，芯片100焊接于凹槽201的底部，优选的，凹槽201的深度大于或等于芯片100的厚度，以保护芯片100，同时可以方便管脚101的连接。此时，部分管脚101设于封装基板200中非凹槽部分的第一表面202和/或侧表面。该种立方体可以通过在平板形式的基板的第一表面202覆盖新基板的形式形成，也可以通过在较厚基板的表面挖取凹槽形成，其具体的形成方式不限。
第二方面，本发明提供了一种芯片封装装置，包括多个上述所述的芯片封装结构，该多个芯片封装结构中每相邻两芯片封装结构相互连接，以实现多个芯片的互连，实现一个芯片封装装置上容纳多个芯片颗粒，进行立体封装。
具体的，每相邻两芯片封装结构相互连接具体包括每相邻两芯片封装结构层叠连接(如图5所示)或垂直连接(如图6A和图6B所示)。
若每相邻两芯片封装结构层叠连接，则位于上部的芯片封装结构中位于第二表面203的管脚101与位于下部的芯片封装结构中位于第一表面202的管脚101连接，以实现每相邻两芯片封装结构的相互连接；若每相邻两芯片封装结构垂直连接，则芯片封装结构中位于侧表面的管脚101与另一芯片封装结构中位于第一表面202或第二表面203的管脚101连接。
该芯片封装装置，还包括外部连接结构300(如图7所示)，其设置于封装基板200的外表面，该外部连接结构300可以为焊盘，利用该焊盘可以在侧边方向连接其他芯片封装结构；该外部连接结构300还可以用于直插或表贴外部连接器元件。通过如上方式，可以摆脱原有底层电路板，利用上述连接方案形成一个集成度高的立方体电路互联形式。
第三方面，本发明提供了一种芯片封装方法，参见图8，包括：S1，将芯片100设于封装基板200的第一表面202；S2，将部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面，将另一部分管脚101设于封装基板200的第二表面203，得到芯片封装结构。
通过以上步骤S1～S2即可实现上述芯片封装结构，在上述步骤的基础上执行如下步骤S3，即可实现上述芯片封装装置：
S3，将多个步骤S2得到的芯片封装结构的管脚101进行连接，以实现多个芯片封装结构的层叠或垂直连接。
若还需要在芯片封装装置上连接其他外部连接器等原件，还包括：
S4，在芯片封装装置的表面设置外部连接结构300。
综上所述，通过优化芯片封装结构的封装基板200，可以实现多个芯片封装结构互连，解决了单位面积信号连接端口受限的状况；通过在芯片封装装置的表面焊接连接结构300，引申出一系列连接形式与方案，最终摆脱底层电路板的互联，仅通过封装基板即可实现完整系统的互联形式，形成全新的立体封装结构，集成度高，占用面积小，可布置多数量管脚。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
芯片(100)，包括多个管脚(101)；
封装基板(200)，其中，所述芯片(100)设于所述封装基板(200)的第一表面(202)；
其中，部分所述管脚(101)设于所述封装基板(200)的第一表面(202)和/或与所述第一表面(202)垂直的侧表面，另一部分所述管脚(101)设于所述封装基板(200)中与所述第一表面(202)相对的第二表面(203)。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述封装基板(200)的第一表面(202)中间部位设有至少一个凹槽(201)，所述芯片(100)设于所述凹槽内(201)。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述凹槽(201)的深度大于或等于所述芯片(100)的厚度。
4.根据权利要求2所述的芯片封装结构，其特征在于，所述部分所述管脚(101)设于所述封装基板(200)的第一表面(202)和/或与所述第一表面(202)垂直的侧表面具体为：
部分所述管脚(101)设于所述封装基板(200)中非凹槽部分的第一表面(202)和/或与所述第一表面(202)垂直的侧表面。
5.一种芯片封装装置，包括多个所述芯片封装结构，其特征在于，所述多个芯片封装结构中每相邻两芯片封装结构相互连接。
6.根据权利要求5所述的芯片封装装置，其特征在于，所述每相邻两芯片封装结构相互连接具体包括：
每相邻两芯片封装结构层叠连接或垂直连接。
7.根据权利要求6所述的芯片封装装置，其特征在于，若每相邻两芯片封装结构层叠连接，则位于上部的芯片封装结构中位于第二表面(203)的管脚(101)与位于下部的芯片封装结构中位于第一表面(202)的管脚(101)连接，以实现每相邻两芯片封装结构的相互连接；若每相邻两芯片封装结构垂直连接，则芯片封装结构中位于侧表面的管脚(101)与另一芯片封装结构中位于第一表面(202)或第二表面(203)的管脚(101)连接。
8.根据权利要求5所述的芯片封装装置，其特征在于，还包括外部连接结构(300)，其设于所述封装基板(200)的表面，用于连接其他芯片封装结构或电器元件。
9.一种芯片封装方法，其特征在于，包括：
S1，将所述芯片(100)设于所述封装基板(200)的第一表面(202)；
S2，将部分所述管脚(101)设于所述封装基板(200)的第一表面(202)和/或与所述第一表面(202)垂直的侧表面，将另一部分所述管脚(101)设于所述封装基板(200)的第二表面(203)，得到所述芯片封装结构。
10.根据权利要求9所述的方法，其特征在于，还包括：
S3，将多个所述步骤S2得到的芯片封装结构的管脚(101)进行连接，以实现所述多个芯片封装结构的层叠或垂直连接。
CN201910670287.1A 2019-07-23 2019-07-23 一种芯片封装结构、装置及方法 Pending CN110444527A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910670287.1A CN110444527A (zh) 2019-07-23 2019-07-23 一种芯片封装结构、装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910670287.1A CN110444527A (zh) 2019-07-23 2019-07-23 一种芯片封装结构、装置及方法

Publications (1)

Publication Number Publication Date
CN110444527A true CN110444527A (zh) 2019-11-12

Family

ID=68431249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910670287.1A Pending CN110444527A (zh) 2019-07-23 2019-07-23 一种芯片封装结构、装置及方法

Country Status (1)

Country Link
CN (1) CN110444527A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382627A (zh) * 2020-11-11 2021-02-19 歌尔微电子有限公司 系统级封装结构及其制作工艺和电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127418A1 (en) * 2000-12-26 2002-09-12 Ngk Spark Plug Co., Ltd. Embedding resin and wiring substrate using the same
KR20030059459A (ko) * 2001-12-29 2003-07-10 주식회사 하이닉스반도체 칩 적층 패키지
CN102163590A (zh) * 2011-03-09 2011-08-24 中国科学院上海微系统与信息技术研究所 基于埋置式基板的三维多芯片封装模块及方法
CN106128964A (zh) * 2016-07-17 2016-11-16 王培培 一种叠层集成电路封装结构的封装方法
CN109003959A (zh) * 2018-06-29 2018-12-14 华进半导体封装先导技术研发中心有限公司 一种焊线预成型的高导热封装结构及其制造方法
CN208256662U (zh) * 2018-03-27 2018-12-18 苏州晶方半导体科技股份有限公司 一种芯片的封装结构
CN208655635U (zh) * 2018-09-20 2019-03-26 蔡亲佳 堆叠嵌入式封装结构
CN210516710U (zh) * 2019-07-23 2020-05-12 中国科学技术大学 一种芯片封装结构及装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127418A1 (en) * 2000-12-26 2002-09-12 Ngk Spark Plug Co., Ltd. Embedding resin and wiring substrate using the same
KR20030059459A (ko) * 2001-12-29 2003-07-10 주식회사 하이닉스반도체 칩 적층 패키지
CN102163590A (zh) * 2011-03-09 2011-08-24 中国科学院上海微系统与信息技术研究所 基于埋置式基板的三维多芯片封装模块及方法
CN106128964A (zh) * 2016-07-17 2016-11-16 王培培 一种叠层集成电路封装结构的封装方法
CN208256662U (zh) * 2018-03-27 2018-12-18 苏州晶方半导体科技股份有限公司 一种芯片的封装结构
CN109003959A (zh) * 2018-06-29 2018-12-14 华进半导体封装先导技术研发中心有限公司 一种焊线预成型的高导热封装结构及其制造方法
CN208655635U (zh) * 2018-09-20 2019-03-26 蔡亲佳 堆叠嵌入式封装结构
CN210516710U (zh) * 2019-07-23 2020-05-12 中国科学技术大学 一种芯片封装结构及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382627A (zh) * 2020-11-11 2021-02-19 歌尔微电子有限公司 系统级封装结构及其制作工艺和电子设备

Similar Documents

Publication Publication Date Title
CN102044512B (zh) 集成电路及三维堆叠的多重芯片模块
KR100652397B1 (ko) 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
TWI495082B (zh) 多層半導體封裝
CN102593072B (zh) 倒装封装中用于提高可靠性的盖式设计
CN110197793A (zh) 一种芯片及封装方法
CN109300863A (zh) 半导体封装结构以及半导体封装方法
CN103824843A (zh) 通过桥接块的多芯片模块连接
CN103560119B (zh) 用于多屏蔽芯片的三维柔性基板封装结构及制作方法
US9299685B2 (en) Multi-chip package having a logic chip disposed in a package substrate opening and connecting to an interposer
KR20120001340A (ko) 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
CN102163590A (zh) 基于埋置式基板的三维多芯片封装模块及方法
CN103700639B (zh) 封装组件及其制造方法
CN108447860A (zh) 半导体封装结构
CN101477979B (zh) 多芯片封装体
CN210516710U (zh) 一种芯片封装结构及装置
CN102057481B (zh) 具有电源和接地通孔的封装
TWI553790B (zh) 具有位置反向的微電子單元及封裝
CN206179848U (zh) 一种PoP堆叠封装结构
US7868439B2 (en) Chip package and substrate thereof
CN110444527A (zh) 一种芯片封装结构、装置及方法
WO2024082644A1 (zh) 半导体互连结构的制备方法
CN105374805A (zh) 一种多芯片封装结构
CN102915992A (zh) 半导体装置与相关方法
CN207624678U (zh) 一种三维pop封装结构
CN205621701U (zh) 一种面阵列无引脚csp封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination