CN207624678U - 一种三维pop封装结构 - Google Patents
一种三维pop封装结构 Download PDFInfo
- Publication number
- CN207624678U CN207624678U CN201721879835.4U CN201721879835U CN207624678U CN 207624678 U CN207624678 U CN 207624678U CN 201721879835 U CN201721879835 U CN 201721879835U CN 207624678 U CN207624678 U CN 207624678U
- Authority
- CN
- China
- Prior art keywords
- packaging body
- bga
- iii
- metal coupling
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
本实用新型公开了一种三维POP封装结构，属于半导体封装技术领域。其包含上下堆叠的至少两层封装体以及载有再布线金属层的高密度柔性转接板，其中下层封装体背面减薄露出BGA焊球及金属凸块起到互联导通的作用，高密度柔性转接板采用Liftoff工艺制备，能够满足高密度封装的需求。上层封装体和下层封装体之间通过封装体ⅢBGA支撑焊球实现连接，该结构将传统POP结构中的再布线金属层分离单独制备，一方面可解决传统工艺中的翘曲问题，另外高密度柔性转接板也能够满足高I/O比封装的需求。
Description
技术领域
本实用新型涉及一种三维POP封装结构，属于半导体封装技术领域。
背景技术
随着电子技术的发展，半导体封装趋于向高密度、多功能、低功耗、小型化的方向发展，在此情形下，三维集成技术的系统级封装（SIP）近几年发展迅猛。其中，作为当今封装高密度集成的重要方式之一，堆叠结构（POP）优势主要体现在集成度高、封装尺寸小、信号传输速率快等方面。
随着封装尺寸越来越小，封装件中的线路分布越来越复杂，POP封装结构中的封装体中的线路及焊球等间距越来越小，由于不同材料间的热匹配性的差异，在工艺过程中会发生不同程度的翘曲，影响封装工艺的稳定性，且不利于自动化生产。且随着封装体越来越薄，翘曲会越来越明显，翘曲问题可能导致POP封装结构的失效或性能降低以及可靠性等一系列问题。
发明内容
本实用新型的目的在于克服传统POP封装结构的不足，提供一种三维POP封装结构，以解决翘曲问题，并降低封装成本。
本实用新型通过下述方式实现。
本实用新型一种三维POP封装结构，其包括依次堆叠的至少两层封装体和一高密度柔性电路转接板，
所述高密度柔性电路转接板的上方设置若干个封装体Ⅱ、若干个封装体Ⅲ，
所述封装体Ⅱ包含封装体Ⅱ芯片单体、BGA焊球、封装体Ⅱ金属凸块、包封材料及封装体ⅡBGA焊球、填充材料，封装体Ⅱ芯片单体正面设有相应电路布局及若干个BGA焊球，封装体Ⅱ金属凸块设置在封装体Ⅱ芯片单体的四周，其高度为封装体Ⅱ芯片单体与BGA焊球的高度之和，其个数及分布根据实际需要确定；
所述包封材料将封装体Ⅱ芯片单体、封装体Ⅱ金属凸块包封在内，所述包封材料的下表面与BGA焊球及封装体Ⅱ金属凸块的下表面位于同一平面、其上表面与封装体Ⅱ芯片单体的背面、封装体Ⅱ金属凸块的上表面位于同一平面，所述封装体ⅡBGA焊球通过焊接的方式与BGA焊球及封装体Ⅱ金属凸块的下表面实现连接；
所述高密度柔性电路转接板设置在封装体Ⅱ的下方，其通过封装体ⅡBGA焊球与封装体Ⅱ实现连接，所述封装体ⅡBGA焊球间隙通过填充材料进行填充，在高密度柔性电路转接板的另一面设置BGA支撑焊球；
所述封装体Ⅱ的上方设置封装体Ⅲ，所述封装体Ⅲ包含封装体Ⅲ芯片单体、封装体Ⅲ金属凸块和封装体ⅢBGA支撑焊球，所述封装体Ⅲ芯片单体包括上表面附有芯片电极和相应电路布局，封装体Ⅲ金属凸块与芯片电极连接，将电信号引出，封装体ⅢBGA支撑焊球的一端通过封装体Ⅲ金属凸块与封装体Ⅲ芯片单体实现电信连接；
所述封装体ⅢBGA支撑焊球的另一端与封装体Ⅱ金属凸块的上表面连接，实现封装体Ⅱ和封装体Ⅲ间的互联。
进一步地，所述封装体Ⅱ金属凸块的材质包括但不限于铜。
进一步地，所述封装体Ⅱ金属凸块高度范围为200~400um。
进一步地，所述封装体ⅡBGA焊球的个数是BGA焊球和封装体Ⅱ金属凸块的个数之和。
本实用新型的有益效果如下：
（1）本实用新型中，与传统POP封装结构不同，无需封装体内再布线，能够很好地解决POP结构中间封装体金属线路制备过程中由于不同材料间热匹配性差异导致的翘曲问题，保证工艺稳定和封装产品的可靠性；
（2）另外，传统基板工艺受困于工艺及设备能力，布线最小尺寸限制为20um，而本转接板采用圆片级Liftoff光刻工艺，通过一块高密度柔性电路转接板排布再布线金属层，其由多层光阻材料和金属线路重复叠层而成，其最小尺寸可以达到3~5um，其线宽及线距与传统封装工艺相比更小，芯片互联路径更短，具有更好的电学性能,工艺效率也更高，能够满足复杂电路布线封装要求，实现更高数量引脚的连接。
附图说明
图1为本实用新型的一种三维POP封装结构的示意图；
主要元件符号说明如下：
高密度柔性电路转接板102；
BGA支撑焊球110；
封装体Ⅱ200
封装体Ⅱ芯片单体203；
BGA焊球204；
封装体Ⅱ金属凸块205；
包封材料206；
封装体ⅡBGA焊球207；
填充料209；
封装体Ⅲ300
封装体Ⅲ芯片单体301；
封装体Ⅲ金属凸块302；
封装体ⅢBGA支撑焊球303。
具体实施方式
为使本实用新型的目的、技术方案和有益效果更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。如图1所示，图1是按照本实用新型施例的示意图。
一种三维POP封装结构，包括依次堆叠的至少两层封装体，图1中以封装体Ⅱ200和封装体Ⅲ300两层封装体示意。
封装体Ⅱ芯片单体203正面设有相应电路布局及若干个BGA焊球204，封装体Ⅱ金属凸块205设置在封装体Ⅱ芯片单体203的四周，其个数及分布根据实际需要确定。该封装体Ⅱ金属凸块205的材质包括但不限于铜，其高度范围为200~400um，具体地，封装体Ⅱ金属凸块205的高度为封装体Ⅱ芯片单体203与BGA焊球204的高度之和。
包封材料206将封装体Ⅱ芯片单体203、封装体Ⅱ金属凸块205包封在内，所述包封材料206的下表面与BGA焊球204及封装体Ⅱ金属凸块205的下表面位于同一平面，其上表面与封装体Ⅱ芯片单体203的背面、封装体Ⅱ金属凸块205的上表面位于同一平面，所述封装体ⅡBGA焊球207通过焊接的方式与BGA焊球204及封装体Ⅱ金属凸块205的下表面实现连接。一般地，封装体ⅡBGA焊球207的个数是BGA焊球204和封装体Ⅱ金属凸块205的个数之和。
所述高密度柔性电路转接板102由多层光阻材料和金属线路重复叠层而成，其最小尺寸可以达到3~5um，其线宽及线距与传统封装工艺相比更小，工艺效率更高，能够满足复杂电路布线封装要求，实现更高数量引脚的连接。高密度柔性电路转接板102设置在封装体Ⅱ200的下方，其通过封装体ⅡBGA焊球207与封装体Ⅱ200实现连接，所述封装体ⅡBGA焊球207间隙通过填充材料209进行填充。在高密度柔性电路转接板102的另一面设置BGA支撑焊球110。
封装体Ⅲ300设置在封装体Ⅱ200的上方。
所述封装体Ⅲ芯片单体301包括上表面附有芯片电极和相应电路布局，封装体Ⅲ金属凸块302与芯片电极连接，将电信号引出。封装体ⅢBGA支撑焊球303的一端通过封装体Ⅲ金属凸块302与封装体Ⅲ芯片单体301实现电信连接。
封装体ⅢBGA支撑焊球303的另一端与封装体Ⅱ金属凸块205的上表面连接，实现封装体Ⅱ200和封装体Ⅲ300之间的互联导通。
以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (4)
1.一种三维POP封装结构，其特征在于，其包括依次堆叠的至少两层封装体和一高密度柔性电路转接板（102），
所述高密度柔性电路转接板（102）的上方设置若干个封装体Ⅱ（200）、若干个封装体Ⅲ（300），
所述封装体Ⅱ（200）包含封装体Ⅱ芯片单体（203）、BGA焊球（204）、封装体Ⅱ金属凸块（205）、包封材料（206）及封装体ⅡBGA焊球（207）、填充材料（209），封装体Ⅱ芯片单体（203）正面设有相应电路布局及若干个BGA焊球（204），封装体Ⅱ金属凸块（205）设置在封装体Ⅱ芯片单体（203）的四周，其高度为封装体Ⅱ芯片单体（203）与BGA焊球（204）的高度之和，其个数及分布根据实际需要确定；
所述包封材料（206）将封装体Ⅱ芯片单体（203）、封装体Ⅱ金属凸块（205）包封在内，所述包封材料（206）的下表面与BGA焊球（204）及封装体Ⅱ金属凸块（205）的下表面位于同一平面、其上表面与封装体Ⅱ芯片单体（203）的背面、封装体Ⅱ金属凸块（205）的上表面位于同一平面，所述封装体ⅡBGA焊球（207）通过焊接的方式与BGA焊球（204）及封装体Ⅱ金属凸块（205）的下表面实现连接；
所述高密度柔性电路转接板（102）设置在封装体Ⅱ（200）的下方，其通过封装体ⅡBGA焊球（207）与封装体Ⅱ（200）实现连接，所述封装体ⅡBGA焊球（207）间隙通过填充材料（209）进行填充，在高密度柔性电路转接板（102）的另一面设置BGA支撑焊球（110）；
所述封装体Ⅱ（200）的上方设置封装体Ⅲ（300），所述封装体Ⅲ（300）包含封装体Ⅲ芯片单体（301）、封装体Ⅲ金属凸块（302）和封装体ⅢBGA支撑焊球（303），所述封装体Ⅲ芯片单体（301）包括上表面附有芯片电极和相应电路布局，封装体Ⅲ金属凸块（302）与芯片电极连接，将电信号引出，封装体ⅢBGA支撑焊球（303）的一端通过封装体Ⅲ金属凸块（302）与封装体Ⅲ芯片单体（301）实现电信连接；
所述封装体ⅢBGA支撑焊球（303）的另一端与封装体Ⅱ金属凸块（205）的上表面连接，实现封装体Ⅱ（200）和封装体Ⅲ（300）之间的互联。
2.根据权利要求1所述的三维POP封装结构，其特征在于，所述封装体Ⅱ金属凸块（205）的材质包括但不限于铜。
3.根据权利要求1所述的三维POP封装结构，其特征在于，所述封装体Ⅱ金属凸块（205）的高度范围为200~400um。
4.根据权利要求1所述的三维POP封装结构，其特征在于，所述封装体ⅡBGA焊球（207）的个数是BGA焊球（204）和封装体Ⅱ金属凸块（205）的个数之和。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721879835.4U CN207624678U (zh) | 2017-12-28 | 2017-12-28 | 一种三维pop封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721879835.4U CN207624678U (zh) | 2017-12-28 | 2017-12-28 | 一种三维pop封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207624678U true CN207624678U (zh) | 2018-07-17 |
Family
ID=62830455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721879835.4U Active CN207624678U (zh) | 2017-12-28 | 2017-12-28 | 一种三维pop封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207624678U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107919333A (zh) * | 2017-12-28 | 2018-04-17 | 江阴长电先进封装有限公司 | 一种三维pop封装结构及其封装方法 |
-
2017
- 2017-12-28 CN CN201721879835.4U patent/CN207624678U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107919333A (zh) * | 2017-12-28 | 2018-04-17 | 江阴长电先进封装有限公司 | 一种三维pop封装结构及其封装方法 |
| CN107919333B (zh) * | 2017-12-28 | 2023-08-29 | 江阴长电先进封装有限公司 | 一种三维pop封装结构及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10121768B2 (en) | Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same | |
| US10354984B2 (en) | Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same | |
| CN102456677B (zh) | 球栅阵列封装结构及其制造方法 | |
| TWI279897B (en) | Embedded semiconductor chip structure and method for fabricating the same | |
| CN109300863A (zh) | 半导体封装结构以及半导体封装方法 | |
| CN103688353B (zh) | 微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法 | |
| US10186488B2 (en) | Manufacturing method of semiconductor package and manufacturing method of semiconductor device | |
| CN102254898A (zh) | 一种基于柔性基板封装的屏蔽结构及其制作工艺 | |
| CN103296008A (zh) | Tsv或tgv转接板，3d封装及其制备方法 | |
| CN102709260A (zh) | 半导体封装构造 | |
| CN104505382A (zh) | 一种圆片级扇出PoP封装结构及其制造方法 | |
| CN107785344A (zh) | 电子封装件及其制法 | |
| CN206179848U (zh) | 一种PoP堆叠封装结构 | |
| CN207624678U (zh) | 一种三维pop封装结构 | |
| US9252112B2 (en) | Semiconductor package | |
| CN203774293U (zh) | 一种集成电路的3d封装结构 | |
| CN106409785A (zh) | 一种薄型阵列塑料封装件及其生产方法 | |
| CN102664170A (zh) | 半导体封装结构及其制造方法 | |
| CN107946282B (zh) | 三维扇出型封装结构及其制造方法 | |
| CN102768996A (zh) | 半导体封装构造及其制造方法 | |
| CN107919333A (zh) | 一种三维pop封装结构及其封装方法 | |
| CN106997875A (zh) | 一种PoP堆叠封装结构及其制造方法 | |
| CN108630626A (zh) | 无基板封装结构 | |
| CN105009279B (zh) | 半导体器件及制造半导体器件的方法 | |
| CN104617034B (zh) | 半导体封装结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |