CN106997875A - 一种PoP堆叠封装结构及其制造方法 - Google Patents

一种PoP堆叠封装结构及其制造方法 Download PDF

Info

Publication number
CN106997875A
CN106997875A CN201610043243.2A CN201610043243A CN106997875A CN 106997875 A CN106997875 A CN 106997875A CN 201610043243 A CN201610043243 A CN 201610043243A CN 106997875 A CN106997875 A CN 106997875A
Authority
CN
China
Prior art keywords
encapsulation
molding
hole
pop
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610043243.2A
Other languages
English (en)
Inventor
夏国峰
尤显平
葛卫国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Three Gorges University
Original Assignee
Chongqing Three Gorges University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Three Gorges University filed Critical Chongqing Three Gorges University
Priority to CN201610043243.2A priority Critical patent/CN106997875A/zh
Publication of CN106997875A publication Critical patent/CN106997875A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明名称：一种PoP堆叠封装结构及其制造方法。所属的技术领域涉及微电子封装技术领域。本发明公开了一种PoP堆叠封装结构及其制造方法。该PoP堆叠封装通过上、下封装堆叠形成，其中下封装为塑封型BGA、CSP封装等表面贴装型封装，上封装为至少具有一个插针的PGA封装等插装型封装。下封装的塑封材料至少具有一个模塑通孔，导电材料填充于模塑通孔中。上封装的插针完全插入下封装模塑通孔中的导电材料中。制造该封装结构的主要方法：在下封装的塑封材料中制作模塑通孔，裸露出下封装基板上的互联接口，在模塑通孔中填充导电材料，将上封装的插针完全插入下封装模塑通孔中的导电材料中，形成PoP堆叠封装。

Description

一种 PoP 堆叠封装结构及其制造方法
技术领域
本发明涉及微电子封装技术以及三维集成技术领域，特别涉及一种三维PoP 封装技术及其制造方法。
背景技术
随着电子封装产品向高密度、多功能、低功耗、小型化方向的不断发展，采用三维集成技术的系统级封装（System in Package，SiP）取得了突飞猛进的发展。现有成熟的三维集成技术主要为堆叠封装（Package on Package，PoP）。在PoP封装中，上封装通过焊球作为互联结构实现与下封装，以及外部环境的三维导通。由于上、下封装结构的差异，导致制造工艺过程中封装翘曲难以得到有效控制，严重影响焊球互联结构的可靠性。另外，由于焊球互联结构的存在，PoP封装的高度无法进一步的降低，难以满足小型化的要求。
因此，仍然需要新的封装结构和制造技术，以解决现有技术所存在的问题。
发明内容
本发明针对三维PoP 封装技术提出一种封装结构和制造方法，以解决现有PoP 封装技术所存在的封装密度和成本问题。
为了实现上述目的，本发明采用下述技术方案。
本发明提出一种PoP堆叠封装结构，包括PoP封装的第一封装体（下封装体）和第二封装体（上封装体）。PoP堆叠封装通过上、下封装堆叠形成，其中下封装为塑封型BGA、CSP封装等表面贴装型封装，上封装为至少具有一个插针的PGA封装等插装型封装。下封装的塑封材料至少具有一个模塑通孔，导电材料填充于模塑通孔中。上封装的插针完全插入下封装模塑通孔中的导电材料中。
利用该结构，上封装的插针完全插入下封装模塑通孔中的导电材料中，与下封装基板上的互联接口形成互联，从而实现上封装与下封装体之间，以及与外部环境的互联。由于上、下封装之间无需焊球互联结构存在，而是直接通过插针实现互联，不仅提高了封装的热-机械可靠性，而且还降低了封装的整体高度。
根据本发明的实施例，导电材料可以是但不局限于焊料、铜等金属材料。
根据本发明的实施例，导电材料的上表面低于塑封材料的上表面。
根据本发明的实施例，上封装的插针的高度不大于塑封材料的高度。
本发明公开了一种PoP堆叠封装结构的制造方法，所述方法包括以下步骤。
步骤1：准备塑封型BGA、CSP封装等表面贴装型封装，作为PoP堆叠封装的下封装。
步骤2：在下封装的塑封材料中制作模塑通孔，裸露出下封装基板上的互联接口。
步骤3：在模塑通孔中填充导电材料。
步骤4：准备至少具有一个插针的PGA封装等插装型封装，作为PoP堆叠封装的上封装。
步骤5：将上封装的插针完全插入下封装模塑通孔中的导电材料中，形成PoP堆叠封装。
根据本发明的实施例，模塑通孔采用激光或者机械开孔，或者采用特制塑封模具直接塑封形成。
根据本发明的实施例，导电材料通过电镀或者液态金属填充，或者钎料膏印刷方法制作。
附图说明
图1是PoP堆叠封装的下封装的示意图。
图2是在下封装的塑封材料中制作模塑通孔的示意图。
图3是在模塑通孔中填充导电材料的示意图。
图4是准备PoP堆叠封装的上封装的示意图。
图5是PoP堆叠封装的一实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式作进一步详细描述。
图5为根据本发明的一实施例绘制的PoP堆叠封装的示意图。PoP堆叠封装通过上、下封装堆叠形成。在本发明中，上、下封装中芯片的数量不限，芯片的配置方式不限，可以为引线键合方式，也可以为倒装上芯方式，或者为两者的混合模式。本实施例中，上、下封装均采用引线键合方式。PoP堆叠封装的下封装包含基板1、芯片2、粘贴材料3、金属导线4、塑封料5和焊球6。PoP堆叠封装的上封装包含基板21、芯片23、粘贴材料22、金属导线24、塑封料25和插针26。导电材料7填充于下封装的塑封料5的模塑通孔中。
下面将以图5所述实施例的PoP堆叠封装结构为例，以图1至图5来详细说明PoP堆叠封装结构的制造流程。
步骤1：准备塑封型BGA、CSP封装等表面贴装型封装，作为PoP堆叠封装的下封装，如图1所示。
请参照图1，准备塑封型BGA、CSP封装等表面贴装型封装，作为PoP堆叠封装的下封装。在本发明中，下封装中芯片的数量不限，芯片的配置方式不限，可以为引线键合方式，也可以为倒装上芯方式，或者为两者的混合模式。本实施例中，下封装均采用引线键合方式。PoP堆叠封装的下封装包含基板1、芯片2、粘贴材料3、金属导线4、塑封料5和焊球6。
步骤2：在下封装的塑封材料中制作模塑通孔，裸露出下封装基板上的互联接口，如图2所示。
请参照图2，在下封装的塑封材料5中制作模塑通孔，裸露出下封装基板上的互联接口。在本实施例中，模塑通孔可以采用激光或者机械开孔，或者采用特制塑封模具直接塑封形成。
步骤3：在模塑通孔中填充导电材料，如图3所示。
请参照图3，在模塑通孔中填充导电材料7。在本发明中，采用电镀或者液态金属填充，或者钎料膏印刷方法制作导电材料7。导电材料7可以是但不局限于焊料、铜等金属材料。导电材料7的上表面低于塑封材料的上表面。
步骤4：准备至少具有一个插针的PGA封装等插装型封装，作为PoP堆叠封装的上封装，如图4所示。
请参照图4，准备至少具有一个插针的PGA封装等插装型封装，作为PoP堆叠封装的上封装。在本发明中，上封装中芯片的数量不限，芯片的配置方式不限，可以为引线键合方式，也可以为倒装上芯方式，或者为两者的混合模式。本实施例中，下封装均采用引线键合方式。PoP堆叠封装的上封装包含基板21、芯片23、粘贴材料22、金属导线24、塑封料25和插针26。
步骤5：将上封装的插针完全插入下封装模塑通孔中的导电材料中，形成PoP堆叠封装，如图5所示。
请参照图5，将上封装的插针26完全插入下封装模塑通孔中的导电材料7中，形成PoP堆叠封装。在本发明中，上封装的插针26的高度不大于下封装的塑封材料5的高度。在本发明中，如果填充的导电材料7为焊料等材料，那么在完全插入插针26后需进行回流焊工艺以形成完整的焊接互联。
对本发明的实施例的描述是出于有效说明和描述本发明的目的，并非用以限定本发明，任何所属本领域的技术人员应当理解：凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种PoP堆叠封装结构，其特征在于，所述结构包括：
PoP堆叠封装通过上、下封装堆叠形成，其中下封装为塑封型BGA、CSP封装等表面贴装型封装，上封装为至少具有一个插针的PGA封装等插装型封装；下封装的塑封材料至少具有一个模塑通孔，导电材料填充于模塑通孔中；上封装的插针完全插入下封装模塑通孔中的导电材料中。
2.根据权利要求1所述一种PoP堆叠封装结构，其特征在于，导电材料可以是但不局限于焊料、铜等金属材料。
3.根据权利要求1所述一种PoP堆叠封装结构，其特征在于，导电材料的上表面低于塑封材料的上表面。
4.根据权利要求1所述一种PoP堆叠封装结构，其特征在于，上封装的插针的高度不大于塑封材料的高度。
5.一种PoP堆叠封装结构的制造方法，其特征在于，所述方法包括：
步骤1：准备塑封型BGA、CSP封装等表面贴装型封装，作为PoP堆叠封装的下封装；
步骤2：在下封装的塑封材料中制作模塑通孔，裸露出下封装基板上的互联接口；
步骤3：在模塑通孔中填充导电材料；
步骤4：准备至少具有一个插针的PGA封装等插装型封装，作为PoP堆叠封装的上封装；
步骤5：将上封装的插针完全插入下封装模塑通孔中的导电材料中，形成PoP堆叠封装。
6.根据权利要求5所述PoP堆叠封装结构的制造方法，其特征在于，模塑通孔采用激光或者机械开孔，或者采用特制塑封模具直接塑封形成。
7.根据权利要求5所述PoP堆叠封装结构的制造方法，其特征在于，导电材料通过电镀或者液态金属填充，或者钎料膏印刷方法制作。
CN201610043243.2A 2016-01-23 2016-01-23 一种PoP堆叠封装结构及其制造方法 Pending CN106997875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610043243.2A CN106997875A (zh) 2016-01-23 2016-01-23 一种PoP堆叠封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610043243.2A CN106997875A (zh) 2016-01-23 2016-01-23 一种PoP堆叠封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN106997875A true CN106997875A (zh) 2017-08-01

Family

ID=59428092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610043243.2A Pending CN106997875A (zh) 2016-01-23 2016-01-23 一种PoP堆叠封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN106997875A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106013A (zh) * 2019-10-31 2020-05-05 广东芯华微电子技术有限公司 Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN111584695A (zh) * 2019-02-19 2020-08-25 江苏罗化新材料有限公司 一种散热型芯片级led封装方法及其封装结构
CN112996370A (zh) * 2021-04-25 2021-06-18 中国人民解放军海军工程大学 一种适用于高盐雾环境的功率电子设备封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959845A (en) * 1997-09-18 1999-09-28 International Business Machines Corporation Universal chip carrier connector
CN102487059A (zh) * 2010-12-02 2012-06-06 三星电子株式会社 堆叠式封装结构
CN104952840A (zh) * 2014-03-28 2015-09-30 爱思开海力士有限公司 薄的堆叠封装
CN205376518U (zh) * 2016-01-23 2016-07-06 重庆三峡学院 一种PoP堆叠封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959845A (en) * 1997-09-18 1999-09-28 International Business Machines Corporation Universal chip carrier connector
CN102487059A (zh) * 2010-12-02 2012-06-06 三星电子株式会社 堆叠式封装结构
CN104952840A (zh) * 2014-03-28 2015-09-30 爱思开海力士有限公司 薄的堆叠封装
CN205376518U (zh) * 2016-01-23 2016-07-06 重庆三峡学院 一种PoP堆叠封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584695A (zh) * 2019-02-19 2020-08-25 江苏罗化新材料有限公司 一种散热型芯片级led封装方法及其封装结构
CN111106013A (zh) * 2019-10-31 2020-05-05 广东芯华微电子技术有限公司 Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN111106013B (zh) * 2019-10-31 2022-03-15 广东芯华微电子技术有限公司 Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN112996370A (zh) * 2021-04-25 2021-06-18 中国人民解放军海军工程大学 一种适用于高盐雾环境的功率电子设备封装结构
WO2022227498A1 (zh) * 2021-04-25 2022-11-03 中国人民解放军海军工程大学 一种适用于高盐雾环境的功率电子设备封装结构

Similar Documents

Publication Publication Date Title
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
US8941225B2 (en) Integrated circuit package and method for manufacturing the same
KR100809693B1 (ko) 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
US9908203B2 (en) Composite solder ball, semiconductor package using the same, semiconductor device using the same and manufacturing method thereof
CN102456677B (zh) 球栅阵列封装结构及其制造方法
US8624377B2 (en) Method of stacking flip-chip on wire-bonded chip
CN104364902A (zh) 半导体封装、其制造方法及封装体叠层
US8927417B2 (en) Semiconductor package signal routing using conductive vias
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
KR20150011893A (ko) 적층형 반도체패키지 및 그 제조방법
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
KR101238213B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN106997875A (zh) 一种PoP堆叠封装结构及其制造方法
CN205376514U (zh) 一种三维PoP堆叠封装结构
KR101474189B1 (ko) 집적회로 패키지
CN103236425A (zh) 一种dram双芯片堆叠封装结构和封装工艺
KR20120042240A (ko) Ｔｍｖ 패키지온패키지 제조방법
CN106997876A (zh) 一种三维PoP堆叠封装结构及其制造方法
CN205376518U (zh) 一种PoP堆叠封装结构
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN106098676A (zh) 多通道堆叠封装结构及封装方法
CN108630626A (zh) 无基板封装结构
CN205881899U (zh) 多通道堆叠封装结构
KR101096440B1 (ko) 듀얼 다이 패키지
CN219677250U (zh) 一种集成式芯片封装结构和电子产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170801

WD01 Invention patent application deemed withdrawn after publication