CN102487059A - 堆叠式封装结构 - Google Patents

堆叠式封装结构 Download PDF

Info

Publication number
CN102487059A
CN102487059A CN2011104028182A CN201110402818A CN102487059A CN 102487059 A CN102487059 A CN 102487059A CN 2011104028182 A CN2011104028182 A CN 2011104028182A CN 201110402818 A CN201110402818 A CN 201110402818A CN 102487059 A CN102487059 A CN 102487059A
Authority
CN
China
Prior art keywords
semiconductor
conductor
package substrates
package
packaging part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104028182A
Other languages
English (en)
Inventor
金容勋
李稀石
辛成浩
俞世浩
李允熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102487059A publication Critical patent/CN102487059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种堆叠式封装结构。该堆叠式封装结构包括堆叠式封装件以及围绕该堆叠式封装件的侧表面和顶表面的电磁屏蔽层，所述堆叠式封装件包括：下半导体封装件；上半导体封装件，设置在下半导体封装件上，并与下半导体封装件隔开预定距离；封装件间连接部，将下半导体封装件和上半导体封装件电连接，同时支撑下半导体封装件和上半导体封装件之间的空间；绝缘层，至少设置在封装件间连接部的外部，并填充下半导体封装件和上半导体封装件之间的空间。

Description

堆叠式封装结构
本申请要求于2010年12月2日提交到韩国知识产权局的第10-2010-0122012号韩国专利申请的优先权及由此产生的所有权益，该申请的全部内容通过引用被包含于此。
技术领域
本公开涉及一种堆叠式封装结构。
背景技术
为了满足包括多功能、大容量、紧凑和小尺寸的需要，半导体封装件日益得到发展。为了与发展同步，已经提出了系统级封装(system in package，SIP)，在所述系统级封装中，多个半导体封装件被集成为一个单一的半导体封装件，该单一的半导体封装件能够在显著减小半导体封装件的尺寸的同时实现大容量和多功能。
SIP的一种工艺在于竖直地堆叠被单独装配并且已经经历了电测试的半导体封装件。这被称为层叠封装(package-on-package，POP)或堆叠式封装。
在堆叠式封装件中，由于多个半导体封装件被嵌入到单个电子装置中，因此，可能会在半导体封装件之间产生电磁干扰(EMI)，从而降低电子装置的总体性能并导致电子装置发生故障。
发明内容
本公开提供一种堆叠式封装结构，所述堆叠式封装结构能够通过有效地抑制由堆叠式封装件产生的电磁波来使电磁干扰(EMI)最小化。
本公开的上述和其他目的将在下面对优选实施例的描述中进行说明，或者将通过下面对优选实施例的描述而清楚。
根据一个实施例，提供一种包括堆叠式封装件以及围绕该堆叠式封装件的侧表面和顶表面的电磁屏蔽层的堆叠式封装结构，所述堆叠式封装件包括：下半导体封装件；上半导体封装件，设置在下半导体封装件上并与下半导体封装件隔开预定距离；封装件间连接部，将下半导体封装件与上半导体封装件电连接，同时支撑下半导体封装件与上半导体封装件之间的空间；绝缘层，至少设置在封装件间连接部的外部，并填充下半导体封装件与上半导体封装件之间的空间。
根据另一实施例，提供一种堆叠式封装结构，所述堆叠式封装结构包括：下半导体封装件，所述下半导体封装件包括下封装基底、形成在下封装基底的顶表面上的下半导体芯片以及至少围绕下半导体芯片的侧表面的下模塑料；上半导体封装件，所述上半导体封装件包括上封装基底以及形成在上封装基底的顶表面上的上半导体芯片，所述上半导体封装件设置在下半导体封装件上，使得上封装基底的底表面与下模塑料隔开预定距离；封装件间连接部，从下封装基底的顶表面延伸穿过下模塑料，并将下封装基底的顶表面连接到上封装基底的底表面；绝缘层，至少设置在封装件间连接部的外部，并填充上封装基底的底表面与下模塑料之间的空间；电磁屏蔽层，围绕包括下半导体封装件、上半导体封装件、封装件间连接部和绝缘层的结构的侧表面和顶表面。
根据另一实施例，公开了一种层叠封装装置。所述层叠封装装置包括：下封装件，至少包括堆叠在下封装基底上的第一下半导体芯片；上封装件，至少包括堆叠在上封装基底上的第一上半导体芯片；多个连接导体，设置在上封装基底与下封装基底之间，所述多个连接导体围绕第一下半导体芯片的横向侧部，所述多个连接导体中的每个连接导体至少从下封装基底的顶表面延伸到上封装基底的底表面，以将上封装件物理及电连接到下封装件；绝缘层，被设置为横向地围绕设置有所述多个连接导体的区域；电磁屏蔽层，围绕层叠封装装置的侧表面和顶表面。
根据另一实施例，公开了一种层叠封装装置。所述层叠封装装置包括：下封装件，至少包括堆叠在下封装基底上的第一下半导体芯片；上封装件，至少包括堆叠在上封装基底上的第一上半导体芯片；多个连接导体，设置在上封装基底与下封装基底之间，所述多个连接导体水平地围绕第一下半导体芯片，所述多个连接导体中的每个连接导体至少从下封装基底的顶表面延伸到上封装基底的底表面，以将上封装件物理及电连接到下封装件；绝缘层，被设置为水平地围绕设置有所述多个连接导体的区域；电磁屏蔽层，覆盖层叠封装装置的侧表面并与绝缘层接触。
根据另一实施例，公开了一种形成层叠封装装置的方法。所述方法包括下述步骤：形成下封装件，所述下封装件至少包括堆叠在下封装基底上的第一下半导体芯片以及围绕第一下半导体芯片的横向侧部的下模塑部；在下模塑部中形成多个开口；形成上封装件，所述上封装件至少包括堆叠在上封装基底上的第一上半导体芯片；在所述多个开口中分别形成多个第一导体；将上封装件堆叠在下封装件上，使得分别包括所述多个第一导体的多个连接导体设置在上封装基底和下封装基底之间，所述多个连接导体设置在围绕第一下半导体芯片的横向侧部的区域中，其中，所述多个连接导体中的每个连接导体至少从下封装基底的顶表面延伸到上封装基底的底表面，以将上封装件物理及电连接到下封装件；形成绝缘层，所述绝缘层横向地围绕设置有所述多个连接导体的区域；形成电磁屏蔽层，所述电磁屏蔽层围绕层叠封装装置的侧表面和顶表面。
附图说明
通过参照附图对本公开的各实施例进行的详细描述，本公开的上述和其他特点和优点将会变得更加清楚，在附图中：
图1是示出包括在根据特定示例性实施例的堆叠式封装结构中的下封装件和封装件间连接部的平面图；
图2A至图2F是示出根据第一示例性实施例及其变型示例的堆叠式封装结构的剖视图；
图3是示出根据第二示例性实施例的堆叠式封装结构的剖视图；
图4是示出根据第三示例性实施例的堆叠式封装结构的剖视图；
图5是示出根据第四示例性实施例的堆叠式封装结构的剖视图；
图6A至图6I是示出制造根据第五示例性实施例的堆叠式封装结构的方法的剖视图；
图7A至图7E是示出制造根据第六示例性实施例的堆叠式封装结构的方法的剖视图；
图8是示出包括根据特定示例性实施例的堆叠式封装结构的半导体模块的概念图。
具体实施方式
现在，将在下面参照附图更加充分地描述本公开，在附图中示出了各实施例。然而，本发明可以以不同的形式实施，并且不应该被解释为限于在此阐述的实施例。在附图中，为了清楚起见，夸大了层和区域的厚度。
还将理解的是，当层、元件或基底被称为“在”另一层、元件或基底“上”、“在”另一层、元件或基底“上方”、“在”另一层、元件或基底“下方”、“连接到”另一层、元件或基底或者“结合到”另一层、元件或基底时，它可直接在另一层、元件或基底上、直接在另一层、元件或基底上方、直接在另一层、元件或基底下方、直接连接到另一层、元件或基底或者直接结合到另一层、元件或基底，或者也可存在中间层、中间元件或中间基底。相反，当元件被称为“直接在”另一元件“上”、“直接在”另一元件“上方”、“直接在”另一元件“下方”、“直接连接到”另一元件或者“直接结合到”另一元件时，不存在中间元件。然而，除非另外指出，否则在此所使用的术语“接触”意味着直接接触。
如在此所使用的，除非上下文另外清楚地指出，否则单数形式也意在包括复数形式。还将理解的是，当在本说明书中使用术语“包含”或“包括”时，表明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
将参照作为理想化示意图的平面图和/或剖视图来描述在此描述的实施例。因此，可以根据制造技术和/或公差对示例性视图进行修改。因此，公开的实施例不限于在视图中示出的实施例，而是包括基于制造工艺形成的构造的变型。因此，附图中示例性地示出的区域具有示意性的性质，附图中示出的区域的形状示例性地示出了元件的区域的具体形状，具体的性质和形状不限制本发明的各方面。
当提到方位、布局、位置、形状、尺寸、数量或其他量度时，如在此所使用的术语，例如“相同的”、“平面的”或“共面的”未必表示完全相同的方位、布局、位置、形状、尺寸、数量或其他量度，而是意在包括可能(例如)由于制造工艺而产生的容许误差范围内的近似相同的方位、布局、位置、形状、尺寸、数量或其他量度。
为了描述方便，在此可使用空间相对关系术语，例如“在......之下”、“在......下方”、“下部的”、“在......上方”、“上部的”等来描述如在附图中示出的一个元件或特征与其他元件或特征的关系。应该理解的是，空间相对关系术语意在包括除在附图中示出的方位之外的装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，那么被描述为“在”其他元件或特征“下方”或“之下”的元件将被定位为“在”其他元件或特征“上方”。因此，示例性术语“在......下方”可包括“在......上方”和“在......下方”两个方位。可将装置另外定位(旋转90度或处于其他方位)，并相应地解释在此使用的空间相对关系描述符。
应该理解的是，尽管术语第一、第二等可在此用来描述各种元件，但是这些元件不应该受这些术语限制。除非另外指出，否则这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，第一芯片可被命名为第二芯片，类似地，第二芯片可被命名为第一芯片。
除非另外限定，否则在此使用的所有术语(包括技术术语和科学术语)的意思与本公开所属领域的普通技术人员通常理解的意思相同。还应该理解的是，除非在此明确定义，否则术语(诸如那些在通用字典中定义的术语)应该被解释为其意思与相关领域和/或本申请上下文中它们的意思一致，并且将不以理想化或过于正式的含义来解释它们。
以下，将参照图1以及图2A至图2F描述根据第一实施例及其变型示例的堆叠式封装结构。图1是示出包括在根据特定实施例的堆叠式封装结构中的下封装件和封装件间连接部的平面图，图2A至图2F是示出根据第一实施例及其变型示例的堆叠式封装结构的剖视图。在图2A至图2F中示出的堆叠式封装结构除包括每个封装件间连接部之外还包括具有相同构造的下封装件和上封装件。因此，在下面的描述中，首先将参照图1和图2A描述根据第一实施例的堆叠式封装结构，然后将重点对在图2B至图2F中示出的根据第一实施例的变型示例的堆叠式封装结构与根据第一实施例的堆叠式封装结构的不同之处(即，封装件间连接部)进行详细描述，将不再给出对其他组件的描述。
参照图1和图2A，根据第一实施例的堆叠式封装结构100a包括：下半导体封装件105L；上半导体封装件105U，设置在下半导体封装件105L上，以与下半导体封装件105L隔开预定距离；封装件间连接部150a，将下半导体封装件105L与上半导体封装件105U电连接，同时支撑下半导体封装件105L与上半导体封装件105U之间的空间；绝缘层160，设置在封装件间连接部150a的外部，并填充下半导体封装件105L与上半导体封装件105U之间的空间；屏蔽层170，围绕包括上述组件(即，下半导体封装件105L、上半导体封装件105U、封装件间连接部150a和绝缘层160)的结构的侧表面和顶表面。在下面的描述中，为了便于解释，包括下半导体封装件105L、上半导体封装件105U、封装件间连接部150a和绝缘层160但不包括屏蔽层170的结构将被称为堆叠式封装件，包括该堆叠式封装件和屏蔽层170的结构将被称为堆叠式封装结构或者层叠封装装置。
下半导体封装件105L包括：下封装基底110L；下半导体芯片115L，形成在下封装基底110L的顶表面上；下模塑料(lower molding compound)130L；导电焊球125，形成在下封装基底110L的底表面上。
下封装基底110L可以是用于封装件的基底(即，封装基底)，例如，印刷电路板或陶瓷板。
下半导体芯片115L可以是诸如微处理器的逻辑装置。下半导体芯片115L可通过倒装焊接法(flip chip bonding)被安装在下封装基底110L上。因此，在下封装基底110L和下半导体芯片115L之间设置有多个导电芯片凸块(bump)120，以将下封装基底110L和下半导体芯片115L电连接。可通过焊接工艺来形成导电芯片凸块120。尽管仅示出了一个下半导体芯片115L，但是下半导体封装件105L可包括堆叠布置并包括第一芯片、第二芯片等的多个半导体芯片。芯片中的一个或多个可以是逻辑芯片，芯片中的一个或多个可以是另一种类型的芯片，例如，存储芯片。某些芯片可能已经结合了逻辑功能和记忆存储功能。
下模塑料130L可在下封装基底110L的顶表面上形成模塑层(moldinglayer)，并可被形成为围绕下半导体芯片115L的侧表面同时填充下半导体芯片115L与下封装基底110L之间的空间。此外，下模塑料130L围绕稍后将描述的封装件间连接部150a的一部分(151a)的侧表面，该部分延伸穿过下模塑料130L。下模塑料130L可包括环氧模塑料(epoxy molding compound，EMC)或聚酰亚胺。
在该实施例中，下模塑料130L的高度与下半导体芯片115L的高度基本上相同，或者比下半导体芯片115L的高度小，从而使下半导体芯片115L的顶表面暴露。如上所述，在下半导体芯片115L的顶表面暴露于下模塑料130L的外部的情况下，下半导体封装件105L的总体厚度以及堆叠式封装结构100a的总体厚度减小，并且散热特性提高。此外，耐高温工艺性能以及抗弯曲或抗扭曲性能可提高。此外，由于在未使用模塑料的情况下将物理压力直接施加到下半导体芯片115L的一个表面，因此可稳定地采用栅格阵列(grid array)技术或者多层模塑技术。如果下模塑料130L的厚度减小，则稍后将描述的封装件间连接部150a的总体高度可减小，从而有利于形成封装件间连接部150a，但是公开的实施例不限于此。可选地，下模塑料130L可被形成为覆盖下半导体芯片115L(参见图4)。
焊球125可以是用于将堆叠式封装结构100a电连接到模块板或主电路板的组件。也可使用焊接凸块来代替焊球125。
上半导体封装件105U可包括上封装基底110U、形成在上封装基底110U的顶表面上的上半导体芯片115U以及上模塑料130U。
上封装基底110U可以是用于封装件的基底(即，封装基底)，例如，印刷电路板或陶瓷板。
上半导体芯片115U可以是DRAM或者闪速存储器。在一个实施例中，上半导体芯片115U可通过引线接合法(wire bonding)被安装在上封装基底110U上。因此，上半导体芯片115U和上封装基底110U可通过引线140被电连接。详细地讲，上半导体芯片115U利用绝缘粘合剂119被附着到上封装基底110U的顶表面。设置在上半导体芯片115U的顶表面上的芯片焊盘(chippad)135与设置在上封装基底110U的顶表面上的引线接合焊盘145可通过引线140被电连接。然而，不必使用引线接合法，上半导体芯片115U也可利用其他连接方式诸如通孔(即，基底通孔或硅通孔)被电连接到上封装基底110U。此外，尽管仅示出了一个上半导体芯片115U，但是上半导体封装件105U可包括堆叠布置并包括第一芯片、第二芯片等的多个半导体芯片。芯片中的一个或多个可以是逻辑芯片，芯片中的一个或多个可以是另一种类型的芯片，例如，存储芯片。某些芯片可能已经结合了逻辑功能和记忆存储功能。
在一个实施例中，上半导体芯片115U的水平宽度或面积可比下半导体芯片115L的水平宽度或面积大。在一个实施例中，由于稍后将描述的封装件间连接部150a被设置在上封装基底110U的底表面与下封装基底110L的顶表面之间，因此，封装件间连接部150a所占用的面积不受上半导体芯片115U的面积的影响但受下半导体芯片115L的面积的影响。因此，上半导体芯片115U的水平宽度可大于下半导体芯片115L的水平宽度，从而提高空间效率同时减小空间限制。然而，本实施例不把上封装基底110U和下封装基底110L的尺寸限于在此示出的示例。上半导体芯片115U的水平宽度或面积可大于或小于下半导体芯片115L的水平宽度或面积。
上模塑料130U可形成上模塑层，所述上模塑层形成在上封装基底110U的顶表面上，以覆盖并围绕上半导体芯片115U。上模塑料130U可包括环氧模塑料(EMC)或聚酰亚胺。
在一个实施例中，上半导体封装件105U和下半导体封装件105L可沿竖直方向彼此隔开预定距离并上下布置。详细地讲，在上封装基底110U的底表面与下模塑料130L和/或下半导体芯片115L之间存在预定空间。该预定空间在此也被称为分离区域。
封装件间连接部150a包括多个封装件间连接导体，所述多个封装件间连接导体水平地设置在下半导体芯片115L的周围，例如，围绕下半导体芯片115L。封装件间连接部150a可包括内部区域，内部区域围绕下半导体芯片115L的横向侧部(lateral side)且其侧部被外周区域围住。例如，在一个实施例中，封装件间连接导体可被形成为阵列和/或可形成围绕下半导体芯片115L的一系列同心环(例如，矩形)，如图1中所示。然而，也可实现其他布置。
封装件间连接部150a可将下半导体封装件105L和上半导体封装件105U电连接，同时竖直地支撑下半导体封装件105L和上半导体封装件105U之间的空间，从而物理及电连接这两个封装件。更具体地讲，封装件间连接部150a将下封装基底110L的顶表面与上封装基底110U的底表面物理及电连接。为此，每个封装件间连接部150a从下封装基底110L的顶表面延伸或突出并穿过下模塑料130L，以将下封装基底110L的顶表面连接到上封装基底110U的底表面。例如，封装件间连接导体可连接到下封装基底110L上的焊盘(连接到下封装基底110L内的电路)以及上封装基底110U上的焊盘(连接到上封装基底110U内的电路)，以将信号发送到安装的上半导体芯片115U和下半导体芯片115L并从上半导体芯片115U和下半导体芯片115L接收信号。
封装件间连接部150a基本上可被完全或部分地形成为下半导体封装件105L的一部分和/或上半导体封装件105U的一部分。此外，封装件间连接部150a可包括单个导体或者具有堆叠结构的多个导体，所述多个导体可通过单独的工艺形成或者可具有不同的形状、高度和宽度。
在一个实施例中，封装件间连接部150a中的每个包括下导体151a和上导体152a，下导体151a的高度与下模塑料130L的厚度相同，并且下导体151a延伸穿过下模塑料130L然后与下封装基底110L的顶表面接触，上导体152a设置在下导体151a上并与上封装基底110U的底表面接触。
因此，在该实施例中，上导体152a支撑下半导体封装件105L和上半导体封装件105U之间的空间。这里，下导体151a可被形成为过孔，上导体152a可由焊接材料制成。在下面的描述中，被限定为以过孔形成的组件可被解释为表示其可通过过孔形成工艺形成，过孔形成工艺是通过去除下模塑料130L的一部分以使下封装基底110L的顶表面暴露而形成通孔并用导电材料填充该通孔的工艺。过孔也可被称为通孔，或者当填充有导电材料时，过孔也可被称为导电通孔。此外，被限定为由焊接材料制成的组件和/或被限定为凸块或球的组件可被解释为表示其可通过焊接工艺形成。然而，本公开不限于此。可选地，封装件间连接部150a可具有包括各种导体的堆叠结构(参见图2B至图2E)。
在一个实施例中，绝缘层160水平地设置在封装件间连接部150a的外部以围绕封装件间连接部150a(例如，围绕设置有封装件间连接导体的区域)，并被竖直地设置以填充下半导体封装件105L和上半导体封装件105U之间的空间，绝缘层160防止稍后将描述的屏蔽层170和封装件间连接部150a之间电短路。更具体地讲，在一个实施例中，绝缘层160竖直地接触下模塑料130L的顶表面和上封装基底110U的底表面。此外，绝缘层160可水平地设置在边缘区域，例如，绝缘层160可水平地设置在由如图1中示出的虚线所描绘的区域的外部。这样，绝缘层160的内侧表面或内边缘可通过接触最外面的封装件间连接导体中的一个或多个而接触封装件间连接部150a，绝缘层160的外侧表面或外边缘可接触屏蔽层170。此外，绝缘层160可填充上半导体封装件105U和下半导体封装件105L之间的整个竖直空间，以用作物理阻挡层(physical barrier)(例如，用作塞(plug))，从而防止在屏蔽层170沉积时来自屏蔽层170的导电材料与封装件间连接部150a接触并导致短路。
绝缘层160除具有绝缘性能之外还可具有粘合性能。例如，绝缘层160可包括粘合底层填充材料(under-fill material)、介电材料或绝缘带。可选地，绝缘层160可与下模塑料130L由相同的材料(例如，环氧模塑料(EMC)或聚酰亚胺)形成。
在一个实施例中，包括下半导体封装件105L、上半导体封装件105U、封装件间连接部150a和绝缘层160的结构(即，堆叠式封装件)可具有六面体形状。
在一个实施例中，屏蔽层170被形成为围绕并覆盖六面体堆叠式封装件的除了其上设置有焊球125的底表面之外的表面，具体为顶表面和侧表面。屏蔽层170(由于其屏蔽电磁辐射，因此也被称为电磁屏蔽层170)消除由包括在堆叠式封装结构100a中的下半导体芯片115L或上半导体芯片115U产生的电磁波，防止电磁波发射到外部或者防止外部电磁波影响下半导体芯片115L或上半导体芯片115U，从而使EMI最小化。
屏蔽层170可具有导电性。屏蔽层170可包括例如软磁材料层、铁氧体碳纳米管层(ferrite nanotube layer)或金属层。软磁材料的示例可包括软金属粉末、软合金粉末或者铁氧体材料。铁氧体材料的示例可包括氧化铁(例如，FeO、Fe2O3、Fe2O4、或Fe3O4)以及与氧化铁结合使用的至少一种金属。与氧化铁结合使用的金属的示例可包括镍(Ni)、锌(Zn)、锰(Mn)、钴(Co)、镁(Mg)、铝(Al)、钡(Ba)、铜(Cu)和铁(Fe)。铁氧体材料具有高的电阻系数和低的磁饱和。此外，由于铁氧体材料具有低的机械强度，因此它可与金属结合使用。软磁材料可连续地或间断地布置在屏蔽层170内。
可通过涂覆或镀覆来形成屏蔽层170(参照稍后将描述的用于制造堆叠式封装结构的方法)。如果通过涂覆或镀覆来形成屏蔽层170，则屏蔽层170可具有小的厚度。在这种情况下，可使堆叠式封装结构100a与和其相邻的封装结构之间的EMI最小化，同时防止堆叠式封装结构100a因屏蔽层170而变大。
此外，即使通过涂覆或镀覆来形成屏蔽层170，封装件间连接部150a的暴露于下半导体封装件105L与上半导体封装件105U之间的部分(参见152a)仍被绝缘层160围绕，从而允许部分152a与屏蔽层170电断开。结果，由于绝缘层160围绕暴露的封装件间连接部150a，因此在涂覆或镀覆期间，用于形成屏蔽层170的屏蔽材料无法渗入到下半导体封装件105L与上半导体封装件105U之间的空间中。因此，容易使封装件间连接部150a与屏蔽层170彼此电断开。
接着，参照图2B，除了封装件间连接部150b以外，根据第一实施例的第一变型示例的堆叠式封装结构100b的构造与根据本发明的第一实施例的堆叠式封装结构100a的构造基本上相同。
封装件间连接部150b包括封装件间连接导体，所述封装件间连接导体具有包括下导体153b和上导体154b的堆叠式结构，上导体154b形成在使下导体153b的顶表面暴露的通孔内，同时延伸穿过下模塑料130L，并且上导体154b的一部分突出在下模塑料130L的顶表面之上。下导体153b接触下封装基底110L的顶表面，并且下导体153b的高度小于下模塑料130L的厚度。上导体154b的下部设置在通孔内，并且上导体154b的上部突出在下模塑料130L的顶表面之上。
下导体153b和上导体154b可包括由焊接材料制成的焊接凸块或焊球。因此，下导体153b和上导体154b可分别具有基本上呈球形和半球形的形状。例如，如图2B中所示，下导体153b基本上具有其中心点位于下封装基底110L的顶表面之上的球的形状，而上导体154b基本上具有半球形形状，但是本发明不限于此。下导体153b和上导体154b可具有各种形状。
此外，下导体153b的竖直高度可小于下模塑料130L的厚度，并可小于上导体154b的竖直高度。下导体153b的水平宽度或面积可小于上导体154b的水平宽度或面积。换句话说，下导体153b的尺寸可小于上导体154b的尺寸。从稍后将描述的用于制造堆叠式封装结构的方法中可知，下导体153b可被形成为下半导体封装件105L的一部分，并且上导体154b可被形成为上半导体封装件105U的一部分。因此，可通过减小下导体153b的尺寸并增加上导体154b的尺寸来提高封装件间连接部150b的布置精度和尺寸。
接着，参照图2C，除了封装件间连接部150c以外，根据第一实施例的第二变型示例的堆叠式封装结构100c的构造与根据第一实施例的堆叠式封装结构100a的构造基本上相同。
封装件间连接部150c包括封装件间连接导体，所述封装件间连接导体具有包括下导体155c和上导体154c的堆叠式结构，上导体154c形成在使下导体155c的顶表面暴露的通孔内，同时延伸穿过下模塑料130L，并且上导体154c的一部分突出在下模塑料130L的顶表面之上。下导体155c接触下封装基底110L的顶表面，并且下导体155c的高度小于下模塑料130L的厚度。上导体154c的下部设置在通孔内，并且上导体154c的上部突出在下模塑料130L的顶表面之上。
下导体155c可以是具有柱(例如，通过包括铸造、沉积、粘合、镀覆等的各种方法形成的圆柱体或多棱柱)的形状的导体。类似于图2B中示出的上导体154b，上导体154c可由焊接材料制成，并可具有基本上呈球形或半球形的形状。
此外，下导体155c的竖直高度可小于下模塑料130L的厚度，并可小于上导体154c的竖直高度。下导体155c的水平宽度或面积可小于上导体154c的水平宽度或面积。换句话说，下导体155c的尺寸可小于上导体154c的尺寸。从稍后将描述的用于制造堆叠式封装结构的方法中可知，下导体155c可被形成为下半导体封装件105L的一部分，并且上导体154c可被形成为上半导体封装件105U的一部分。
接着，参照图2D，除了封装件间连接部150d以外，根据第一实施例的第三变型示例的堆叠式封装结构100d的构造与根据第一实施例的堆叠式封装结构100a的构造基本上相同。
封装件间连接部150d包括封装件间连接导体，所述封装件间连接导体具有包括下导体153d和上导体156d的堆叠式结构，上导体156d形成在使下导体153d的顶表面暴露的通孔内，同时延伸穿过下模塑料130L，并且上导体156d的一部分突出在下模塑料130L的顶表面之上。下导体153d接触下封装基底110L的顶表面，并且下导体153d的高度小于下模塑料130L的厚度。上导体156d的下部设置在通孔内，并且上导体156d的上部突出在下模塑料130L的顶表面之上。
下导体153d可与图2B中示出的下导体153b基本上相同。例如，下导体153d可以是下半导体封装件105L的一部分并可由焊接材料制成，使得下导体153d可具有基本上呈球形或半球形的形状。上导体156d可以是上半导体封装件105U的一部分。更具体地讲，上导体156d可通过单独的工艺被附着到上封装基底110U的底表面。上导体156d可以按照杆形(stud)、棍形或柱形由金属制成。可选地，上导体156d可以是下半导体封装件105L的一部分，并可填充下模塑料130L中的孔。
接着，参照图2E，除了封装件间连接部150e以外，根据第一实施例的第四变型示例的堆叠式封装结构100e的构造与根据第一实施例的堆叠式封装结构100a的构造基本上相同。
封装件间连接部150e包括封装件间连接导体，所述封装件间连接导体具有包括下导体155e、上导体156e和中间导体158e的堆叠式结构，上导体156e形成在使下导体155e的顶表面暴露的通孔内，同时延伸穿过下模塑料130L，并且上导体156e的一部分突出在下模塑料130L的顶表面之上，中间导体158e置于下导体155e和上导体156e之间。下导体155e接触下封装基底110L的顶表面，并且下导体155e的高度小于下模塑料130L的厚度。上导体156e的下部设置在通孔内，并且上导体156e的上部突出在下模塑料130L的顶表面之上。中间导体158e置于下导体155e和上导体156e之间。
下导体155e可与图2C中示出的下导体155c或者图2D中示出的上导体156d基本上相同。例如，下导体155e可以是下半导体封装件105L的一部分，并可基本上具有柱形形状。例如，上导体156e可以是作为上半导体封装件105U的一部分的封装凸块。中间导体158e可置于下导体155e和上导体156e之间，以将下导体155e和上导体156e彼此连接，中间导体158e可由例如导电粘合材料制成。
接着，参照图2F，除了屏蔽层171以外，根据第一实施例的第五变型示例的堆叠式封装结构100f的构造与根据第一实施例的堆叠式封装结构100a的构造基本上相同。屏蔽层171可形成在下半导体芯片115L上。更具体地讲，屏蔽层171可被形成为与下半导体芯片115L的一部分以及下模塑料130L的一部分相邻(例如，屏蔽层171可形成在下半导体芯片115L和下模塑料130L的顶表面上)，并且屏蔽层171可被形成为带型。屏蔽层171消除或屏蔽下半导体芯片115L和上半导体芯片115U之间的电磁波。这样，可使下半导体芯片115L和上半导体芯片115U之间的EMI最小化。
根据第一实施例及其变型示例的上述封装件间连接部150a至150e具有包括两个或更多个导体的堆叠式结构。在一个实施例中，包括在封装件间连接部150中的堆叠式导体分别通过单独的工艺形成，并可被形成为下半导体封装件105L一部分或上半导体封装件105U的一部分。各个导体可具有不同的形状、高度或宽度。
在上述第一实施例及其变型示例中，已经描述了包括通过倒装焊接法被安装的下半导体芯片115L的下半导体封装件105L以及包括通过引线接合法被安装的上半导体芯片115U的上半导体封装件105U，但是本发明不限于此。可选地，下半导体封装件105L的下半导体芯片115L以及上半导体封装件105U的上半导体芯片115U可通过倒装焊接法或引线接合法被安装。相反地，与第一实施例及其变型示例不同，下半导体封装件105L的下半导体芯片115L以及上半导体封装件105U的上半导体芯片115U可分别通过引线接合法和倒装焊接法被安装。另外，如上所述，芯片可利用导电通孔电极被电连接到相应的封装基底，并且一个或多个芯片可被包括在每个半导体封装件中。
以下，将参照图3描述根据本发明的第二实施例的堆叠式封装结构。图3是示出根据本发明的第二实施例的堆叠式封装结构的剖视图。这里，除了在上半导体封装件中包括两个竖直堆叠的上半导体芯片之外，图3中示出的堆叠式封装结构的构造与根据本发明的第一实施例的堆叠式封装结构100a的构造基本上相同。因此，在下面的描述中，将着重对该堆叠式封装结构与根据第一实施例的堆叠式封装结构的不同之处进行详细描述，将不再给出对其他组件的描述。
参照图3，根据第二实施例的堆叠式封装结构200a包括堆叠式封装件以及围绕堆叠式封装件的侧表面和顶表面的屏蔽层170，堆叠式封装件包括：下半导体封装件105L；上半导体封装件205U，设置在下半导体封装件105L上，以与下半导体封装件105L隔开预定距离；封装件间连接部150a，将下半导体封装件105L和上半导体封装件205U电连接，同时支撑下半导体封装件105L和上半导体封装件205U之间的空间；绝缘层160，设置在封装件间连接部150a的外周区域，并填充下半导体封装件105L和上半导体封装件205U之间的空间。
上半导体封装件205U包括：上封装基底110U；第一上半导体芯片115U，设置在上封装基底110U的顶表面上；第二上半导体芯片215U，设置在第一上半导体芯片115U的顶表面上；上模塑料130U。这里，第一上半导体芯片115U的构造与根据第一实施例的上半导体芯片115U的构造基本上相同，但由第一上半导体芯片115U指示，以与第二上半导体芯片215U区分开。
第二上半导体芯片215U设置在第一上半导体芯片115U上，并可通过引线240被电连接到上封装基底110U。具体地讲，第二上半导体芯片215U可利用绝缘粘合剂(未示出)被附着到第一上半导体芯片115U的顶表面。设置在第二上半导体芯片215U的顶表面上的芯片焊盘235与设置在上封装基底110U的顶表面上的引线接合焊盘145可通过引线240彼此电连接。可选地，通孔(例如，基底通孔或硅通孔)可用于电连接芯片。
在该实施例中，第一上半导体芯片115U的水平宽度或面积大于第二上半导体芯片215U的水平宽度或面积，但是本公开不限于此。可选地，第一上半导体芯片115U的水平宽度或面积可等于或小于第二上半导体芯片215U的水平宽度或面积。
此外，第一上半导体芯片115U和第二上半导体芯片215U可以是相同类型或不同类型的芯片。
如上所述，为了有助于形成封装件间连接部150a，可在不影响上半导体封装件105U的厚度的情况下减小下半导体封装件105L的总体厚度。因此，如在该实施例中，上半导体封装件205U可包括两个竖直堆叠的半导体芯片，但是本发明不限于此。可选地，上半导体封装件205U可包括三个或更多个竖直堆叠的半导体芯片，所述半导体芯片具有相同的类型或不同的类型。
同时，根据第二实施例的堆叠式封装结构200a包括封装件间连接部150a，但是本公开不限于此。可选地，包括根据第一实施例的变型示例的封装件间连接部150b至150e中的至少一个而不是包括根据第一实施例的封装件间连接部150a，同时包括构造与堆叠式封装结构200a的其他组件的构造基本上相同的其他组件的堆叠式封装结构，或者包括未在此描述的封装件间连接部的堆叠式封装结构也可被包含在公开的实施例的范围内。
以下，将参照图4描述根据第三实施例的堆叠式封装结构。图4是示出根据第三实施例的堆叠式封装结构的剖视图。这里，除了下半导体封装件的下模塑料覆盖下半导体芯片之外，图4中示出的堆叠式封装结构的构造与根据本发明的第一实施例的堆叠式封装结构100a的构造基本上相同。因此，在下面的描述中，将着重对该堆叠式封装结构与根据第一实施例的堆叠式封装结构的不同之处进行详细描述，将不再给出对其他组件的描述。
参照图4，根据第三实施例的堆叠式封装结构300a包括堆叠式封装件以及围绕堆叠式封装件的侧表面和顶表面的屏蔽层170，堆叠式封装件包括：下半导体封装件205L；上半导体封装件105U，设置在下半导体封装件205L上，以与下半导体封装件205L隔开预定距离；封装件间连接部150a，将下半导体封装件205L和上半导体封装件105U电连接，同时支撑下半导体封装件205L和上半导体封装件105U之间的空间；绝缘层160，设置在封装件间连接部150a的外周区域，并填充下半导体封装件205L和上半导体封装件105U之间的空间。
下半导体封装件205L包括：下封装基底110L；下半导体芯片115L，通过倒装焊接法形成在下封装基底110L的顶表面上；下模塑料230L；导电焊球125，形成在下封装基底110L的底表面上。
这里，下模塑料230L可形成在下封装基底110L的顶表面上，以覆盖下半导体芯片115L，即，围绕并覆盖下半导体芯片115L的侧表面和顶表面，同时填充下半导体芯片115L和下封装基底110L之间的空间。
在一个实施例中，根据第三实施例的堆叠式封装结构300a包括根据第二实施例的封装件间连接部150a，但是本公开不限于此。可选地，包括根据第一实施例的变型示例的封装件间连接部150b至150e中的至少一个而不是包括根据第一实施例的封装件间连接部150a，同时包括构造与堆叠式封装结构300a的其他组件的构造基本上相同的其他组件的堆叠式封装结构，或者包括未在此描述的封装件间连接部的堆叠式封装结构也可被包含在本公开的范围内。
以下，将参照图5描述根据第四实施例的堆叠式封装结构。图5是示出根据第四实施例的堆叠式封装结构的剖视图。这里，除了绝缘层填充下半导体封装件和上半导体封装件之间的空间之外，图5中示出的堆叠式封装结构的构造与根据第一实施例的堆叠式封装结构100a的构造基本上相同。因此，在下面的描述中，将着重对该堆叠式封装结构与根据第一实施例的堆叠式封装结构的不同之处进行详细描述，将不再给出对其他组件的描述。
参照图5，根据第四实施例的堆叠式封装结构400a包括堆叠式封装件以及围绕堆叠式封装件的侧表面和顶表面的屏蔽层170，堆叠式封装件包括：下半导体封装件105L；上半导体封装件105U，设置在下半导体封装件105L上，以与下半导体封装件105L隔开预定距离；封装件间连接部150a，将下半导体封装件105L和上半导体封装件105U电连接，同时支撑下半导体封装件105L和上半导体封装件105U之间的空间；绝缘层260，设置在没有形成封装件间连接部150a的区域，并填充下半导体封装件105L和上半导体封装件105U之间的空间。
例如，在该实施例中，绝缘层260水平地设置在封装件间连接部150a的外周区域，并可进一步设置在除了封装件间连接部150a之外的所有区域，同时竖直地填充下半导体封装件105L和上半导体封装件105U之间的空间。由于设置绝缘层260是为了防止屏蔽层170与封装件间连接部150a之间电短路，因此绝缘层260可进一步设置在除了封装件间连接部150a之外的区域，只要其形成在封装件间连接部150a的外周区域以围绕封装件间连接部150a即可。
绝缘层260除具有绝缘性能之外还可具有粘合性能。例如，绝缘层260可包括粘合底层填充材料、介电材料或绝缘带。
根据该实施例的堆叠式封装结构400a的构造与根据第一实施例的堆叠式封装结构100a的构造基本上相同，但是本公开不限于此。可选地，包括绝缘层260而不是包括根据第一实施例的变型示例的堆叠式封装结构100b至100e中的每个中的绝缘层160的堆叠式封装结构也可被包含在本公开的范围内。
以下，将参照图6A至图7E描述制造根据第五实施例的堆叠式封装结构的方法。
图6A至图6I是示出制造根据第五实施例的堆叠式封装结构的方法的剖视图。
首先，通过图6A和图6B中示出的工艺来设置包括形成在其底表面上的上导体152a的上半导体封装件105U，现在将对图6A和图6B进行更加详细的描述。
参照图6A，在包括引线接合焊盘145和其他连接盘(land)或焊盘(未示出)的上封装基底110U上设置上半导体芯片115U。可利用绝缘粘合剂(未示出)将上半导体芯片115U附着到上封装基底110U。上半导体芯片115U可包括设置在其顶表面上的芯片焊盘135和其他焊盘(未示出)。
接着，利用引线140将设置在上半导体芯片115U的顶表面上的芯片焊盘135与设置在上封装基底110U的顶表面上的引线接合焊盘145彼此电连接。然而，可使用其他元件(诸如通孔)来代替将芯片焊盘连接到基底焊盘的引线。在这种情况下，芯片焊盘和基底焊盘可位于允许利用通孔进行连接的不同位置。
接着，在上封装基底110U的顶表面上形成上模塑料130U，以覆盖并围绕上半导体芯片115U。
参照图6B，在上封装基底110U的底表面上形成上导体152a。上导体152a可形成封装件间连接部150a的一部分，同时形成上半导体封装件105U的一部分。可通过例如焊接来形成上导体152a，并且上导体152a可具有例如凸块或小球的形状。
此外，通过图6C至图6F中示出的工艺来设置包括下导体151a的下半导体封装件105L，现在将对图6C至图6F进行更加详细的描述。
参照图6C，在包括其他必要的连接盘或焊盘(未示出)的下封装基底110L上形成多个芯片凸块120。可通过焊接来形成芯片凸块120，并且可将芯片凸块120电连接到下封装基底110L的芯片凸块连接盘(未示出)。
接着，将下半导体芯片115L安装在芯片凸块120上。下半导体芯片115L可被设计为例如倒装芯片，在一个实施例中，下半导体芯片115L可以是逻辑装置。
接着，形成下模塑料130L，使其厚度足以使下半导体芯片115L的顶表面暴露，同时围绕下半导体芯片115L的侧表面。例如，可以按照下面的方式来形成下模塑料130L。在一个实施例中，形成模塑控制膜(molding control film)(未示出)，以使其紧密地接触下半导体芯片115L的顶表面，从而确保模塑控制膜和下封装基底110L之间的空间，接下来用下模塑料130L填充该空间，从而形成下模塑料130L，但是本公开不限于此。可选地，下模塑料130L可被形成为覆盖下半导体芯片115L(参见图4)。
参照图6D，将下模塑料130L的一部分(即，封装件间连接部150a的潜在区域(potential region))去除，从而形成使下封装基底110L的顶表面暴露的一个或多个开口O。开口O可以是通孔。可通过激光打孔来执行将下模塑料130L的一部分去除的操作。
参照图6E，用导电材料填充每个开口O，以形成下导体151a。下导体151a可以是延伸穿过下模塑料130L的过孔。下导体151a可形成封装件间连接部150a的一部分，同时形成下半导体封装件105L的一部分。
参照图6F，在下封装基底110L的底表面上形成焊接凸块或焊球125。可将焊球125电连接到芯片凸块120，并可例如通过焊接来形成焊球125。
在执行了图6A至图6F中示出的工艺之后，参照图6G，在下模塑料130L的顶表面上形成绝缘层160，以从下导体151a的外周区域横向地围绕下导体151a。可例如通过涂覆底层填充材料或者附着绝缘带来执行形成绝缘层160的操作，但是本公开不限于此。尽管未示出，但是可选地，绝缘层160可对应于图6G中示出的绝缘层160的位置形成在上封装基底110U的底表面上，以从上导体152a的外周区域横向地围绕上导体152a。
参照图6H，在具有绝缘层160的下半导体封装件105L上堆叠上半导体封装件105U。更具体地讲，在具有绝缘层160的下半导体封装件105L上设置上半导体封装件105U，接下来加热和/或压缩，从而将下导体151a和上导体152a彼此物理及电结合和连接。结果，彼此物理及电结合和连接的每个下导体151a和上导体152a一体地形成封装件间连接导体，多个封装件间连接导体形成封装件间连接部(参见图2A的150a)。此外，如上所述，绝缘层160可具有粘合性能，使得下半导体封装件105L的下模塑料130L的顶表面和上半导体封装件105U的上封装基底110U的底表面可附着到绝缘层160。
参照图6I，形成电磁屏蔽层170，以围绕作为图6H中示出的工艺的直接产品(resultant product)的六面体堆叠式封装件的侧表面和顶表面。可例如通过涂覆液体屏蔽材料来执行形成电磁屏蔽层170的操作。例如，涂覆可包括涂抹(painting)或喷涂。可选地，可通过镀覆来执行形成屏蔽层170的操作。由于绝缘层160形成在封装件间连接部与堆叠式封装件的外侧之间，因此防止用于屏蔽层170的材料接触封装件间连接部，这防止发生短路。
在用于制造根据该实施例的堆叠式封装结构的上述方法中，可提供根据第一实施例的堆叠式封装结构100a。
然而，在一个实施例中，可通过修改用于制造根据第五实施例的堆叠式封装结构的方法中的图6G中示出的工艺来设置根据第四实施例的堆叠式封装结构400a。例如，在执行了图6A至图6F中示出的工艺之后，可在下模塑料130L的顶表面上的除了形成有下导体151a的区域之外的区域形成绝缘层260(参见图5)，而不是执行图6G中示出的工艺。这样，可在执行了在上封装基底110U的底表面上的除了形成有上导体152a的区域之外的区域形成绝缘层260的工艺之后，执行图6H和图6I中示出的工艺。
接着，将参照图6A至图6I和图7A至图7E中的一些附图来描述制造根据本发明的第六实施例的堆叠式封装结构的方法。图7A至图7E是示出制造根据第六实施例的堆叠式封装结构的方法的剖视图。在描述当前的实施例时，将不再给出对与第五实施例相同和相应的工艺和附图的详细描述。
首先，如图6A中所示地设置上半导体封装件105U。然后，参照图7A，在上封装基底110U的底表面上形成上导体154b。上导体154b可形成封装件间连接部150a(参见图6I)的一部分，同时形成上半导体封装件105U的一部分。可通过例如焊接来形成上导体154b，上导体154b的球可大于第五实施例的上导体的球，但是本公开不限于此。可选地，具有金属杆形、棍形或柱形的上导体(参见图2D的156d或图2E的156e)可作为封装凸块形成在上封装基底110U的底表面上。
此外，通过例如图7B和图7C中示出的工艺来设置包括下导体153b的下半导体封装件105L，现在将详细描述图7B和图7C。
参照图7B，在包括必要的连接盘或焊盘(未示出)的下封装基底110L上形成多个导电芯片凸块120和下导体153b。可例如通过焊接工艺来形成芯片凸块120，并且可将芯片凸块120电连接到下封装基底110L的芯片凸块连接盘(未示出)。可例如通过焊接来形成下导体153b，并且下导体153b可具有球形球或半球形球的形状，但是本公开不限于此。可通过包括铸造、沉积、粘合、镀覆等的各种方法来形成下导体153b。柱形的下导体(参见图2C的155c或图2E的155e)可形成在下封装基底110L的顶表面上。芯片凸块120和下导体153b可同时形成或按照时间顺序形成。此外，芯片凸块120和下导体153b可具有相同的高度或不同的高度。
接着，将下半导体芯片115L安装在芯片凸块120上，并形成下模塑料130L，使其厚度足以使下半导体芯片115L的顶表面暴露，同时围绕下半导体芯片115L的侧表面，但是本公开不限于此。可选地，可形成下模塑料130L，以覆盖下半导体芯片115L(参见图4)。
参照图7C，将下模塑料130L的一部分(即，封装件间连接部150a的潜在区域)去除，从而形成使下导体153b中的每个的顶表面暴露的一个或多个开口O。例如，开口O可以是通孔。在稍后将描述的堆叠工艺中，将上导体154b中的每个的下部插入到每个开口O中(参见图7E)。在下导体153b的水平宽度或面积比上导体154b的水平宽度或面积小的情况下，每个开口O的水平宽度向上逐渐增大。可例如通过激光打孔来执行将下模塑料130L的一部分去除的操作。
接着，在下封装基底110L的底表面上形成焊球125。可将焊球125电连接到芯片凸块120，并且可通过焊接来形成焊球125。
在执行了图6A以及图7A至图7C中示出的工艺之后，参照图7D，在下模塑料130L的顶表面上形成绝缘层160，以从开口O的外周区域围绕开口O。可通过涂覆底层填充材料或者附着绝缘带来执行形成绝缘层160的操作，但是本公开不限于此。尽管未示出，但是绝缘层160可对应于图7D中示出的绝缘层160的位置形成在上封装基底110U的底表面上，以从上导体154b的外周区域围绕上导体154b。
参照图7E，在具有绝缘层160的下半导体封装件105L上堆叠上半导体封装件105U。更具体地讲，在具有绝缘层160的下半导体封装件105L上设置上半导体封装件105U，从而将上导体154b中的每个插入到相应的开口O中，接下来加热和/或压缩，从而将下导体153b和上导体154b彼此物理及电结合和连接。结果，彼此物理及电结合和连接的下导体153b和上导体154b一体地形成封装件间连接部(参见图2B的150b)。此外，如上所述，绝缘层160可具有粘合性能，使得下半导体封装件105L的下模塑料130L的顶表面和上半导体封装件105U的上封装基底110U的底表面可附着到绝缘层160。
接着，以与如图6I中的方式相同的方式形成电磁屏蔽层170，以围绕作为图7E中示出的工艺的直接产品的六面体堆叠式封装件的侧表面和顶表面。
在用于制造根据该实施例的堆叠式封装结构的上述方法中，可提供根据第一实施例的变型示例的堆叠式封装结构100b至100e。
图8是示出包括根据特定实施例的堆叠式封装结构的半导体模块的概念图。
参照图8，半导体模块700包括模块板710以及安装在模块板710上的多个半导体封装件。所述多个半导体封装件中的至少一个可包括根据上述实施例的堆叠式封装结构700a。
根据特定实施例的堆叠式封装结构700a是包括被屏蔽层围绕的堆叠式封装件的层叠封装装置，从而使模块板710上相邻的封装件之间的EMI最小化。
尽管已经参照本公开的示例性实施例具体示出并描述了本公开，但是本领域的普通技术人员应该理解的是，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以对其进行形式和细节上的各种改变。因此，在所有方面，本实施例意在被认为是说明性的而非限制性的，权利要求而非上述描述用于表示本发明的范围。

Claims (44)

1.一种堆叠式封装结构，该堆叠式封装结构包括：
堆叠式封装件，所述堆叠式封装件包括：下半导体封装件；上半导体封装件，设置在下半导体封装件上，并与下半导体封装件隔开预定距离；封装件间连接部，将下半导体封装件和上半导体封装件电连接，同时支撑下半导体封装件和上半导体封装件之间的空间；绝缘层，至少设置在封装件间连接部的外部，并填充下半导体封装件和上半导体封装件之间的空间；
电磁屏蔽层，围绕所述堆叠式封装件的侧表面和顶表面。
2.根据权利要求1所述的堆叠式封装结构，其中，绝缘层包括粘合底层填充材料、介电材料或绝缘带。
3.根据权利要求1所述的堆叠式封装结构，其中，绝缘层设置在除了封装件间连接部之外的所有区域或者部分区域。
4.根据权利要求1所述的堆叠式封装结构，其中，屏蔽层包括软磁材料层、铁氧体碳纳米管层或金属层。
5.根据权利要求1所述的堆叠式封装结构，其中，屏蔽层通过涂覆或镀覆形成。
6.根据权利要求1所述的堆叠式封装结构，其中：
下半导体封装件包括下封装基底、形成在下封装基底的顶表面上的下半导体芯片以及至少围绕下半导体芯片的侧表面的下模塑料，
上半导体封装件包括上封装基底以及形成在上封装基底的顶表面上的上半导体芯片，
封装件间连接部，从下封装基底的顶表面突出并延伸穿过下模塑料，以将下封装基底的顶表面连接到上封装基底的底表面。
7.根据权利要求6所述的堆叠式封装结构，其中，封装件间连接部包括：第一导体，接触下封装基底的顶表面；第二导体，接触上封装基底的底表面。
8.根据权利要求7所述的堆叠式封装结构，其中，下模塑料包括开口，该开口延伸穿过下模塑料，以使下封装基底的顶表面暴露，第一导体嵌入在所述开口中。
9.根据权利要求7所述的堆叠式封装结构，其中，下模塑料包括开口，该开口延伸穿过下模塑料，以使第一导体的表面暴露，第二导体的下部形成在所述开口中，并且第二导体的上部突出到下模塑料的顶表面之上。
10.根据权利要求7所述的堆叠式封装结构，其中，在竖直高度、水平宽度和体积中的至少一个方面，第二导体比第一导体大。
11.根据权利要求7所述的堆叠式封装结构，其中，封装件间连接部还包括第三导体，第三导体置于第一导体和第二导体之间。
12.根据权利要求6所述的堆叠式封装结构，其中，下模塑料使下半导体芯片的顶表面暴露。
13.根据权利要求6所述的堆叠式封装结构，其中，上半导体芯片的水平宽度大于下半导体芯片的水平宽度。
14.根据权利要求6所述的堆叠式封装结构，其中，上半导体封装件还包括竖直堆叠在上半导体芯片的顶表面上的一个或多个半导体芯片。
15.根据权利要求6所述的堆叠式封装结构，其中，绝缘层设置在封装件间连接部的外部，并与下模塑料由相同的材料制成。
16.一种堆叠式封装结构，该堆叠式封装结构包括：
下半导体封装件，所述下半导体封装件包括下封装基底、形成在下封装基底的顶表面上的下半导体芯片以及至少围绕下半导体芯片的侧表面的下模塑料；
上半导体封装件，所述上半导体封装件包括上封装基底以及形成在上封装基底的顶表面上的上半导体芯片，所述上半导体封装件设置在下半导体封装件上，使得上封装基底的底表面与下模塑料隔开预定距离；
封装件间连接部，从下封装基底的顶表面延伸穿过下模塑料，并将下封装基底的顶表面连接到上封装基底的底表面；
绝缘层，至少设置在封装件间连接部的外部，并填充上封装基底的底表面与下模塑料之间的空间；
电磁屏蔽层，围绕包括下半导体封装件、上半导体封装件、封装件间连接部和绝缘层的结构的侧表面和顶表面。
17.一种层叠封装装置，该层叠封装装置包括：
下封装件，至少包括堆叠在下封装基底上的第一下半导体芯片；
上封装件，至少包括堆叠在上封装基底上的第一上半导体芯片；
多个连接导体，设置在上封装基底与下封装基底之间，所述多个连接导体围绕第一下半导体芯片的横向侧部，所述多个连接导体中的每个连接导体至少从下封装基底的顶表面延伸到上封装基底的底表面，以将上封装件物理及电连接到下封装件；
绝缘层，被设置为横向地围绕设置有所述多个连接导体的区域；
电磁屏蔽层，围绕层叠封装装置的侧表面和顶表面。
18.根据权利要求17所述的层叠封装装置，其中：
第一下半导体芯片设置在下封装基底和上封装基底之间，使得第一下半导体芯片位于下封装基底之上并位于上封装基底之下，
第一上半导体芯片设置在上封装基底之上，
绝缘层设置在位于第一下半导体芯片与上封装基底之间的空间中。
19.根据权利要求18所述的层叠封装装置，其中：
绝缘层的内边缘接触所述多个连接导体中的多个最外面的连接导体，
绝缘层的外边缘接触电磁屏蔽层。
20.根据权利要求19所述的层叠封装装置，其中：
所述多个连接导体包括将上封装件与下封装件物理及电连接的所有连接导体。
21.根据权利要求17所述的层叠封装装置，其中：
电磁屏蔽层包括磁性材料层、铁氧体碳纳米管层或金属层。
22.根据权利要求21所述的层叠封装装置，其中：
电磁屏蔽层通过涂覆或镀覆形成。
23.根据权利要求21所述的层叠封装装置，其中：
电磁屏蔽层包括软磁材料，软磁材料包括软金属粉末、软合金粉末和铁氧体材料中的一种或多种。
24.根据权利要求21所述的层叠封装装置，其中：
电磁屏蔽层包括包含氧化铁的铁氧体材料。
25.根据权利要求17所述的层叠封装装置，所述层叠封装装置还包括：
分离区域，位于下封装件和上封装件之间，并将下封装件与上封装件分开预定距离；
下模塑料，至少围绕第一下半导体芯片的侧表面，并设置在分离区域和下封装基底的顶表面之间，
其中，所述多个连接导体中的每个连接导体延伸穿过下模塑料。
26.根据权利要求25所述的层叠封装装置，其中：
每个连接导体包括：第一导体，接触下封装基底的顶表面；第二导体，接触上封装基底的底表面。
27.根据权利要求26所述的层叠封装装置，其中：
下模塑料包括开口，该开口延伸穿过下模塑料，以使下封装基底的顶表面暴露，第一导体嵌入在所述开口中。
28.根据权利要求26所述的层叠封装装置，其中：
在竖直高度、水平宽度和体积中的至少一个方面，第二导体比第一导体大。
29.根据权利要求26所述的层叠封装装置，其中：
第一导体是导电凸块和通孔中的一种，
第二导体是导电凸块和通孔中的一种。
30.根据权利要求29所述的层叠封装装置，其中：
第一导体是直接连接到下封装基底的导电球或凸块，
第二导体是连接在第一导体和上封装基底之间的导电通孔或者导电球或凸块。
31.根据权利要求29所述的层叠封装装置，所述层叠封装装置还包括：
第三导体，第三导体置于第一导体和第二导体之间。
32.根据权利要求17所述的层叠封装装置，其中：
第一下半导体芯片的面积小于第一上半导体芯片的面积。
33.根据权利要求17所述的层叠封装装置，其中：
第一下半导体芯片是堆叠在下封装基底上的多个半导体芯片中的一个。
34.根据权利要求17所述的层叠封装装置，其中：
第一上半导体芯片是堆叠在上封装基底上的多个半导体芯片中的一个。
35.根据权利要求17所述的层叠封装装置，其中：
层叠封装装置具有六面体形状，
电磁屏蔽层完全覆盖层叠封装装置的五个表面。
36.根据权利要求17所述的层叠封装装置，其中，绝缘层包括粘合底层填充材料、介电材料或绝缘带。
37.一种堆叠式封装装置，该堆叠式封装装置包括：
下封装件，至少包括堆叠在下封装基底上的第一下半导体芯片；
上封装件，至少包括堆叠在上封装基底上的第一上半导体芯片；
多个连接导体，设置在上封装基底与下封装基底之间，所述多个连接导体水平地围绕第一下半导体芯片，所述多个连接导体中的每个连接导体至少从下封装基底的顶表面延伸到上封装基底的底表面，以将上封装件物理及电连接到下封装件；
绝缘层，被设置为水平地围绕设置有所述多个连接导体的区域；
电磁屏蔽层，覆盖层叠封装装置的侧表面并与绝缘层接触。
38.根据权利要求37所述的层叠封装装置，其中：
电磁屏蔽层还覆盖层叠封装装置的顶表面。
39.根据权利要求38所述的层叠封装装置，其中：
层叠封装装置具有六面体形状，
电磁屏蔽层完全覆盖层叠封装装置的五个表面。
40.一种制造层叠封装装置的方法，所述方法包括下述步骤：
形成下封装件，所述下封装件至少包括堆叠在下封装基底上的第一下半导体芯片以及围绕第一下半导体芯片的横向侧部的下模塑部；
在下模塑部中形成多个开口；
在所述多个开口中分别形成多个第一导体；
形成上封装件，所述上封装件至少包括堆叠在上封装基底上的第一上半导体芯片；
将上封装件堆叠在下封装件上，使得分别包括所述多个第一导体的多个连接导体设置在上封装基底和下封装基底之间，所述多个连接导体设置在围绕第一下半导体芯片的横向侧部的区域中，其中，所述多个连接导体中的每个连接导体至少从下封装基底的顶表面延伸到上封装基底的底表面，以将上封装件物理及电连接到下封装件；
形成绝缘层，所述绝缘层横向地围绕设置有所述多个连接导体的区域；
形成电磁屏蔽层，所述电磁屏蔽层围绕层叠封装装置的侧表面和顶表面。
41.根据权利要求40所述的制造层叠封装装置的方法，其中：
形成多个第一导体的步骤包括形成导电球、凸块或通孔，
所述多个连接导体中的每个连接导体包括导电球、凸块或通孔以及另一导电球、凸块或通孔。
42.根据权利要求40所述的制造层叠封装装置的方法，其中：
形成电磁屏蔽层的步骤包括在层叠封装装置上涂覆或镀覆电磁屏蔽层，以覆盖层叠封装装置的侧表面和顶表面。
43.根据权利要求42所述的制造层叠封装装置的方法，其中：
电磁屏蔽层与绝缘层接触。
44.根据权利要求40所述的制造层叠封装装置的方法，所述方法还包括下述步骤：
通过形成从下封装基底的顶表面延伸到下封装件的顶表面的导电通孔在所述多个开口中形成所述多个第一导体；
形成多个第二导体，包括在上封装基底的底表面上形成多个球或凸块；
通过将所述多个第一导体与所述多个第二导体对齐来形成连接导体，并执行将每个第一导体与相应的第二导体物理连接的工艺。
CN2011104028182A 2010-12-02 2011-12-02 堆叠式封装结构 Pending CN102487059A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100122012A KR101711045B1 (ko) 2010-12-02 2010-12-02 적층 패키지 구조물
KR10-2010-0122012 2010-12-02

Publications (1)

Publication Number Publication Date
CN102487059A true CN102487059A (zh) 2012-06-06

Family

ID=46152531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104028182A Pending CN102487059A (zh) 2010-12-02 2011-12-02 堆叠式封装结构

Country Status (5)

Country Link
US (2) US8872319B2 (zh)
JP (1) JP5965626B2 (zh)
KR (1) KR101711045B1 (zh)
CN (1) CN102487059A (zh)
TW (1) TWI578485B (zh)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051395A (zh) * 2013-03-15 2014-09-17 英特尔移动通信有限责任公司 芯片堆叠封装及其方法
CN104218030A (zh) * 2013-05-31 2014-12-17 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
CN104377182A (zh) * 2013-08-12 2015-02-25 矽品精密工业股份有限公司 半导体封装件及其制法
CN104584209A (zh) * 2012-08-15 2015-04-29 苹果公司 薄型衬底PoP结构
CN105870023A (zh) * 2014-12-27 2016-08-17 矽品精密工业股份有限公司 封装结构及其制法
CN105898980A (zh) * 2015-02-17 2016-08-24 三星电子株式会社 用于电子装置的电磁屏蔽结构和电子装置
CN106298741A (zh) * 2016-08-11 2017-01-04 国网辽宁省电力有限公司电力科学研究院 一种射频多芯片电路电磁屏蔽结构
CN106449541A (zh) * 2015-08-13 2017-02-22 三星电子株式会社 半导体封装件
CN106486453A (zh) * 2015-08-25 2017-03-08 力成科技股份有限公司 一种柱顶互连型态半导体封装构造及其制造方法
CN106711125A (zh) * 2015-11-12 2017-05-24 艾马克科技公司 半导体封装及其制造方法
CN106997875A (zh) * 2016-01-23 2017-08-01 重庆三峡学院 一种PoP堆叠封装结构及其制造方法
CN107154385A (zh) * 2016-03-04 2017-09-12 讯芯电子科技（中山）有限公司 堆叠封装结构及其制造方法
CN107799479A (zh) * 2016-09-02 2018-03-13 矽品精密工业股份有限公司 电子封装件及其制法
CN108139450A (zh) * 2015-07-03 2018-06-08 泰连感应德国有限公司 电气结构构件和用于制造这种电气结构构件的制造方法
CN108235784A (zh) * 2015-10-13 2018-06-29 琳得科株式会社 半导体装置以及复合片
CN105981166B (zh) * 2014-02-13 2019-04-16 高通股份有限公司 包括具有穿过封装层的侧势垒层的通孔的集成器件
US10624214B2 (en) 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
CN111403302A (zh) * 2020-03-27 2020-07-10 深圳杰微芯片科技有限公司 嵌入式芯片封装方法
CN111524817A (zh) * 2020-05-06 2020-08-11 苏州容思恒辉智能科技有限公司 一种半导体芯片堆叠封装及其形成方法
CN111799230A (zh) * 2019-04-01 2020-10-20 三星电子株式会社 半导体封装件
CN112563249A (zh) * 2019-09-25 2021-03-26 江苏长电科技股份有限公司 集成封装结构
CN113410145A (zh) * 2021-06-21 2021-09-17 东莞记忆存储科技有限公司 六面电磁屏蔽的倒装芯片封装方法
US11488934B2 (en) 2015-11-12 2022-11-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2981795B1 (fr) * 2011-10-25 2015-01-02 Commissariat Energie Atomique Hybridation flip-chip de composants microelectroniques par chauffage local des elements de connexion
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
JP5951414B2 (ja) * 2012-08-29 2016-07-13 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
CN102832182B (zh) * 2012-09-10 2015-01-14 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US8963311B2 (en) * 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
US9331007B2 (en) * 2012-10-16 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming conductive ink layer as interconnect structure between semiconductor packages
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
KR102000678B1 (ko) 2012-10-26 2019-07-16 삼성전자주식회사 반도체 장치 및 이를 제조하는 방법
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9391565B2 (en) 2013-03-15 2016-07-12 TriQuint International PTE, Ltd. Amplifier phase distortion correction based on amplitude distortion measurement
US9705478B2 (en) 2013-08-01 2017-07-11 Qorvo Us, Inc. Weakly coupled tunable RF receiver architecture
KR101494411B1 (ko) * 2013-03-21 2015-02-17 주식회사 네패스 반도체패키지 및 이의 제조방법
KR102076050B1 (ko) 2013-03-29 2020-02-12 삼성전자주식회사 적층형 반도체 패키지
KR101478510B1 (ko) * 2013-03-29 2015-01-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
JP6523252B2 (ja) * 2013-05-02 2019-05-29 テラ‐バリア フィルムズ プライベート リミテッド デンドリマーでカプセル化されたナノ粒子を含むカプセル化バリアスタック
KR102076044B1 (ko) 2013-05-16 2020-02-11 삼성전자주식회사 반도체 패키지 장치
US9508663B2 (en) * 2013-07-24 2016-11-29 Invensense, Inc. Assembly and packaging of MEMS device
JP6464435B2 (ja) * 2013-09-27 2019-02-06 インテル・コーポレーション 受動素子用のスーパーポーザ基板を備えるダイパッケージ
KR101563910B1 (ko) * 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
KR102229202B1 (ko) * 2013-11-07 2021-03-17 삼성전자주식회사 트렌치 형태의 오프닝을 갖는 반도체 패키지 및 그 제조방법
JP6282451B2 (ja) * 2013-12-03 2018-02-21 新光電気工業株式会社 電子装置及び電子装置の製造方法
US9236355B2 (en) 2014-04-17 2016-01-12 Apple Inc. EMI shielded wafer level fan-out pop package
TWI553809B (zh) * 2014-06-24 2016-10-11 思鷺科技股份有限公司 封裝基板結構
US9801282B2 (en) 2014-06-24 2017-10-24 Ibis Innotech Inc. Package structure
US10256180B2 (en) 2014-06-24 2019-04-09 Ibis Innotech Inc. Package structure and manufacturing method of package structure
US10090256B2 (en) * 2014-06-24 2018-10-02 Ibis Innotech Inc. Semiconductor structure
US9859193B2 (en) * 2014-06-24 2018-01-02 Ibis Innotech Inc. Package structure
KR102243285B1 (ko) 2014-07-01 2021-04-23 삼성전자주식회사 반도체 패키지
US9601464B2 (en) 2014-07-10 2017-03-21 Apple Inc. Thermally enhanced package-on-package structure
US9711474B2 (en) * 2014-09-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure with polymeric layer and manufacturing method thereof
CN108807200A (zh) 2014-09-26 2018-11-13 英特尔公司 具有引线键合的多管芯堆叠的集成电路封装
US9613857B2 (en) 2014-10-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure and method
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US10109593B2 (en) 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules
US10796835B2 (en) * 2015-08-24 2020-10-06 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
CN205542769U (zh) 2015-11-30 2016-08-31 奥特斯(中国)有限公司 电子装置和电子设备
US9721903B2 (en) 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US9847304B2 (en) * 2015-12-24 2017-12-19 Intel Corporation Electronic device packages with conformal EMI shielding and related methods
KR102522322B1 (ko) 2016-03-24 2023-04-19 삼성전자주식회사 반도체 패키지
JP6621708B2 (ja) * 2016-05-26 2019-12-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
US10269720B2 (en) 2016-11-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packaging
WO2018067578A1 (en) * 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
US10388637B2 (en) * 2016-12-07 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US11139238B2 (en) 2016-12-07 2021-10-05 Qorvo Us, Inc. High Q factor inductor structure
US10797039B2 (en) 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10319684B2 (en) * 2017-04-11 2019-06-11 STATS ChipPAC Pte. Ltd. Dummy conductive structures for EMI shielding
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
KR20190004964A (ko) * 2017-07-05 2019-01-15 삼성전자주식회사 반도체 패키지
KR102504293B1 (ko) 2017-11-29 2023-02-27 삼성전자 주식회사 패키지 온 패키지 형태의 반도체 패키지
US10347826B1 (en) * 2018-01-08 2019-07-09 Globalfoundries Singapore Pte. Ltd. STT-MRAM flip-chip magnetic shielding and method for producing the same
KR102653893B1 (ko) * 2018-03-22 2024-04-02 삼성전자주식회사 반도체 패키지
US10937741B2 (en) 2018-11-16 2021-03-02 STATS ChipPAC Pte. Ltd. Molded laser package with electromagnetic interference shield and method of making
US11201110B2 (en) * 2019-07-31 2021-12-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package with conductive pillars and method for manufacturing the same
JP7226358B2 (ja) * 2020-02-05 2023-02-21 株式会社デンソー 電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532932A (zh) * 2003-03-25 2004-09-29 精工爱普生株式会社 半导体装置及其制造方法、电子设备、电子仪器
CN101026145A (zh) * 2006-02-23 2007-08-29 三星电子株式会社 包括变压器或天线的半导体封装
CN101572260A (zh) * 2008-04-30 2009-11-04 南亚科技股份有限公司 多芯片堆迭封装体
CN101814484A (zh) * 2009-02-19 2010-08-25 日月光半导体制造股份有限公司 芯片封装体及其制作方法
US20110140247A1 (en) * 2009-12-11 2011-06-16 Reza Argenty Pagaila Integrated circuit packaging system with shielded package and method of manufacture thereof
US20110227209A1 (en) * 2010-03-18 2011-09-22 In Sang Yoon Integrated circuit package system with package stacking and method of manufacture thereof

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698919B2 (ja) 1988-07-27 1998-01-19 ペガサスミシン製造 株式会社 縁かがり縫いミシンにおける空環及びその作製方法
JPH0241449U (zh) * 1988-09-10 1990-03-22
JPH08288686A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置
JP2001298115A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
JP2003115691A (ja) 2001-10-04 2003-04-18 Tdk Corp フィルム状ｅｍｉフィルタ
JP2003124011A (ja) * 2001-10-09 2003-04-25 Hitachi Ltd 電磁波吸収材及びそれを用いた製品
JP2003124236A (ja) * 2001-10-09 2003-04-25 Mitsui Chemicals Inc 接着材料およびそれらを用いたスタックパッケージ
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
KR20040026530A (ko) * 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
TWI257135B (en) * 2005-03-29 2006-06-21 Advanced Semiconductor Eng Thermally enhanced three dimension package and method for manufacturing the same
US7429787B2 (en) * 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
KR100800478B1 (ko) * 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
KR20080023996A (ko) 2006-09-12 2008-03-17 주식회사 하이닉스반도체 반도체 패키지
JP5074738B2 (ja) * 2006-10-24 2012-11-14 リンテック株式会社 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法
JP4972391B2 (ja) * 2006-12-13 2012-07-11 新光電気工業株式会社 シールドケース付パッケージおよびシールドケース付パッケージの製造方法
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
KR101336569B1 (ko) * 2007-05-22 2013-12-03 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
JP4569605B2 (ja) * 2007-07-09 2010-10-27 日本テキサス・インスツルメンツ株式会社 半導体装置のアンダーフィルの充填方法
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8952511B2 (en) * 2007-12-18 2015-02-10 Intel Corporation Integrated circuit package having bottom-side stiffener
US8193624B1 (en) * 2008-02-25 2012-06-05 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
US8039942B2 (en) * 2008-06-17 2011-10-18 Stats Chippac Ltd. Ball grid array package stacking system
KR20100002875A (ko) 2008-06-30 2010-01-07 주식회사 하이닉스반도체 반도체 패키지
US7859094B2 (en) * 2008-09-25 2010-12-28 Stats Chippac Ltd. Integrated circuit package system for stackable devices
KR20100075204A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 스터드 범프를 이용한 적층형 반도체 패키지, 반도체 패키지 모듈, 및 그 제조방법
US8304880B2 (en) * 2010-09-14 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532932A (zh) * 2003-03-25 2004-09-29 精工爱普生株式会社 半导体装置及其制造方法、电子设备、电子仪器
CN101026145A (zh) * 2006-02-23 2007-08-29 三星电子株式会社 包括变压器或天线的半导体封装
CN101572260A (zh) * 2008-04-30 2009-11-04 南亚科技股份有限公司 多芯片堆迭封装体
CN101814484A (zh) * 2009-02-19 2010-08-25 日月光半导体制造股份有限公司 芯片封装体及其制作方法
US20110140247A1 (en) * 2009-12-11 2011-06-16 Reza Argenty Pagaila Integrated circuit packaging system with shielded package and method of manufacture thereof
US20110227209A1 (en) * 2010-03-18 2011-09-22 In Sang Yoon Integrated circuit package system with package stacking and method of manufacture thereof

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584209B (zh) * 2012-08-15 2018-01-19 苹果公司 薄型衬底PoP结构
CN104584209A (zh) * 2012-08-15 2015-04-29 苹果公司 薄型衬底PoP结构
CN104051395B (zh) * 2013-03-15 2018-01-12 英特尔德国有限责任公司 芯片堆叠封装及其方法
US9985005B2 (en) 2013-03-15 2018-05-29 Intel Deutschland Gmbh Chip package-in-package
CN104051395A (zh) * 2013-03-15 2014-09-17 英特尔移动通信有限责任公司 芯片堆叠封装及其方法
CN104218030A (zh) * 2013-05-31 2014-12-17 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
CN104218030B (zh) * 2013-05-31 2017-09-26 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
CN104377182A (zh) * 2013-08-12 2015-02-25 矽品精密工业股份有限公司 半导体封装件及其制法
CN105981166B (zh) * 2014-02-13 2019-04-16 高通股份有限公司 包括具有穿过封装层的侧势垒层的通孔的集成器件
CN105870023A (zh) * 2014-12-27 2016-08-17 矽品精密工业股份有限公司 封装结构及其制法
US10624214B2 (en) 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
CN105898980B (zh) * 2015-02-17 2021-03-02 三星电子株式会社 用于电子装置的电磁屏蔽结构和电子装置
CN105898980A (zh) * 2015-02-17 2016-08-24 三星电子株式会社 用于电子装置的电磁屏蔽结构和电子装置
CN108139450A (zh) * 2015-07-03 2018-06-08 泰连感应德国有限公司 电气结构构件和用于制造这种电气结构构件的制造方法
CN106449541A (zh) * 2015-08-13 2017-02-22 三星电子株式会社 半导体封装件
CN106486453A (zh) * 2015-08-25 2017-03-08 力成科技股份有限公司 一种柱顶互连型态半导体封装构造及其制造方法
CN108235784B (zh) * 2015-10-13 2021-05-25 琳得科株式会社 半导体装置以及复合片
CN108235784A (zh) * 2015-10-13 2018-06-29 琳得科株式会社 半导体装置以及复合片
CN106711125A (zh) * 2015-11-12 2017-05-24 艾马克科技公司 半导体封装及其制造方法
US11488934B2 (en) 2015-11-12 2022-11-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
CN106711125B (zh) * 2015-11-12 2022-08-02 艾马克科技公司 半导体封装及其制造方法
CN106997875A (zh) * 2016-01-23 2017-08-01 重庆三峡学院 一种PoP堆叠封装结构及其制造方法
CN107154385A (zh) * 2016-03-04 2017-09-12 讯芯电子科技（中山）有限公司 堆叠封装结构及其制造方法
CN106298741A (zh) * 2016-08-11 2017-01-04 国网辽宁省电力有限公司电力科学研究院 一种射频多芯片电路电磁屏蔽结构
CN107799479A (zh) * 2016-09-02 2018-03-13 矽品精密工业股份有限公司 电子封装件及其制法
CN111799230A (zh) * 2019-04-01 2020-10-20 三星电子株式会社 半导体封装件
US11862571B2 (en) 2019-04-01 2024-01-02 Samsung Electronics Co., Ltd. Semiconductor package
CN112563249A (zh) * 2019-09-25 2021-03-26 江苏长电科技股份有限公司 集成封装结构
CN111403302A (zh) * 2020-03-27 2020-07-10 深圳杰微芯片科技有限公司 嵌入式芯片封装方法
CN111524817A (zh) * 2020-05-06 2020-08-11 苏州容思恒辉智能科技有限公司 一种半导体芯片堆叠封装及其形成方法
CN113410145A (zh) * 2021-06-21 2021-09-17 东莞记忆存储科技有限公司 六面电磁屏蔽的倒装芯片封装方法

Also Published As

Publication number Publication date
JP5965626B2 (ja) 2016-08-10
KR101711045B1 (ko) 2017-03-02
US20150024545A1 (en) 2015-01-22
US8872319B2 (en) 2014-10-28
KR20120060486A (ko) 2012-06-12
TWI578485B (zh) 2017-04-11
JP2012119688A (ja) 2012-06-21
US9520387B2 (en) 2016-12-13
TW201230284A (en) 2012-07-16
US20120139090A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
CN102487059A (zh) 堆叠式封装结构
US9070691B2 (en) Semiconductor package and stacked semiconductor package having the same
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
US7183652B2 (en) Electronic component and electronic configuration
CN106711118B (zh) 电子封装件及其制法
US9595509B1 (en) Stacked microelectronic package assemblies and methods for the fabrication thereof
US20070018308A1 (en) Electronic component and electronic configuration
CN111128908B (zh) 三维堆叠电路结构及其制备方法
US20060102995A1 (en) Apparatus for stacking electrical components using insulated and interconnecting via
CN107293520A (zh) 堆叠型半导体封装件
CN112992476A (zh) 变压器，以及封装模块
CN108269790A (zh) 具有集成天线的封装的装置
CN111029324A (zh) 三维微波模块电路结构及其制备方法
KR101101435B1 (ko) 반도체 디바이스 및 그 제조 방법
US11721686B2 (en) Semiconductor package structure and packaging method thereof
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
CN218385222U (zh) 电感结构
CN113169143B (zh) 半导体封装结构及其封装方法
US11373933B2 (en) Semiconductor package including composite molding structure
JP5699342B2 (ja) 電子モジュール、電子モジュールの製造方法
CN114256191A (zh) 插入件和包括该插入件的半导体封装件
CN104051393A (zh) 具有高支护外围焊料凸块的晶片级封装器件
CN111029338A (zh) 电路基板及堆叠电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120606