TWI578485B - 堆疊的封裝結構、封裝層疊裝置及其製造方法 - Google Patents

堆疊的封裝結構、封裝層疊裝置及其製造方法 Download PDF

Info

Publication number
TWI578485B
TWI578485B TW100144086A TW100144086A TWI578485B TW I578485 B TWI578485 B TW I578485B TW 100144086 A TW100144086 A TW 100144086A TW 100144086 A TW100144086 A TW 100144086A TW I578485 B TWI578485 B TW I578485B
Authority
TW
Taiwan
Prior art keywords
package
conductors
semiconductor wafer
package substrate
conductor
Prior art date
Application number
TW100144086A
Other languages
English (en)
Other versions
TW201230284A (en
Inventor
金容勳
李稀石
辛成浩
俞世浩
李允熙
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201230284A publication Critical patent/TW201230284A/zh
Application granted granted Critical
Publication of TWI578485B publication Critical patent/TWI578485B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

堆疊的封裝結構、封裝層疊裝置及其製造方法 【對相關申請案之對照參考】
本申請案主張2010年12月2日在韓國智慧產權局申請之韓國專利申請案第10-2010-0122012號之優先權以及在35 U.S.C.119下自其產生之所有權利，此案之全部內容以引用的方式併入本文中。
本揭露內容是關於一種堆疊的封裝結構。
半導體封裝被日益開發以滿足包含多功能、高容量、緊密性以及小尺寸之要求。為了跟上發展，已提出系統級封裝(system in package；SIP)，其中將多個半導體封裝整合為一單一半導體封裝，從而實現高容量以及多功能，同時顯著地減小半導體封裝之尺寸。
SIP之一技術為垂直地堆疊經個別組裝且已經歷電測試之半導體封裝。此被稱作封裝層疊(package-on-package；POP)或堆疊的封裝。
在堆疊的封裝中，由於多個半導體封裝嵌入至單一電子裝置中，因此在半導體封裝之間可能產生電磁干擾(electromagnetic interference；EMI)，因此使電子裝置之總體效能降級且引起電子裝置之故障。
本揭露內容提供一種堆疊的封裝結構，其可藉由有效地抑制自堆疊的封裝所產生之電磁波使電磁干擾(EMI) 最小化。
本揭露內容之以上以及其他目標將在較佳實施例之以下描述中描述或因較佳實施例之以下描述而顯而易見。
根據一實施例，提供一種堆疊的封裝，其包含：下部半導體封裝；上部半導體封裝，其安置於下部半導體封裝上且與下部半導體封裝間隔開預定距離；封裝間連接部分，其電連接下部半導體封裝與上部半導體封裝，同時支撐其間之空間；以及絕緣層，其至少安置於封裝間連接部分之外部且填充下部半導體封裝與上部半導體封裝之間的空間；以及電磁屏蔽層，其包圍堆疊的封裝之側表面以及頂表面。
根據另一實施例，提供一種堆疊的封裝結構，堆疊的封裝結構包含：下部半導體封裝，其包含下部封裝基板、形成於下部封裝基板之頂表面上的下部半導體晶片，以及至少包圍下部半導體晶片之側表面的下部模製化合物；上部半導體封裝，其包含上部封裝基板，以及形成於上部封裝基板之頂表面上的上部半導體晶片，所述上部半導體晶片安置於下部半導體封裝上使得上部封裝基板之底表面與下部模製化合物間隔開預定距離；封裝間連接部分，其自下部封裝基板之頂表面延伸穿過下部模製化合物，且將下部封裝基板之頂表面連接至上部封裝基板之底表面；絕緣層，其至少安置於封裝間連接部分之外部且填充上部封裝基板之底表面與下部模製化合物之間的空間；以及電磁屏蔽層，其包圍包含下部半導體封裝、上部半導體封裝、封 裝間連接部分以及絕緣層的結構之側表面以及頂表面。
根據另一實施例，揭露一種封裝層疊裝置。封裝層疊裝置包含：下部封裝，其至少包含堆疊於下部封裝基板上之第一下部半導體晶片；上部封裝，其至少包含堆疊於上部封裝基板上之第一上部半導體晶片；多個連接導體，其安置於上部封裝基板與下部封裝基板之間，此多個連接導體包圍第一下部半導體晶片之側面，且此多個連接導體中之每一連接導體至少自下部封裝基板之頂表面延伸至上部封裝基板之底表面以將上部封裝實體且電連接至下部封裝；絕緣層，其經安置以側向地包圍安置有此多個連接導體之區域；以及電磁屏蔽層，其包圍封裝層疊裝置之側表面以及頂表面。
根據另一實施例，揭露一種封裝層疊裝置。封裝層疊裝置包含：下部封裝，其至少包含堆疊於下部封裝基板上之第一下部半導體晶片；上部封裝，其至少包含堆疊於上部封裝基板上之第一上部半導體晶片；多個連接導體，其安置於上部封裝基板與下部封裝基板之間，此多個連接導體水平地包圍第一下部半導體晶片，且此多個連接導體中之每一連接導體至少自下部封裝基板之頂表面延伸至上部封裝基板之底表面以將上部封裝實體且電連接至下部封裝；絕緣層，其經安置以水平地包圍安置有此多個連接導體之區域；以及電磁屏蔽層，其覆蓋封裝層疊裝置之側表面且接觸絕緣層。
根據另一實施例，揭露一種形成封裝層疊裝置之方 法。方法包含：形成下部封裝，其至少包含堆疊於下部封裝基板上之第一下部半導體晶片以及包圍第一下部半導體晶片之側面的下部模製部分；在下部模製部分中形成多個開口；形成上部封裝，其至少包含堆疊於上部封裝基板上之第一上部半導體晶片；分別在此多個開口中形成多個第一導體；將上部封裝堆疊於下部封裝上，使得包含此多個第一導體之多個連接導體分別安置於上部封裝基板與下部封裝基板之間，此多個連接導體安置於包圍第一下部半導體晶片之側面的區域中，且其中此多個連接導體中之每一連接導體至少自下部封裝基板之頂表面延伸至上部封裝基板之底表面以將上部封裝實體且電連接至下部封裝；形成絕緣層以側向地包圍安置有此多個連接導體之區域；以及形成電磁屏蔽層以包圍封裝層疊裝置之側表面以及頂表面。
藉由參看所附圖式詳細描述本揭露內容之各種實施例，本揭露內容之以上以及其他特徵與優點將變得更顯而易見。
現將在下文參看展示各種實施例的隨附圖式更充分地描述本揭露內容。然而，本發明可按不同形式體現且不應被解釋為限於本文中所闡述之實施例。在附圖中，為了清晰起見，層以及區域之厚度被誇示。
亦應理解，當層、元件或基板被稱作“在另一層、元件或基板上”、“在另一層、元件或基板上方”、“在另 一層、元件或基板下方”、“連接至”或“耦接至”另一層、元件或基板時，其可直接在另一層、元件或基板上、上方、下方、直接連接至或耦接至另一層、元件或基板，或亦可存在介入層、元件或基板。對比而言，當元件被稱作“直接在另一元件上”、“直接在另一元件上方”、“直接在另一元件下方”、“直接連接至”或“直接耦接至”另一元件時，不存在介入元件。然而，如本文中所使用，術語“接觸”暗示直接接觸，除非另有指示。
如本文中所使用，單數形式“一”以及“所述”意欲亦包含複數形式，除非上下文另有清晰指示。應進一步理解，術語“包括”或“包含”在於此說明書中使用時指所陳述特徵、區域、整體、步驟、操作、元件及/或組件之存在，且並不排除一或多個其他特徵、區域、整體、步驟、操作、元件、組件及/或其群組之存在或添加。
將藉由理想示意圖參照平面圖及/或橫截面圖描述本文中所描述之實施例。因此，例示性視圖可根據製造技術及/或容許度而變化。因此，所揭露之實施例並不限於視圖中所展示之實施例，而包含以製造程序為基礎所形成的修改組態。因此，在圖中所例示之區域具有示意性性質，且圖中所展示的區域之形狀例示元件之區域的特定形狀，且特定性質以及形狀不限制本發明之態樣。
如本文中所使用的諸如“相同”、“平坦”或“共平面”之術語在指代定向、佈局、位置、形狀、尺寸、量或其他量度時未必意謂精確相同的定向、佈局、位置、形狀、 尺寸、量或其他量度，而意欲包含(例如)歸因於製造程序而可能發生之可接受變化內的幾乎相同的定向、佈局、位置、形狀、尺寸、量或其他量度。
為了易於描述，諸如“在......下”、“在......下方”、“下部”、“在......上方”、“上部”以及其類似者之空間相對術語可在本文中用以描述如在圖中所說明的一元件或特徵與另一(多個)元件或特徵之關係。應理解，此等空間相對術語意欲包含除了圖中所描繪之定向之外的在使用或操作中的裝置之不同定向。舉例而言，若翻轉圖中之裝置，則描述為“在其他元件或特徵下方”或“在其他元件或特徵下”之元件將定向為“在其他元件或特徵上方”。因此，例示性術語“在......下方”可包含“在......上方”以及“在......下方”之兩個定向。裝置可以其他方示定向(旋轉90度或按其他定向)，且相應地解譯本文中所使用之空間相對描述詞。
應理解，儘管術語第一、第二等可在本文中用以描述各種元件，但此等元件不應受此等術語限制。除非另有指示，否則此等術語僅用以將一元件與另一者區分開。舉例而言，在不脫離本揭露內容之教示的情況下，可將第一晶片稱作第二晶片，且類似地，可將第二晶片稱作第一晶片。
除非另有定義，否則本文中所使用之所有術語(包含技術以及科學術語)具有與由一般熟習本揭露內容所屬技術者通常理解之含義相同的含義。應進一步理解，諸如在普通使用之詞典中所定義之術語的術語應解譯為具有與其 在相關技術及/或本申請案之情況下的含義一致之含義，且不應按理想化或過於形式化的意義來解譯，除非本文中明確地如此定義。
下文，將參看圖1以及圖2A至圖2F描述根據第一實施例之堆疊的封裝結構以及其修改實例。圖1為說明在根據某些實施例之堆疊的封裝結構中所包含的下部封裝以及封裝間連接部分之平面圖，且圖2A至圖2F為說明根據第一實施例以及其修改實例之堆疊的封裝結構的橫截面圖。圖2A至圖2F中所展示之堆疊的封裝結構包含具有相同組態(除了每一封裝間連接部分外)之下部以及上部封裝。因此，在以下描述中，將首先參看圖1以及圖2A描述根據第一實施例之堆疊的封裝結構，且接著將詳細描述在圖2B至圖2F中所展示的根據第一實施例之修改實例之堆疊的封裝結構，其強調與根據第一實施例之堆疊的封裝結構之差異(亦即封裝間連接部分)，且將不提供其他組件之描述。
參看圖1以及圖2A，根據第一實施例之堆疊的封裝結構100a包含：下部半導體封裝105L；上部半導體封裝105U，其安置於下部半導體封裝105L上，與下部半導體封裝105L間隔開預定距離；封裝間連接部分150a，其電連接下部半導體封裝105L與上部半導體封裝105U，同時支撐其間之空間；絕緣層160，其安置於封裝間連接部分150a之外部且填充下部半導體封裝105L與上部半導體封裝105U之間的空間；以及屏蔽層170，其包圍包含前述組 件(亦即，下部半導體封裝105L、上部半導體封裝105U、封裝間連接部分150a以及絕緣層160)的結構之側表面以及頂表面。在以下描述中，為了方便解釋，包含下部半導體封裝105L、上部半導體封裝105U、封裝間連接部分150a以及絕緣層160之結構(排除屏蔽層170)將被稱作堆疊的封裝，且包含堆疊的封裝以及屏蔽層170之結構將被稱作堆疊的封裝結構或封裝層疊裝置。
下部半導體封裝105L包含下部封裝基板110L、形成於下部封裝基板110L之頂表面上的下部半導體晶片115L、下部模製化合物130L，以及形成於下部封裝基板110L之底表面上的傳導性焊球125。
下部封裝基板110L可為用於封裝之基板(亦即，封裝基板)，例如，印刷電路板或陶瓷板。
下部半導體晶片115L可為諸如微處理器之邏輯裝置。可藉由覆晶結合將下部半導體晶片115L安裝於下部封裝基板110L上。因此，將多個傳導性晶片凸塊120安置於下部封裝基板110L與下部半導體晶片115L之間以電連接下部封裝基板110L與下部半導體晶片115L。傳導性晶片凸塊120可藉由焊接製程形成。儘管僅展示一個下部半導體晶片115L，但下部半導體封裝105L可包含配置於堆疊中且包含第一、第二等晶片之多個半導體晶片。晶片中之一或多者可為邏輯晶片，且晶片中之一或多者可為另一類型之晶片，諸如記憶體晶片。某些晶片可具有組合式邏輯(combined logic)以及記憶體儲存功能性。
下部模製化合物130L可在下部封裝基板110L之頂表面上形成模製層，且可形成以包圍下部半導體晶片115L之側表面，同時填充下部半導體晶片115L與下部封裝基板110L之間的空間。另外，下部模製化合物130L包圍稍後將描述的封裝間連接部分150a之一部分(151a)的側表面，此部分延伸穿過下部模製化合物130L。下部模製化合物130L可包含環氧樹脂模製化合物(epoxy molding compound；EMC)或聚醯亞胺。
在此實施例中，下部模製化合物130L具有實質上與下部半導體晶片115L之高度相同或小於下部半導體晶片115L之高度的高度，因此暴露下部半導體晶片115L之頂表面。如上文所述，在下部半導體晶片115L之頂表面暴露至下部模製化合物130L之外部的情況下，下部半導體封裝105L之總厚度以及堆疊的封裝結構100a之總厚度減小，且熱耗散特性得以改良。另外，對高溫製程之抵抗性以及抗彎曲或抗扭曲性可增加。此外，由於在不使用模製化合物之情況下直接將實體壓力施加至下部半導體晶片115L之一表面，因此可穩定地使用柵格陣列技術或多層模製技術。若下部模製化合物130L之厚度減小，則可減小稍後將描述的封裝間連接部分150a之總高度，藉此便利封裝間連接部分150a之形成，但所揭露之實施例不限於此。或者，下部模製化合物130L可形成以覆蓋下部半導體晶片115L(見圖4)。
焊球125可為用於將堆疊的封裝結構100a電連接至 模組板或主電路板之組件。亦可使用焊料凸塊替代焊球125。
上部半導體封裝105U可包含上部封裝基板110U、形成於上部封裝基板110U之頂表面上的上部半導體晶片115U，以及上部模製化合物130U。
上部封裝基板110U可為用於封裝之基板(亦即，封裝基板)，例如，印刷電路板或陶瓷板。
上部半導體晶片115U可為DRAM或快閃記憶體。在一實施例中，可藉由線結合將上部半導體晶片115U安裝於上部封裝基板110U上。因此，上部半導體晶片115U與上部封裝基板110U可藉由導線140電連接。詳細而言，使用絕緣黏著劑119將上部半導體晶片115U附著至上部封裝基板110U之頂表面。安置於上部半導體晶片115U之頂表面上的晶片墊135與安置於上部封裝基板110U之頂表面上的線結合墊145可藉由導線140電連接。然而，無需使用線結合，且可使用諸如穿孔(through via)(亦即，基板穿孔或矽穿孔)之其他連接將上部半導體晶片115U電連接至上部封裝基板110U。另外，儘管僅展示一個上部半導體晶片115U，但上部半導體封裝105U可包含配置於堆疊中且包含第一、第二等晶片之多個半導體晶片。晶片中之一或多者可為邏輯晶片，且晶片中之一或多者可為另一類型之晶片，諸如記憶體晶片。某些晶片可具有組合式邏輯以及記憶體儲存功能性。
在一實施例中，上部半導體晶片115U可具有大於下 部半導體晶片115L的水平寬度或面積。在一實施例中，由於稍後將描述之封裝間連接部分150a安置於上部封裝基板110U之底表面與下部封裝基板110L之頂表面之間，因此由封裝間連接部分150a所佔據之面積不受上部半導體晶片115U之面積影響，而受下部半導體晶片115L之面積影響。因此，上部半導體晶片115U可在水平方向上大於下部半導體晶片115L，藉此改良空間效率同時減小空間限制。然而，當前的實施例並不將上部封裝基板110U以及下部封裝基板110L之尺寸限於本文中所說明之實例。上部半導體晶片115U在水平寬度或面積上可大於或小於下部半導體晶片115L。
上部模製化合物130U可形成上部模製層，其形成於上部封裝基板110U之頂表面上，以便覆蓋且包圍上部半導體晶片115U。上部模製化合物130U可包含環氧樹脂模製化合物(EMC)或聚醯亞胺。
在一實施例中，上部半導體封裝105U與下部半導體封裝105L在垂直方向上彼此間隔開預定距離，且為上下配置。詳細而言，預定空間存在於上部封裝基板110U之底表面與下部模製化合物130L及/或下部半導體晶片115L之間。預定空間亦在本文中被稱作分隔區域。
封裝間連接部分150a包含水平地安置於下部半導體晶片115L周圍(例如)以包圍下部半導體晶片115L之多個封裝間連接導體。封裝間連接部分150a可包含包圍下部半導體晶片115L之側面的內區域，且所述內區域之側由 外周邊區域包圍。舉例而言，在一實施例中，封裝間連接導體可按陣列形成及/或可形成包圍下部半導體晶片115L之一系列同心環(例如，矩形)，如圖1中所示。然而，亦可實施其他配置。
封裝間連接部分150a可電連接下部半導體封裝105L與上部半導體封裝105U，同時垂直地支撐下部半導體封裝105L與上部半導體封裝105U之間的空間，藉此電連接且實體連接此兩個封裝。更特定言之，封裝間連接部分150a實體連接且電連接下部封裝基板110L之頂表面與上部封裝基板110U之底表面。為此，每一封裝間連接導體150a自下部封裝基板110L之頂表面延伸或突出穿過下部模製化合物130L，以將下部封裝基板110L之頂表面連接至上部封裝基板110U之底表面。封裝間連接導體可連接(例如)至下部封裝基板110L上之墊以及上部封裝基板110U上之墊，此等墊連接至基板內之電路，用於將信號發送至所安裝之上部半導體晶片115U以及下部半導體晶片115L以及自所安裝之上部半導體晶片115U以及下部半導體晶片115L發送信號。
封裝間連接部分150a的總體或一部分可實質上形成為下部半導體封裝105L之部分及/或上部半導體封裝105U之部分。另外，封裝間連接部分150a可包含單一導體或多個導體之堆疊的結構，此等導體可藉由獨立的製程形成或可具有不同之形狀、高度以及寬度。
在一實施例中，封裝間連接部分150a中之每一者包 含下部導體151a以及上部導體152a，下部導體151a具有與下部模製化合物130L之厚度相同的高度同時延伸穿過下部模製化合物130L以接著接觸下部封裝基板110L之頂表面，且上部導體152a安置於下部導體151a上且接觸上部封裝基板110U之底表面。
因此，在此實施例中，上部導體152a支撐下部半導體封裝105L與上部半導體封裝105U之間的空間。此處，下部導體151a可形成為貫孔(via)，且上部導體152a可由焊接材料製成。在以下描述中，待形成為貫孔之組件意謂其可藉由貫孔形成製程(亦即，藉由移除下部模製化合物130L之一部分形成通孔以便暴露下部封裝基板110L之頂表面且用傳導性材料填充通孔之製程)形成。貫孔亦可被稱作穿孔，或當用傳導性材料填充時被稱作傳導性穿孔。另外，定義為由焊接材料製成及/或為凸塊或球之組件意謂其可藉由焊接製程形成。然而，本揭露內容不限於此。或者，封裝間連接部分150a可具有包含各種導體的堆疊的結構(見圖2B至圖2E)。
在一實施例中，將絕緣層160(其防止在稍後將描述之屏蔽層170與封裝間連接部分150a之間的電短路)水平地安置於封裝間連接部分150a之外部以便包圍封裝間連接部分150a(例如，包圍安置有封裝間連接導體之區域)，且垂直地安置以填充下部半導體封裝105L與上部半導體封裝105U之間的空間。更特定言之，在一實施例中，絕緣層160垂直地接觸下部模製化合物130L之頂表面以及 上部封裝基板110U之底表面。另外，絕緣層160可水平地安置於周邊區域中，例如，在由如圖1中所示之點線輪廓的區域之外部。因而，絕緣層160之內側表面或內邊緣可藉由接觸最外封裝間連接導體中之一或多者而接觸封裝間連接部分150a，且絕緣層160之外側表面或外邊緣可接觸屏蔽層170。此外，絕緣層160可填充上部半導體封裝105U與下部半導體封裝105L之間的整個垂直距離以充當實體障壁(例如，充當插塞)，以防止在沈積屏蔽層170時來自屏蔽層170之傳導性材料接觸封裝間連接部分150a並引起與封裝間連接部分150a的短路。
除了絕緣性質之外，絕緣層160亦可具有黏著性質。舉例而言，絕緣層160可包含黏著性底部填充材料、介電材料或絕緣膠帶。或者，絕緣層160可由與下部模製化合物130L相同的材料(例如，環氧樹脂模製化合物(EMC)或聚醯亞胺)形成。
在一實施例中，包含下部半導體封裝105L、上部半導體封裝105U、封裝間連接部分150a以及絕緣層160之結構(亦即，堆疊的封裝)可具有六面體形狀。
在一實施例中，屏蔽層170形成以包圍且覆蓋六面體堆疊封裝之表面(特定言之，頂表面以及側表面，排除安置有焊球125之其底表面)。屏蔽層170(因為其屏蔽電磁輻射，所以亦被稱作電磁屏蔽層170)移除自堆疊的封裝結構100a中所包含的下部半導體晶片115L或上部半導體晶片115U所產生之電磁波，防止電磁波發射至外部，或 防止外部電磁波影響下部半導體晶片115L或上部半導體晶片115U，藉此使EMI最小化。
屏蔽層170可具有傳導率。屏蔽層170可包含(例如)軟磁材料、鐵氧體奈米管或金屬層。軟磁材料之實例可包含軟金屬粉末、軟合金粉末或鐵氧體材料。鐵氧體材料之實例可包含氧化鐵(諸如，FeO、Fe2O3、Fe2O4或Fe3O4)以及與氧化鐵組合使用之至少一金屬。與氧化鐵組合使用的金屬之實例可包含鎳(Ni)、鋅(Zn)、錳(Mn)、鈷(Co)、鎂(Mg)、鋁(Al)、鋇(Ba)、銅(Cu)以及鐵(Fe)。鐵氧體材料具有高的電阻率以及低的磁飽和。另外，由於鐵氧體材料具有低的機械強度，因此可將其與金屬組合使用。軟磁材料可連續或不連續地配置於屏蔽層170內。
可藉由塗佈或電鍍(指用於製造堆疊的封裝結構之方法，其將稍後描述)而形成屏蔽層170。若藉由塗佈或電鍍形成屏蔽層170，則其可具有小的厚度。在此情況下，堆疊的封裝結構100a與其鄰近封裝結構之間的EMI可最小化，同時防止堆疊的封裝結構100a因屏蔽層170而過大。
此外，即使藉由塗佈或電鍍形成屏蔽層170，在下部半導體封裝105L與上部半導體封裝105U之間所暴露的封裝間連接部分150a之部分(見152a)仍由絕緣層160包圍，藉此允許部分152a與屏蔽層170之間電性斷接。結果，因為絕緣層160包圍暴露的封裝間連接部分150a，所以用於形成屏蔽層170之屏蔽材料不可在塗佈或電鍍期間穿透至下部半導體封裝105L與上部半導體封裝105U之間的空 間中。因此，易於將封裝間連接部分150a與屏蔽層170彼此電性斷接。
接下來，參看圖2B，除了封裝間連接部分150b外，根據第一實施例之第一修改實例之堆疊的封裝結構100b具有實質上與根據本發明之第一實施例之堆疊的封裝結構100a之組態相同的組態。
封裝間連接部分150b包含封裝間連接導體，此等封裝間連接導體具有堆疊的結構，此堆疊的結構包含形成於通孔內之下部導體153b以及上部導體154b，此通孔暴露下部導體153b之頂表面同時延伸穿過下部模製化合物130L，且具有在下部模製化合物130L之頂表面上突出的部分。下部導體153b接觸下部封裝基板110L之頂表面，且具有小於下部模製化合物130L之厚度的高度。上部導體154b具有安置於通孔內之下部部分以及在下部模製化合物130L之頂表面上突出的上部部分。
下部導體153b以及上部導體154b可包括由焊接材料製成之焊料凸塊或焊球。因此，下部導體153b以及上部導體154b可分別具有實質上球形以及半球形形狀。舉例而言，如圖2B中所示，下部導體153b實質上形成為半球形，其中心點在下部封裝基板110L之頂表面上方，而上部導體154b實質上形成為球體，但本發明不限於此。下部導體153b以及上部導體154b可具有各種形狀。
另外，下部導體153b之垂直高度可小於下部模製化合物130L之厚度且小於上部導體154b之垂直高度。下部 導體153b之水平寬度或面積可小於上部導體154b之水平寬度或面積。換言之，下部導體153b在尺寸上可小於上部導體154b。如可自稍後將描述的用於製造堆疊的封裝結構之方法看出，下部導體153b可形成為下部半導體封裝105L之部分，且上部導體154b可形成為上部半導體封裝105U之部分。因此，可藉由減小下部導體153b之尺寸且增大上部導體154b之尺寸來改良封裝間連接部分150b的尺寸以及配置準確性。
接下來，參看圖2C，除了封裝間連接部分150c外，根據第一實施例之第二修改實例之堆疊的封裝結構100c具有實質上與根據第一實施例之堆疊的封裝結構100a之組態相同的組態。
封裝間連接部分150c包含封裝間連接導體，此等封裝間連接導體具有堆疊的結構，此堆疊的結構包含形成於通孔內之下部導體155c以及上部導體154c，此通孔暴露下部導體155c之頂表面同時延伸穿過下部模製化合物130L，且具有在下部模製化合物130L之頂表面上突出的部分。下部導體155c接觸下部封裝基板110L之頂表面，且具有小於下部模製化合物130L之厚度的高度。上部導體154c具有安置於通孔內之下部部分以及在下部模製化合物130L之頂表面上方突出的上部部分。
下部導體155c可為成形為柱狀(諸如，圓柱或多稜柱)之導體，其是藉由包含澆鑄、沈積、黏著、電鍍等等之多種方法形成。上部導體154c可由焊接材料製成(如同 圖2B中所示之上部導體154b)，且可具有實質上球形以及半球形形狀。
另外，下部導體155c之垂直高度可小於下部模製化合物130L之厚度且小於上部導體154c之垂直高度。下部導體155c之水平寬度或面積可小於上部導體154c之水平寬度或面積。換言之，下部導體155c在尺寸上可小於上部導體154c。如可自稍後將描述的用於製造堆疊的封裝結構之方法看出，下部導體155c可形成為下部半導體封裝105L之部分，且上部導體154c可形成為上部半導體封裝105U之部分。
接下來，參看圖2D，除了封裝間連接部分150d外，根據第一實施例之第三修改實例之堆疊的封裝結構100d具有實質上與根據第一實施例之堆疊的封裝結構100a之組態相同的組態。
封裝間連接部分150d包含封裝間連接導體，此等封裝間連接導體具有堆疊的結構，此堆疊的結構包含形成於通孔內之下部導體153d以及上部導體156d，此通孔暴露下部導體153d之頂表面同時延伸穿過下部模製化合物130L，且具有在下部模製化合物130L之頂表面上突出的部分。下部導體153d接觸下部封裝基板110L之頂表面，且具有小於下部模製化合物130L之厚度的高度。上部導體156d具有安置於通孔內之下部部分以及在下部模製化合物130L之頂表面上方突出的上部部分。
下部導體153d可實質上與圖2B中所示之下部導體 153b相同。舉例而言，下部導體153d可為下部半導體封裝105L之部分且可由焊接材料製成，使得其可具有實質上球形或半球形形狀。上部導體156d可為上部半導體封裝105U之部分。更特定言之，可藉由獨立製程將上部導體156d附著至上部封裝基板110U之底表面。上部導體156d可由金屬依照短釘、棒或柱形狀製成。或者，上部導體156d可為下部半導體封裝105L之部分，且可填充下部模製化合物130L中之孔。
接下來，參看圖2E，根據第一實施例之第四修改實例之堆疊的封裝結構100e具有實質上與根據第一實施例之堆疊的封裝結構100a之組態相同的組態，除了封裝間連接部分150e外。
封裝間連接部分150e包含封裝間連接導體，此等封裝間連接導體具有堆疊的結構，此堆疊的結構包含形成於通孔內之下部導體155e、上部導體156e以及介入於下部導體155e與上部導體156e之間的中間導體158e，此通孔暴露下部導體155e之頂表面同時延伸穿過下部模製化合物130L，且具有在下部模製化合物130L之頂表面上突出的部分。下部導體155e接觸下部封裝基板110L之頂表面，且具有小於下部模製化合物130L之厚度的高度。上部導體156e具有安置於通孔內之下部部分以及在下部模製化合物130L之頂表面上突出的上部部分。中間導體158e介入於下部導體155e與上部導體156e之間。
下部導體155e可實質上與圖2C中所示之下部導體 155c或圖2D中所示之上部導體156d相同。舉例而言，下部導體155e可為下部半導體封裝105L之部分且可實質上成形為柱狀。上部導體156e可為(例如)作為上部半導體封裝105U之部分的封裝凸塊。中間導體158e可介入於下部導體155e與上部導體156e之間，以將下部導體155e與上部導體156e彼此連接，且可(例如)由傳導性黏著材料製成。
接下來，參看圖2F，除了屏蔽層171外，根據第一實施例之第五修改實例之堆疊的封裝結構100f具有實質上與根據第一實施例之堆疊的封裝結構100a之組態相同的組態。屏蔽層171可形成於下部半導體晶片115L上。更特定言之，屏蔽層171可鄰近於下部半導體晶片115L之部分以及下部模製化合物130L之部分形成(例如，在下部半導體晶片115L以及下部模製化合物130L之頂表面上)，且可形成為帶狀形式。屏蔽層171移除或屏蔽下部半導體晶片115L與上部半導體晶片115U之間的電磁波。因而，可使下部半導體晶片115L與上部半導體晶片115U之間的EMI最小化。
根據第一實施例以及其修改實例的上述封裝間連接部分150a-150e包含兩個或兩個以上導體之堆疊的結構。在一實施例中，封裝間連接部分150中所包含之堆疊的導體分別藉由獨立製程形成，且可形成為下部半導體封裝105L或上部半導體封裝105U之部分。各別導體可具有不同之形狀、高度或寬度。
在上述第一實施例以及其修改實例中，已描述包含下部半導體晶片115L(藉由覆晶結合安裝)的下部半導體封裝105L以及包含上部半導體晶片115U(藉由線結合安裝)的上部半導體封裝105U，但本發明不限於此。或者，下部半導體封裝105L之下部半導體晶片115L以及上部半導體封裝105U之上部半導體晶片115U兩者可藉由覆晶結合或線結合安裝。相反地，與在第一實施例以及其修改實例中不同，下部半導體封裝105L之下部半導體晶片115L以及上部半導體封裝105U之上部半導體晶片115U可分別藉由線結合以及覆晶結合安裝。又，如上文所述，可使用傳導性穿孔電極將晶片電連接至各別封裝基板，且每一半導體封裝中可包含一或多個晶片。
下文，將參看圖3描述根據本發明之第二實施例之堆疊的封裝結構。圖3為說明根據本發明之第二實施例之堆疊的封裝結構之橫截面圖。此處，除了於上部半導體封裝中包含兩個垂直堆疊的上部半導體晶片外，圖3中所示之堆疊的封裝結構具有實質上與根據本發明之第一實施例之堆疊的封裝結構100a之組態相同的組態。因此，在以下描述中，將強調與根據第一實施例之堆疊的封裝結構之差異來詳細描述堆疊的封裝結構，且將不提供其他組件之描述。
參看圖3，根據第二實施例之堆疊的封裝結構200a包含堆疊的封裝以及包圍堆疊的封裝之側表面以及頂表面之屏蔽層170，堆疊的封裝包含：下部半導體封裝105L；上部半導體封裝205U，其安置於下部半導體封裝105L上， 與下部半導體封裝105L間隔開預定距離；封裝間連接部分150a，其電連接下部半導體封裝105L與上部半導體封裝205U同時支撐其間之空間；以及絕緣層160，其安置於封裝間連接部分150a之周邊區域中且填充下部半導體封裝105L與上部半導體封裝205U之間的空間。
上部半導體封裝205U包含上部封裝基板110U、安置於上部封裝基板110U之頂表面上的第一上部半導體晶片115U、安置於第一上部半導體晶片115U之頂表面上的第二上部半導體晶片215U，以及上部模製化合物130U。此處，第一上部半導體晶片115U具有實質上與根據第一實施例之上部半導體晶片115U之組態相同的組態，但以第一上部半導體晶片115U表示，以與第二上部半導體晶片215U區分開。
第二上部半導體晶片215U安置於第一上部半導體晶片115U上，且可藉由導線240電連接至上部封裝基板110U。特定言之，可使用絕緣黏著劑(未圖示)將第二上部半導體晶片215U附著至第一上部半導體晶片115U之頂表面。安置於第二上部半導體晶片215U之頂表面上的晶片墊235與安置於上部封裝基板110U之頂表面上的線結合墊145可藉由導線240彼此電連接。或者，可使用穿孔(例如，基板穿孔或矽穿孔)來電連接晶片。
在此實施例中，第一上部半導體晶片115U在水平方向上的寬度或面積上大於第二上部半導體晶片215U，但本揭露內容不限於此。或者，第一上部半導體晶片115U在 水平方向上的寬度或面積上可等於或小於第二上部半導體晶片215U。
另外，第一上部半導體晶片115U以及第二上部半導體晶片215U可為相同類型或不同類型之晶片。
如上文所述，為了促進封裝間連接部分150a之形成，可減小下部半導體封裝105L之總厚度，而不影響上部半導體封裝105U之厚度。因此，如在此實施例中，上部半導體封裝205U可包含兩個垂直堆疊之半導體晶片，但本發明不限於此。或者，上部半導體封裝205U可包含三個或三個以上具有相同類型或不同類型之垂直堆疊的半導體晶片。
同時，根據第二實施例之堆疊的封裝結構200a包含封裝間連接部分150a，但本揭露內容不限於此。或者，所揭露之實施例之範疇亦可包含下述堆疊的封裝結構：包含根據第一實施例之修改實例的封裝間連接部分150b-150e中之至少一者而非根據第一實施例之封裝間連接部分150a，同時包含具有實質上與堆疊的封裝結構200a相同的組態之其他組件之堆疊的封裝結構；或包含本文中未描述的封裝間連接部分之堆疊的封裝結構。
下文，將參看圖4描述根據第三實施例之堆疊的封裝結構。圖4為說明根據第三實施例之堆疊的封裝結構之橫截面圖。此處，除了下部半導體封裝之下部模製化合物覆蓋下部半導體晶片外，圖4中所示之堆疊的封裝結構具有實質上與根據本發明之第一實施例之堆疊的封裝結構 100a之組態相同的組態。因此，在以下描述中，將強調與根據第一實施例之堆疊的封裝結構之差異來詳細描述堆疊的封裝結構，且將不提供其他組件之描述。
參看圖4，根據第三實施例之堆疊的封裝結構300a包含堆疊的封裝以及包圍堆疊的封裝之側表面以及頂表面之屏蔽層170，堆疊的封裝包含：下部半導體封裝205L；上部半導體封裝105U，其安置於下部半導體封裝205L上，與下部半導體封裝205L間隔開預定距離；封裝間連接部分150a，其電連接下部半導體封裝205L與上部半導體封裝105U，同時支撐其間之空間；以及絕緣層160，其安置於封裝間連接部分150a之周邊區域中且填充下部半導體封裝205L與上部半導體封裝105U之間的空間。
下部半導體封裝205L包含下部封裝基板110L、藉由覆晶結合形成於下部封裝基板110L之頂表面上的下部半導體晶片115L、下部模製化合物230L，以及形成於下部封裝基板110L之底表面上的傳導性焊球125。
此處，下部模製化合物230L可形成於下部封裝基板110L之頂表面上以便覆蓋下部半導體晶片115L(亦即，以包圍且覆蓋下部半導體晶片115L之側表面以及頂表面)，同時填充下部半導體晶片115L與下部封裝基板110L之間的空間。
在一實施例中，根據第三實施例之堆疊的封裝結構300a包含根據第二實施例之封裝間連接部分150a，但本揭露內容不限於此。或者，本揭露內容之範疇亦可包含如下 的堆疊的封裝結構：包含根據第一實施例之修改實例的封裝間連接部分150b-150e中之至少一者，而非根據第一實施例之封裝間連接部分150a，同時包含具有實質上與堆疊的封裝結構300a相同的組態之其他組件之堆疊的封裝結構；或包含本文中未描述的封裝間連接部分之堆疊的封裝結構。
下文，將參看圖5描述根據第四實施例之堆疊的封裝結構。圖5為說明根據第四實施例之堆疊的封裝結構之橫截面圖。此處，除了填充下部半導體封裝與上部半導體封裝之間的空間之絕緣層外，圖5中所示之堆疊的封裝結構具有實質上與根據第一實施例之堆疊的封裝結構100a之組態相同的組態。因此，在以下描述中，將強調與根據第一實施例之堆疊的封裝結構之差異來詳細描述堆疊的封裝結構，且將不提供其他組件之描述。
參看圖5，根據第四實施例之堆疊的封裝結構400a包含堆疊的封裝以及包圍堆疊的封裝之側表面以及頂表面之屏蔽層170，堆疊的封裝包含：下部半導體封裝105L；上部半導體封裝105U，其安置於下部半導體封裝105L上，與下部半導體封裝105L間隔開預定距離；封裝間連接部分150a，其電連接下部半導體封裝105L與上部半導體封裝105U，同時支撐其間之空間；以及絕緣層260，其安置於未形成封裝間連接部分150a之區域中且填充下部半導體封裝105L與上部半導體封裝105U之間的空間。
舉例而言，在此實施例中，絕緣層260水平地安置於 封裝間連接部分150a之周邊區域中，且可進一步安置於不同於封裝間連接部分150a之所有區域中，同時垂直地填充下部半導體封裝105L與上部半導體封裝105U之間的空間。由於為了防止屏蔽層170與封裝間連接部分150a之間的電短路而提供絕緣層260，因此絕緣層260可進一步安置於不同於封裝間連接部分150a之區域中，只要其形成於封裝間連接部分150a之周邊區域中以便包圍封裝間連接部分150a即可。
除了絕緣性質之外，絕緣層260亦可具有黏著性質。舉例而言，絕緣層260可包含黏著性底部填充材料、介電材料或絕緣膠帶。
根據此實施例之堆疊的封裝結構400a具有實質上與根據第一實施例之堆疊的封裝結構100a相同的組態，但本揭露內容不限於此。或者，在根據第一實施例之修改實例的堆疊的封裝結構100b-100e中之每一者中各自包含絕緣層260而非包含絕緣層160之堆疊的封裝結構亦可包含於本揭露內容之範疇內。
下文，將參看圖6A至圖7E描述根據第五實施例之製造堆疊的封裝結構之方法。
圖6A至圖6I為說明根據第五實施例之製造堆疊的封裝結構之方法之橫截面圖。
首先，經由圖6A以及圖6B中所示之製程提供包含形成於其底表面上之上部導體152a的上部半導體封裝105U，現將更詳細地描述圖6A以及圖6B。
參看圖6A，將上部半導體晶片115U安置於包含線結合墊145以及其他焊盤(land)或墊(未圖示)之上部封裝基板110U上。可使用絕緣黏著劑(未圖示)將上部半導體晶片115U附著至上部封裝基板110U。上部半導體晶片115U可包含安置於其頂表面上之晶片墊135以及其他墊(未圖示)。
接下來，使用導線140將安置於上部半導體晶片115U之頂表面上的晶片墊135與安置於上部封裝基板110U之頂表面上的線結合墊145彼此電連接。然而，可使用其他元件替代將晶片墊連接至基板墊之導線，諸如穿孔。在此情況下，晶片墊與基板墊可位於不同位置中以允許使用穿孔之連接。
接下來，上部模製化合物130U形成於上部封裝基板110U之頂表面上以覆蓋且包圍上部半導體晶片115U。
參看圖6B，上部導體152a形成於上部封裝基板110U之底表面上。上部導體152a可形成封裝間連接部分150a之部分，同時形成上部半導體封裝105U之部分。上部導體152a可藉由(例如)焊接形成，且可具有(例如)凸塊或小球之形狀。
另外，經由圖6C至圖6F中所示之製程提供包含下部導體151a之下部半導體封裝105L，現將更詳細地對其進行描述。
參看圖6C，多個晶片凸塊120形成於包含其他必要之焊盤或墊(未圖示)之下部封裝基板110L上。晶片凸 塊120可藉由焊接形成，且可電連接至下部封裝基板110L之晶片凸塊焊盤(未圖示)。
接下來，將下部半導體晶片115L安裝於晶片凸塊120上。下部半導體晶片115L可設計為(例如)覆晶，且在一實施例中可為邏輯裝置。
接下來，下部模製化合物130L形成至足以暴露下部半導體晶片115L之頂表面同時包圍下部半導體晶片115L之側表面的厚度。舉例而言，可按以下方式形成下部模製化合物130L。在一實施例中，形成模製控制薄膜(未圖示)以便緊密地接觸下部半導體晶片115L之頂表面以緊固模製控制薄膜與下部封裝基板110L之間的空間，繼之以用下部模製化合物130L填充空間，藉此形成下部模製化合物130L，但本揭露內容不限於此。或者，下部模製化合物130L可形成以覆蓋下部半導體晶片115L(見圖4)。
參看圖6D，下部模製化合物130L之部分(亦即，可能為封裝間連接部分150a之區域)被移除，藉此形成暴露下部封裝基板110L之頂表面的一或多個開口O。開口O可為通孔。可藉由雷射鑽孔執行下部模製化合物130L之部分之移除。
參看圖6E，以傳導性材料填充每一開口O以形成下部導體151a。下部導體151a可為延伸穿過下部模製化合物130L之貫孔。下部導體151a可形成封裝間連接部分150a之部分，同時形成下部半導體封裝105L之部分。
參看圖6F，焊料凸塊或焊球125形成於下部封裝基板 110L之底表面上。焊球125可電連接至晶片凸塊120，且可(例如)藉由焊接形成。
在執行圖6A至圖6F中所示之製程之後，參看圖6G，絕緣層160形成於下部模製化合物130L之頂表面上，以便自下部導體151a之周邊區域側向地包圍下部導體151a。可(例如)藉由塗佈底部填充材料或附著絕緣膠帶來執行絕緣層160之形成，但本揭露內容不限於此。儘管未圖示，但絕緣層160也可對應於圖6G中所示的絕緣層160之位置而形成於上部封裝基板110U之底表面上，以便自上部導體152a之周邊區域側向地包圍上部導體152a。
參看圖6H，上部半導體封裝105U堆疊於具有絕緣層160之下部半導體封裝105L上。更特定言之，上部半導體封裝105U安置於具有絕緣層160之下部半導體封裝105L上，繼之以加熱及/或壓縮，藉此將下部導體151a與上部導體152a彼此電且實體組合以及連接。結果，經電且實體組合以及連接之每一下部導體151a以及上部導體152a整體地形成封裝間連接導體，其中多者形成封裝間連接部分(見圖2A之150a)。另外，如上文所述，絕緣層160可具有黏著性質，使得下部半導體封裝105L的下部模製化合物130L之頂表面以及上部半導體封裝105U的上部封裝基板110U之底表面可附著至絕緣層160。
參看圖6I，形成電磁屏蔽層170以包圍六面體堆疊封裝(圖6H中所示製程之所得產物)之側表面以及頂表面。可(例如)藉由塗佈液體屏蔽材料來執行電磁屏蔽層170 之形成。舉例而言，塗佈可包含塗漆或噴塗。或者，可藉由電鍍執行屏蔽層170之形成。因為絕緣層160形成於封裝間連接部分與堆疊的封裝之外部之間，所以防止用於屏蔽層170之材料接觸封裝間連接部分，此防止發生短路。
在根據此實施例之用於製造堆疊的封裝結構之上述方法中，可提供根據第一實施例之堆疊的封裝結構100a。
然而，在一實施例中，可藉由在根據第五實施例之用於製造堆疊的封裝結構之方法中修改圖6G中所示之製程來提供根據第四實施例之堆疊的封裝結構400a。舉例而言，在執行圖6A至圖6F中所示之製程之後，替代於圖6G中所示之製程，絕緣層260(見圖5)可形成於下部模製化合物130L之頂表面上的不同於形成下部導體151a之區域的區域中。因而，可在執行在上部封裝基板110U之底表面上的不同於上部導體152a之區域中形成絕緣層260之製程之後執行圖6H以及圖6I中所示的製程。
接下來，將參看圖6A至圖6I以及圖7A至圖7E的一部分來描述根據本發明之第六實施例之製造堆疊的封裝結構之方法。圖7A至圖7E為說明根據第六實施例之製造堆疊的封裝結構之方法之橫截面圖。在描述當前實施例時，將不提供第五實施例的相同以及對應的製程以及圖之詳細描述。
首先，提供如圖6A中所示之上部半導體封裝105U。接著，參看圖7A，上部導體154b形成於上部封裝基板110U之底表面上。上部導體154b可形成封裝間連接部分150a 之部分(見圖6I)，同時形成上部半導體封裝105U之部分。上部導體154b可藉由(例如)焊接形成，且可具有大於第五實施例之球的球，但本揭露內容不限於此。或者，由作為封裝凸塊之金屬短釘、棒或柱成形之上部導體(見圖2D之156d或圖2E之156e)可形成於上部封裝基板110U之底表面上。
另外，經由(例如)圖7B以及圖7C中所示之製程提供包含下部導體153b之下部半導體封裝105L，現將詳細地對其進行描述。
參看圖7B，多個傳導性晶片凸塊120以及下部導體153b形成於包含必要之焊盤或墊(未圖示)之下部封裝基板110L上。晶片凸塊120可(例如)藉由焊接製程形成，且可電連接至下部封裝基板110L之晶片凸塊焊盤(未圖示)。下部導體153b可(例如)藉由焊接形成，且可成形為球形或半球形球，但本揭露內容不限於此。下部導體153b可藉由包含鑄造、沈積、黏著、電鍍等等之各種方法形成。柱形下部導體(見圖2C之155c或圖2E之155e)可形成於下部封裝基板110L之頂表面上。晶片凸塊120與下部導體153b可同時或依序形成。另外，晶片凸塊120與下部導體153b可具有相同高度或不同高度。
接下來，將下部半導體晶片115L安裝於晶片凸塊120上，且下部模製化合物130L形成至足以暴露下部半導體晶片115L之頂表面同時包圍下部半導體晶片115L之側表面的厚度，但本揭露內容不限於此。或者，下部模製化合 物130L可形成以覆蓋下部半導體晶片115L(見圖4)。
參看圖7C，下部模製化合物130L之部分(亦即，可能為封裝間連接部分150a之區域)被移除，藉此形成暴露下部導體153b中之每一者之頂表面的一或多個開口O。開口O可為(例如)通孔。在稍後將描述之堆疊製程中將上部導體154b中之每一者的下部部分插入至每一開口O中(見圖7E)。在下部導體153b具有小於上部導體154b之水平寬度或面積之情況下，每一開口O具有逐漸向上增大之水平寬度。可(例如)藉由雷射鑽孔執行下部模製化合物130L之部分之移除。
接下來，焊球125形成於下部封裝基板110L之底表面上。焊球125可電連接至晶片凸塊120，且可藉由焊接形成。
在執行圖6A以及圖7A至圖7C中所示之製程之後，參看圖7D，絕緣層160形成於下部模製化合物130L之頂表面上，以便自開口O之周邊區域包圍開口O。可藉由塗佈底部填充材料或附著絕緣膠帶來執行絕緣層160之形成，但本揭露內容不限於此。儘管未圖示，但絕緣層160可對應於圖7D中所示的絕緣層160之位置而形成於上部封裝基板110U之底表面上，以便自上部導體154b之周邊區域包圍上部導體154b。
參看圖7E，上部半導體封裝105U堆疊於具有絕緣層160之下部半導體封裝105L上。更特定言之，上部半導體封裝105U安置於具有絕緣層160之下部半導體封裝105L 上使得上部導體154b中之每一者插入至對應的開口O中，繼之以加熱及/或壓縮，藉此將下部導體153b與上部導體154b彼此電且實體組合以及連接。結果，經彼此電且實體組合以及連接之下部導體153b以及上部導體154b整體地形成封裝間連接部分(見圖2B之150b)。另外，如上文所述，絕緣層160可具有黏著性質，使得下部半導體封裝105L的下部模製化合物130L之頂表面以及上部半導體封裝105U的上部封裝基板110U之底表面可附著至絕緣層160。
接下來，電磁屏蔽層170形成以按與在圖6I中相同的方式包圍六面體堆疊封裝(圖7E中所示製程之所得產物)之側表面以及頂表面。
在根據此實施例之用於製造堆疊的封裝結構之上述方法中，可提供根據第一實施例之修改實例之堆疊的封裝結構100b-100e。
圖8為說明包含根據某些實施例之堆疊的封裝結構之半導體模組之概念圖。
參看圖8，半導體模組700包含模組板710以及安裝於模組板710上之多個半導體封裝。此多個半導體封裝中之至少一者可包含根據上文所論述之實施例之堆疊的封裝結構700a。
根據某些實施例之堆疊的封裝結構700a為一封裝層疊裝置，其包含由屏蔽層所包圍之堆疊的封裝，藉此使模組板710上之鄰近封裝之間的EMI最小化。
儘管本揭露內容已參照其例示性實施例特定地展示 以及描述，但一般熟習此項技術者應理解，在不脫離如由下列申請專利範圍所界定的本發明之精神以及範疇之情況下，可在其中進行形式以及細節之各種改變。因此需要將當前實施例的所有層面視為說明性且非限制性的，對所附申請專利範圍而非前述描述進行參考以指示本發明之範疇。
100a‧‧‧堆疊的封裝結構
100b‧‧‧堆疊的封裝結構
100c‧‧‧堆疊的封裝結構
100d‧‧‧堆疊的封裝結構
100e‧‧‧堆疊的封裝結構
100f‧‧‧堆疊的封裝結構
105L‧‧‧下部半導體封裝
105U‧‧‧上部半導體封裝
110L‧‧‧下部封裝基板
110U‧‧‧上部封裝基板
115L‧‧‧下部半導體晶片
115U‧‧‧上部半導體晶片/第一上部半導體晶片
119‧‧‧絕緣黏著劑
120‧‧‧傳導性晶片凸塊
125‧‧‧傳導性焊球
130L‧‧‧下部模製化合物
130U‧‧‧上部模製化合物
135‧‧‧晶片墊
140‧‧‧導線
145‧‧‧線結合墊
150‧‧‧封裝間連接部分
150a‧‧‧封裝間連接部分/封裝間連接導體
150b‧‧‧封裝間連接部分
150c‧‧‧封裝間連接部分
150d‧‧‧封裝間連接部分
150e‧‧‧封裝間連接部分
151a‧‧‧部分/下部導體
152a‧‧‧上部導體
153b‧‧‧下部導體
153d‧‧‧下部導體
154b‧‧‧上部導體
154c‧‧‧上部導體
155c‧‧‧下部導體
155e‧‧‧下部導體
156d‧‧‧上部導體
156e‧‧‧上部導體
158e‧‧‧中間導體
160‧‧‧絕緣層
170‧‧‧屏蔽層/電磁屏蔽層
171‧‧‧屏蔽層
200a‧‧‧堆疊的封裝結構
205L‧‧‧下部半導體封裝
205U‧‧‧上部半導體封裝
215U‧‧‧第二上部半導體晶片
230L‧‧‧下部模製化合物
235‧‧‧晶片墊
240‧‧‧導線
260‧‧‧絕緣層
300a‧‧‧堆疊的封裝結構
400a‧‧‧堆疊的封裝結構
700‧‧‧半導體模組
700a‧‧‧堆疊的封裝結構
710‧‧‧模組板
O‧‧‧開口
圖1為說明在根據某些例示性實施例之堆疊的封裝結構中所包含的下部封裝以及封裝間連接部分之平面圖。
圖2A至圖2F為說明根據第一例示性實施例以及其修改實例之堆疊的封裝結構的橫截面圖。
圖3為說明根據第二例示性實施例之堆疊的封裝結構之橫截面圖。
圖4為說明根據第三例示性實施例之堆疊的封裝結構之橫截面圖。
圖5為說明根據第四例示性實施例之堆疊的封裝結構之橫截面圖。
圖6A至圖6I為說明根據第五例示性實施例之製造堆疊的封裝結構之方法之橫截面圖。
圖7A至圖7E為說明根據第六例示性實施例之製造堆疊的封裝結構之方法之橫截面圖。
圖8為說明包含根據某些例示性實施例之堆疊的封裝結構之半導體模組之概念圖。
100a‧‧‧堆疊的封裝結構
105L‧‧‧下部半導體封裝
105U‧‧‧上部半導體封裝
110L‧‧‧下部封裝基板
110U‧‧‧上部封裝基板
115L‧‧‧下部半導體晶片
115U‧‧‧上部半導體晶片/第一上部半導體晶片
119‧‧‧絕緣黏著劑
120‧‧‧傳導性晶片凸塊
125‧‧‧傳導性焊球
130L‧‧‧下部模製化合物
130U‧‧‧上部模製化合物
135‧‧‧晶片墊
140‧‧‧導線
145‧‧‧線結合墊
150a‧‧‧封裝間連接部分/封裝間連接導體
151a‧‧‧部分/下部導體
152a‧‧‧上部導體
160‧‧‧絕緣層
170‧‧‧屏蔽層/電磁屏蔽層

Claims (43)

  1. 一種堆疊的封裝結構，其包括：堆疊的封裝，其包括：下部半導體封裝；上部半導體封裝，其安置於所述下部半導體封裝上且與所述下部半導體封裝間隔開預定距離；封裝間連接部分，其電連接所述下部半導體封裝與所述上部半導體封裝同時支撐其間之空間；以及絕緣層，其至少安置於所述封裝間連接部分之外部且填充所述下部半導體封裝與所述上部半導體封裝之間的所述空間；以及電磁屏蔽層，其包圍所述堆疊的封裝之側表面以及頂表面，其中所述封裝間連接部分包括多個封裝間連接導體，所述封裝間連接導體至少安置於所述下部半導體封裝與所述上部半導體封裝之間，所述封裝間連接導體包括一組最外封裝間連接導體與一組內部封裝間連接導體，所述一組最外封裝間連接導體與所述一組內部封裝間連接導體構成在所述下部半導體封裝與所述上部半導體封裝之間的所述封裝間連接導體的全部，且其中所述絕緣層與至少一些所述最外封裝間連接導體以及所述電磁屏蔽層接觸，且所述絕緣層不與所述內部封裝間連接導體中的任一者接觸。
  2. 如申請專利範圍第1項所述之堆疊的封裝結構，其中所述絕緣層包括黏著性底部填充材料、介電材料或絕緣膠帶。
  3. 如申請專利範圍第1項所述之堆疊的封裝結構，其中所述電磁屏蔽層包括軟磁材料、鐵氧體奈米管或金屬層。
  4. 如申請專利範圍第1項所述之堆疊的封裝結構，其中所述電磁屏蔽層是藉由塗佈或電鍍形成。
  5. 如申請專利範圍第1項所述之堆疊的封裝結構，其中：所述下部半導體封裝包括下部封裝基板、形成於所述下部封裝基板之頂表面上的下部半導體晶片，以及至少包圍所述下部半導體晶片之側表面的下部模製化合物；所述上部半導體封裝包括上部封裝基板，以及形成於所述上部封裝基板之頂表面上的上部半導體晶片；且所述封裝間連接部分自所述下部模製化合物之頂表面突出且延伸穿過所述下部模製化合物，以將所述下部封裝基板之所述頂表面連接至所述上部封裝基板之底表面。
  6. 如申請專利範圍第5項所述之堆疊的封裝結構，其中所述封裝間連接導體中的每一者包括第一導體以及第二導體，所述第一導體接觸所述下部封裝基板之所述頂表面，所述第二導體接觸所述上部封裝基板之所述底表面。
  7. 如申請專利範圍第6項所述之堆疊的封裝結構，其中所述下部模製化合物包括延伸穿過所述下部模製化合物以暴露所述下部封裝基板之所述頂表面的開口，且所述第一導體中的一者嵌入於所述開口中。
  8. 如申請專利範圍第6項所述之堆疊的封裝結構，其中所述下部模製化合物包括延伸穿過所述下部模製化合物 以暴露所述第一導體中的一者之表面的開口，且連接到所述第一導體中的所述一者的所述第二導體中的一者包括形成於所述開口中的下部部分以及突出至所述下部模製化合物之所述頂表面的上部部分。
  9. 如申請專利範圍第6項所述之堆疊的封裝結構，其中所述第一導體中的每一者在尺寸上在垂直高度、水平寬度以及體積中之至少一者上大於其對應的所述第二導體。
  10. 如申請專利範圍第6項所述之堆疊的封裝結構，其中所述封裝間連接導體中的每一者更包括介入於所述第一導體與所述第二導體之間的第三導體。
  11. 如申請專利範圍第5項所述之堆疊的封裝結構，其中所述下部模製化合物暴露所述下部半導體晶片之頂表面。
  12. 如申請專利範圍第5項所述之堆疊的封裝結構，其中所述上部半導體晶片具有大於所述下部半導體晶片的水平寬度。
  13. 如申請專利範圍第5項所述之堆疊的封裝結構，其中所述上部半導體封裝更包括垂直地堆疊於所述上部半導體晶片之頂表面上的一或多個半導體晶片。
  14. 如申請專利範圍第5項所述之堆疊的封裝結構，其中所述絕緣層安置於所述封裝間連接部分之外部，且由與所述下部模製化合物相同的材料製成。
  15. 一種堆疊的封裝結構，其包括：下部半導體封裝，其包括下部封裝基板、形成於所述 下部封裝基板之頂表面上的下部半導體晶片，以及至少包圍所述下部半導體晶片之側表面的下部模製化合物；上部半導體封裝，其包括上部封裝基板，以及形成於所述上部封裝基板之頂表面上的上部半導體晶片，所述上部半導體封裝安置於所述下部半導體封裝上使得所述上部封裝基板之底表面與所述下部模製化合物間隔開預定距離；封裝間連接部分，其自所述下部封裝基板之所述頂表面延伸穿過所述下部模製化合物，且將所述下部封裝基板之所述頂表面連接至所述上部封裝基板之所述底表面；絕緣層，其至少安置於所述封裝間連接部分之外部且自所述上部封裝基板的所述底表面延伸至所述下部模製化合物以填充所述上部封裝基板之所述底表面與所述下部模製化合物之間的空間；以及電磁屏蔽層，其包圍包括所述下部半導體封裝、所述上部半導體封裝、所述封裝間連接部分以及所述絕緣層的結構之側表面以及頂表面，其中所述封裝間連接部分包括多個內部封裝間連接導體以及多個外部的封裝間連接導體，且其中所述絕緣層接觸所述電磁屏蔽層與所述多個外部的封裝間連接導體，但所述絕緣層不與所述內部封裝間連接導體中的任一者接觸。
  16. 一種封裝層疊裝置，其包括：下部封裝，其至少包括堆疊於下部封裝基板上之第一 下部半導體晶片；上部封裝，其至少包括堆疊於上部封裝基板上之第一上部半導體晶片；多個連接導體，其安置於所述上部封裝基板與所述下部封裝基板之間，所述多個連接導體包圍所述第一下部半導體晶片之側面，且所述多個連接導體中之每一連接導體至少自所述下部封裝基板之頂表面延伸至所述上部封裝基板之底表面以將所述上部封裝實體且電連接至所述下部封裝；絕緣層，其經安置以側向地包圍安置有所述多個連接導體之區域；以及電磁屏蔽層，其包圍所述封裝層疊裝置之側表面以及頂表面，其中：所述第一下部半導體晶片安置於所述下部封裝基板與所述上部封裝基板之間，使得所述第一下部半導體晶片在所述下部封裝基板上方且在所述上部封裝基板下方；所述第一上部半導體晶片安置於所述上部封裝基板上方；所述絕緣層安置於位於所述第一下部半導體晶片與所述上部封裝基板之間的空間中；所述絕緣層之內邊緣接觸所述多個連接導體中之多個最外連接導體；且所述絕緣層之外邊緣接觸所述電磁屏蔽層，其中所述絕緣層不與所述多個連接導體中的多個內 部連接導體的任一者接觸。
  17. 如申請專利範圍第16項所述之封裝層疊裝置，其中：所述多個連接導體包括實體且電連接所述上部封裝與所述下部封裝的所述連接導體之全部。
  18. 一種封裝層疊裝置，包括：下部封裝，其至少包括堆疊於下部封裝基板上之第一下部半導體晶片；上部封裝，其至少包括堆疊於上部封裝基板上之第一上部半導體晶片；多個連接導體，其安置於所述上部封裝基板與所述下部封裝基板之間，所述多個連接導體包圍所述第一下部半導體晶片之側面，且所述多個連接導體包括多個內部連接導體以及圍繞所述內部連接導體的多個外部連接導體，且所述多個連接導體中之每一連接導體至少自所述下部封裝基板之頂表面延伸至所述上部封裝基板之底表面以將所述上部封裝實體且電連接至所述下部封裝；絕緣層，其經安置以側向地包圍安置有所述多個連接導體之區域，所述絕緣層在所述下部封裝與所述上部封裝之間形成插塞；以及電磁屏蔽層，其包圍所述封裝層疊裝置之側表面以及頂表面，其中所述絕緣層不與所述內部連接導體中的任一者接觸，而所述絕緣層與至少一些所述外部連接導體以及所 述電磁屏蔽層接觸。
  19. 如申請專利範圍第18項所述之封裝層疊裝置，其中：所述第一下部半導體晶片安置於所述下部封裝基板與所述上部封裝基板之間，使得其在所述下部封裝基板上方且在所述上部封裝基板下方；所述第一上部半導體晶片安置於所述上部封裝基板上方；且所述絕緣層安置於位於所述第一下部半導體晶片與所述上部封裝基板之間的空間中。
  20. 如申請專利範圍第18項所述之封裝層疊裝置，其中：所述電磁屏蔽層包括磁性材料、鐵氧體奈米管或金屬層。
  21. 如申請專利範圍第20項所述之封裝層疊裝置，其中：所述電磁屏蔽層包括藉由塗佈或電鍍所形成之材料。
  22. 如申請專利範圍第20項所述之封裝層疊裝置，其中：所述電磁屏蔽層包括軟磁材料，所述軟磁材料包括下列中之一或多者：軟金屬粉末、軟合金粉末或鐵氧體材料。
  23. 如申請專利範圍第20項所述之封裝層疊裝置，其中：所述電磁屏蔽層包括鐵氧體材料，所述鐵氧體材料包 括氧化鐵。
  24. 如申請專利範圍第18項所述之封裝層疊裝置，其更包括：分隔區域，其位於所述下部封裝與所述上部封裝之間且將所述下部封裝與所述上部封裝分開預定距離；以及下部模製化合物，其至少包圍所述第一下部半導體晶片之側表面且安置於所述分隔區域與所述下部封裝基板之所述頂表面之間；其中：所述多個連接導體中之每一連接導體延伸穿過所述下部模製化合物。
  25. 如申請專利範圍第18項所述之封裝層疊裝置，其中：每一連接導體包括接觸所述下部封裝基板之所述頂表面的第一導體以及接觸所述上部封裝基板之所述底表面的第二導體。
  26. 如申請專利範圍第25項所述之封裝層疊裝置，其中：所述下部模製化合物包括延伸穿過所述下部模製化合物以暴露所述下部封裝基板之所述頂表面的開口，且所述第一導體嵌入於所述開口中。
  27. 如申請專利範圍第25項所述之封裝層疊裝置，其中：所述第一導體在垂直高度、水平寬度或體積中之至少 一者上具有大於所述第二導體的尺寸。
  28. 如申請專利範圍第25項所述之封裝層疊裝置，其中：所述第一導體為傳導性凸塊以及穿孔中之一者；且所述第二導體為傳導性凸塊以及穿孔中之一者。
  29. 如申請專利範圍第28項所述之封裝層疊裝置，其中：所述第二導體為直接連接至所述上部封裝基板之傳導性球或凸塊；且所述第一導體為連接於所述第二導體與所述下部封裝基板之間的傳導性球或凸塊或傳導性穿孔。
  30. 如申請專利範圍第28項所述之封裝層疊裝置，其更包括：第三導體，其介入於所述第一導體與所述第二導體之間。
  31. 如申請專利範圍第18項所述之封裝層疊裝置，其中：所述第一下部半導體晶片具有大於所述第一上部半導體晶片的面積。
  32. 如申請專利範圍第18項所述之封裝層疊裝置，其中：所述第一下部半導體晶片為堆疊於所述下部封裝基板上的額外半導體晶片堆疊之部分。
  33. 如申請專利範圍第18項所述之封裝層疊裝置，其 中：所述第一上部半導體晶片為堆疊於所述上部封裝基板上的額外半導體晶片堆疊之部分。
  34. 如申請專利範圍第18項所述之封裝層疊裝置，其中：所述封裝層疊裝置具有六面體形狀；且所述電磁屏蔽層完全覆蓋所述封裝層疊裝置之五個表面。
  35. 如申請專利範圍第18項所述之封裝層疊裝置，其中所述絕緣層包括黏著性底部填充材料、介電材料或絕緣膠帶。
  36. 一種封裝層疊裝置，其包括：下部封裝，其至少包括堆疊於下部封裝基板上之第一下部半導體晶片；上部封裝，其至少包括堆疊於上部封裝基板上之第一上部半導體晶片；多個連接導體，其安置於所述上部封裝基板與所述下部封裝基板之間，所述多個連接導體水平地包圍所述第一下部半導體晶片，且所述多個連接導體中之每一連接導體至少自所述下部封裝基板之頂表面延伸至所述上部封裝基板之底表面以將所述上部封裝實體且電連接至所述下部封裝；絕緣層，其經安置以水平地包圍安置有所述多個連接導體之區域；以及 電磁屏蔽層，其覆蓋所述封裝層疊裝置之側表面且在所述絕緣層的外邊緣處接觸所述絕緣層，所述絕緣層的所述外邊緣自所述上部封裝的側表面延伸至所述下部封裝的側表面，其中所述絕緣層接觸所述多個連接導體中的多個最外連接導體，且其中所述絕緣層不接觸所述多個連接導體中的多個內部連接導體中的任一者。
  37. 如申請專利範圍第36項所述之封裝層疊裝置，其中：所述電磁屏蔽層亦覆蓋所述封裝層疊裝置之頂表面。
  38. 如申請專利範圍第37項所述之封裝層疊裝置，其中：所述封裝層疊裝置具有六面體形狀；且所述電磁屏蔽層完全覆蓋所述封裝層疊裝置之五個表面。
  39. 一種製造封裝層疊裝置之方法，其包括：形成下部封裝，其至少包括堆疊於下部封裝基板上之第一下部半導體晶片以及包圍所述第一下部半導體晶片之側面的下部模製部分；在所述下部模製部分中形成多個開口；分別在所述多個開口中形成多個第一導體；形成上部封裝，其至少包括堆疊於上部封裝基板上之第一上部半導體晶片；將所述上部封裝堆疊於所述下部封裝上，使得包括所 述多個第一導體之多個連接導體分別安置於所述上部封裝基板與所述下部封裝基板之間，所述多個連接導體安置於包圍所述第一下部半導體晶片之側面的區域中，且其中所述多個連接導體中之每一連接導體至少自所述下部封裝基板之頂表面延伸至所述上部封裝基板之底表面以將所述上部封裝實體且電連接至所述下部封裝；形成絕緣層以側向地包圍安置有所述多個連接導體之所述區域，所述絕緣層的內邊緣與所述多個連接導體的多個最外連接導體接觸；以及形成電磁屏蔽層以包圍所述封裝層疊裝置之側表面以及頂表面，其中所述絕緣層不與所述多個連接導體的多個內部連接導體中的任一者接觸。
  40. 如申請專利範圍第39項所述之製造方法，其中：形成所述多個第一導體的步驟包括形成傳導性球、凸塊或穿孔；且所述多個連接導體中之每一連接導體包括傳導性球、凸塊或穿孔以及另一傳導性球、凸塊或穿孔。
  41. 如申請專利範圍第39項所述之製造方法，其中：形成所述電磁屏蔽層的步驟包括在所述封裝層疊裝置上塗佈或電鍍所述電磁屏蔽層以覆蓋所述封裝層疊裝置之所述側表面以及所述頂表面。
  42. 如申請專利範圍第41項所述之製造方法，其中：所述電磁屏蔽層接觸所述絕緣層。
  43. 如申請專利範圍第39項所述之製造方法，其更包括：藉由形成自所述下部封裝基板之所述頂表面延伸至所述下部封裝之頂表面的傳導性穿孔在所述多個開口中形成所述多個第一導體；形成多個第二導體的步驟包括在所述上部封裝基板之底表面上形成多個球或凸塊；以及藉由使所述多個第一導體與所述多個第二導體對準且執行實體連接每一第一導體與各別第二導體之製程來形成所述連接導體。
TW100144086A 2010-12-02 2011-12-01 堆疊的封裝結構、封裝層疊裝置及其製造方法 TWI578485B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122012A KR101711045B1 (ko) 2010-12-02 2010-12-02 적층 패키지 구조물

Publications (2)

Publication Number Publication Date
TW201230284A TW201230284A (en) 2012-07-16
TWI578485B true TWI578485B (zh) 2017-04-11

Family

ID=46152531

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144086A TWI578485B (zh) 2010-12-02 2011-12-01 堆疊的封裝結構、封裝層疊裝置及其製造方法

Country Status (5)

Country Link
US (2) US8872319B2 (zh)
JP (1) JP5965626B2 (zh)
KR (1) KR101711045B1 (zh)
CN (1) CN102487059A (zh)
TW (1) TWI578485B (zh)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2981795B1 (fr) * 2011-10-25 2015-01-02 Commissariat Energie Atomique Hybridation flip-chip de composants microelectroniques par chauffage local des elements de connexion
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US8546932B1 (en) * 2012-08-15 2013-10-01 Apple Inc. Thin substrate PoP structure
JP5951414B2 (ja) * 2012-08-29 2016-07-13 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
CN102832182B (zh) * 2012-09-10 2015-01-14 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US8963311B2 (en) 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
US9331007B2 (en) * 2012-10-16 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming conductive ink layer as interconnect structure between semiconductor packages
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
KR102000678B1 (ko) 2012-10-26 2019-07-16 삼성전자주식회사 반도체 장치 및 이를 제조하는 방법
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
US9391565B2 (en) 2013-03-15 2016-07-12 TriQuint International PTE, Ltd. Amplifier phase distortion correction based on amplitude distortion measurement
US9705478B2 (en) 2013-08-01 2017-07-11 Qorvo Us, Inc. Weakly coupled tunable RF receiver architecture
KR101494411B1 (ko) * 2013-03-21 2015-02-17 주식회사 네패스 반도체패키지 및 이의 제조방법
KR101478510B1 (ko) * 2013-03-29 2015-01-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
KR102076050B1 (ko) 2013-03-29 2020-02-12 삼성전자주식회사 적층형 반도체 패키지
AU2014260477B2 (en) * 2013-05-02 2018-04-26 Tera-Barrier Films Pte Ltd Encapsulation barrier stack comprising dendrimer encapsulated nanoparticles
KR102076044B1 (ko) 2013-05-16 2020-02-11 삼성전자주식회사 반도체 패키지 장치
CN104218030B (zh) * 2013-05-31 2017-09-26 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
US9508663B2 (en) * 2013-07-24 2016-11-29 Invensense, Inc. Assembly and packaging of MEMS device
TWI520285B (zh) * 2013-08-12 2016-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
KR20160036666A (ko) * 2013-09-27 2016-04-04 인텔 코포레이션 수동 부품용 중첩체 기판을 구비한 다이 패키지
KR101563910B1 (ko) * 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
KR102229202B1 (ko) * 2013-11-07 2021-03-17 삼성전자주식회사 트렌치 형태의 오프닝을 갖는 반도체 패키지 및 그 제조방법
JP6282451B2 (ja) * 2013-12-03 2018-02-21 新光電気工業株式会社 電子装置及び電子装置の製造方法
US9466554B2 (en) * 2014-02-13 2016-10-11 Qualcomm Incorporated Integrated device comprising via with side barrier layer traversing encapsulation layer
US9236355B2 (en) 2014-04-17 2016-01-12 Apple Inc. EMI shielded wafer level fan-out pop package
US10090256B2 (en) * 2014-06-24 2018-10-02 Ibis Innotech Inc. Semiconductor structure
US9801282B2 (en) 2014-06-24 2017-10-24 Ibis Innotech Inc. Package structure
US10256180B2 (en) 2014-06-24 2019-04-09 Ibis Innotech Inc. Package structure and manufacturing method of package structure
TWI553809B (zh) * 2014-06-24 2016-10-11 思鷺科技股份有限公司 封裝基板結構
US9859193B2 (en) * 2014-06-24 2018-01-02 Ibis Innotech Inc. Package structure
KR102243285B1 (ko) 2014-07-01 2021-04-23 삼성전자주식회사 반도체 패키지
US9601464B2 (en) 2014-07-10 2017-03-21 Apple Inc. Thermally enhanced package-on-package structure
US9711474B2 (en) * 2014-09-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure with polymeric layer and manufacturing method thereof
RU2663688C1 (ru) * 2014-09-26 2018-08-08 Интел Корпорейшн Корпусированная интегральная схема, содержащая соединенный проволочными перемычками многокристальный пакет
US9613857B2 (en) 2014-10-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure and method
TWI559488B (zh) * 2014-12-27 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
US10624214B2 (en) 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
KR102350499B1 (ko) * 2015-02-17 2022-01-14 삼성전자주식회사 전자장치용 전자기 쉴드 구조
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
DE102015008503A1 (de) * 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils
US10109593B2 (en) 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules
KR102424402B1 (ko) * 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10796835B2 (en) * 2015-08-24 2020-10-06 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
CN106486453A (zh) * 2015-08-25 2017-03-08 力成科技股份有限公司 一种柱顶互连型态半导体封装构造及其制造方法
JP6872313B2 (ja) * 2015-10-13 2021-05-19 リンテック株式会社 半導体装置および複合シート
US10872879B2 (en) 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
KR101712288B1 (ko) * 2015-11-12 2017-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN205542769U (zh) * 2015-11-30 2016-08-31 奥特斯(中国)有限公司 电子装置和电子设备
US9721903B2 (en) 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US9847304B2 (en) * 2015-12-24 2017-12-19 Intel Corporation Electronic device packages with conformal EMI shielding and related methods
CN106997875A (zh) * 2016-01-23 2017-08-01 重庆三峡学院 一种PoP堆叠封装结构及其制造方法
CN107154385A (zh) * 2016-03-04 2017-09-12 讯芯电子科技（中山）有限公司 堆叠封装结构及其制造方法
KR102522322B1 (ko) 2016-03-24 2023-04-19 삼성전자주식회사 반도체 패키지
JP6621708B2 (ja) * 2016-05-26 2019-12-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
US10269720B2 (en) * 2016-11-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packaging
CN106298741A (zh) * 2016-08-11 2017-01-04 国网辽宁省电力有限公司电力科学研究院 一种射频多芯片电路电磁屏蔽结构
TWI676259B (zh) * 2016-09-02 2019-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR20230132883A (ko) * 2016-10-04 2023-09-18 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조체를 갖는 양면 라디오-주파수 패키지
US10797039B2 (en) 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US11139238B2 (en) 2016-12-07 2021-10-05 Qorvo Us, Inc. High Q factor inductor structure
US10388637B2 (en) * 2016-12-07 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10319684B2 (en) * 2017-04-11 2019-06-11 STATS ChipPAC Pte. Ltd. Dummy conductive structures for EMI shielding
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
KR20190004964A (ko) * 2017-07-05 2019-01-15 삼성전자주식회사 반도체 패키지
KR102504293B1 (ko) 2017-11-29 2023-02-27 삼성전자 주식회사 패키지 온 패키지 형태의 반도체 패키지
US10347826B1 (en) * 2018-01-08 2019-07-09 Globalfoundries Singapore Pte. Ltd. STT-MRAM flip-chip magnetic shielding and method for producing the same
KR102653893B1 (ko) * 2018-03-22 2024-04-02 삼성전자주식회사 반도체 패키지
US10937741B2 (en) 2018-11-16 2021-03-02 STATS ChipPAC Pte. Ltd. Molded laser package with electromagnetic interference shield and method of making
KR20200116570A (ko) 2019-04-01 2020-10-13 삼성전자주식회사 반도체 패키지
CN112242386A (zh) * 2019-07-16 2021-01-19 江苏长电科技股份有限公司 Sip封装结构
US11201110B2 (en) * 2019-07-31 2021-12-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package with conductive pillars and method for manufacturing the same
CN112563249A (zh) * 2019-09-25 2021-03-26 江苏长电科技股份有限公司 集成封装结构
JP7226358B2 (ja) * 2020-02-05 2023-02-21 株式会社デンソー 電子機器
CN111403302A (zh) * 2020-03-27 2020-07-10 深圳杰微芯片科技有限公司 嵌入式芯片封装方法
CN111524817A (zh) * 2020-05-06 2020-08-11 苏州容思恒辉智能科技有限公司 一种半导体芯片堆叠封装及其形成方法
CN113410145A (zh) * 2021-06-21 2021-09-17 东莞记忆存储科技有限公司 六面电磁屏蔽的倒装芯片封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW541635B (en) * 2001-05-28 2003-07-11 Sharp Kk Semiconductor package and a method for producing the same
US20060220210A1 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides
TW200828531A (en) * 2006-12-13 2008-07-01 Shinko Electric Ind Co Package having shield case
US20080210462A1 (en) * 2005-11-28 2008-09-04 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
TW200901414A (en) * 2007-05-22 2009-01-01 Samsung Electronics Co Ltd Semiconductor packages with enhanced joint reliability and methods of fabricating the same
US20100072597A1 (en) * 2008-09-25 2010-03-25 Seng Guan Chow Integrated circuit package system for stackable devices

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698919B2 (ja) 1988-07-27 1998-01-19 ペガサスミシン製造 株式会社 縁かがり縫いミシンにおける空環及びその作製方法
JPH0241449U (zh) * 1988-09-10 1990-03-22
JPH08288686A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置
JP2001298115A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
JP2003115691A (ja) 2001-10-04 2003-04-18 Tdk Corp フィルム状ｅｍｉフィルタ
JP2003124236A (ja) * 2001-10-09 2003-04-25 Mitsui Chemicals Inc 接着材料およびそれらを用いたスタックパッケージ
JP2003124011A (ja) * 2001-10-09 2003-04-25 Hitachi Ltd 電磁波吸収材及びそれを用いた製品
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
KR20040026530A (ko) * 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
TWI257135B (en) * 2005-03-29 2006-06-21 Advanced Semiconductor Eng Thermally enhanced three dimension package and method for manufacturing the same
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
KR100800478B1 (ko) * 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
KR20080023996A (ko) 2006-09-12 2008-03-17 주식회사 하이닉스반도체 반도체 패키지
JP5074738B2 (ja) * 2006-10-24 2012-11-14 リンテック株式会社 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
JP4569605B2 (ja) * 2007-07-09 2010-10-27 日本テキサス・インスツルメンツ株式会社 半導体装置のアンダーフィルの充填方法
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8952511B2 (en) * 2007-12-18 2015-02-10 Intel Corporation Integrated circuit package having bottom-side stiffener
US8193624B1 (en) * 2008-02-25 2012-06-05 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
CN101572260B (zh) * 2008-04-30 2011-04-20 南亚科技股份有限公司 多芯片堆叠封装体
US8039942B2 (en) * 2008-06-17 2011-10-18 Stats Chippac Ltd. Ball grid array package stacking system
KR20100002875A (ko) 2008-06-30 2010-01-07 주식회사 하이닉스반도체 반도체 패키지
KR20100075204A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 스터드 범프를 이용한 적층형 반도체 패키지, 반도체 패키지 모듈, 및 그 제조방법
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8299595B2 (en) * 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8304880B2 (en) * 2010-09-14 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW541635B (en) * 2001-05-28 2003-07-11 Sharp Kk Semiconductor package and a method for producing the same
US20060220210A1 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides
US20080210462A1 (en) * 2005-11-28 2008-09-04 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
TW200828531A (en) * 2006-12-13 2008-07-01 Shinko Electric Ind Co Package having shield case
TW200901414A (en) * 2007-05-22 2009-01-01 Samsung Electronics Co Ltd Semiconductor packages with enhanced joint reliability and methods of fabricating the same
US20100072597A1 (en) * 2008-09-25 2010-03-25 Seng Guan Chow Integrated circuit package system for stackable devices

Also Published As

Publication number Publication date
KR20120060486A (ko) 2012-06-12
CN102487059A (zh) 2012-06-06
US20150024545A1 (en) 2015-01-22
KR101711045B1 (ko) 2017-03-02
US9520387B2 (en) 2016-12-13
US8872319B2 (en) 2014-10-28
JP2012119688A (ja) 2012-06-21
US20120139090A1 (en) 2012-06-07
TW201230284A (en) 2012-07-16
JP5965626B2 (ja) 2016-08-10

Similar Documents

Publication Publication Date Title
TWI578485B (zh) 堆疊的封裝結構、封裝層疊裝置及其製造方法
US10403606B2 (en) Method of fabricating a semiconductor package
US9349711B2 (en) Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US6731009B1 (en) Multi-die assembly
US20170062394A1 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US20140048326A1 (en) Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
KR20150009826A (ko) 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
TW201405728A (zh) 半導體封裝及半導體封裝基座的製造方法
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
US10128221B2 (en) Package assembly having interconnect for stacked electronic devices and method for manufacturing the same
US20140232005A1 (en) Stacked package, method of fabricating stacked package, and method of mounting stacked package fabricated by the method
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US10079222B2 (en) Package-on-package structure and manufacturing method thereof
TWI615933B (zh) 半導體裝置及其製造方法
TWI543311B (zh) 半導體封裝基座的製造方法
TWI423405B (zh) 具載板之封裝結構
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
US20230343773A1 (en) Semiconductor package structure and packaging method thereof
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
KR20110097102A (ko) 반도체 디바이스 및 그 제조 방법
KR20240025211A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2011091266A (ja) 半導体装置およびその製造方法