CN104218030B - 堆叠式多封装模块及其制造方法 - Google Patents

Abstract

本发明实施例提供一种堆叠式多封装模块及其制造方法，所述堆叠式多封装模块的制造方法包括将至少一第一电子元件以及至少一第二电子元件装设于基板上，并且第一电子元件与第二电子元件皆与基板电性连接，而第二电子元件高度大于第一电子元件的高度。将导电层配置于第一绝缘层之上。在导电层配置于第一绝缘层上之后，将第一绝缘层覆盖于第一电子元件以及局部覆盖于基板表面上。形成至少一穿透导电层及第一绝缘层的导电柱，并且将导电层进行图案化处理，据以形成导电图案层。将另至少一第一电子元件装设于第一绝缘层上且与导电图案层电性连接。

Description

堆叠式多封装模块及其制造方法

技术领域

本发明有关于一种堆叠式多封装模块，且特别是有关于具有第一绝缘层的堆叠式多封装模块。

背景技术

目前常见的电子封装模块通常包括封装式堆叠结构(Package Stacking)，而为了提高整体电子封装模块的堆叠密度以及减少封装的体积，通常电子封装模块是采用三维垂直堆叠（Vertically Integrated Circuits，VIC）的结合方式进行整合。

在遇到不同高度的电子元件电性连接于基板上时，为提高整体电子封装模块的堆叠密度，现有的三维垂直堆叠方法通常以模具先形成模封包覆电子元件，而后将高度较低的电子元件上方的模封材料以雷射挖出凹洞以作为电子元件的预先装设位置，接着于模封凹洞内制作出导电柱以及线路，而后在模封凹洞内摆放电子元件并且以填入另一封胶以填补模封凹洞。

一般来说，随着电子封装模块的微型化，电子元件的摆设方式以及制作流程也越趋复杂，制作难度也随之提升。此外，此种方法容易有外观颜色不同及平整性不佳等问题。

发明内容

本发明提供一种堆叠式多封装模块，其所具有的绝缘层用以简化封装的流程，以及增加堆叠式多封装模块的内部堆叠空间利用率。

本发明的堆叠式多封装模块，包括基板、堆叠结构以及至少一第二电子元件；堆叠结构包括多个第一电子元件、至少一第一绝缘层以及至少一导电图案层，其中部分一些第一电子元件装设于基板上，而第一绝缘层覆盖于部分一些第一电子元件以及局部覆盖基板表面，导电图案层配置于第一绝缘层上，而另外一些第一电子元件装设于第一绝缘层上且与导电图案层电性连接；第二电子元件装设于基板上，而第二电子元件的高度大于该第一电子元件的高度。

本发明提供一种堆叠式多封装模块的制造方法，用以简化封装的流程以及增加堆叠式多封装模块的内部堆叠空间利用率。

本发明的堆叠式多封装模块的制造方法，包括装设至少一第一电子元件以及至少一第二电子元件于基板上，且第一、第二电子元件与基板电性连接，而第二电子元件高度大于该第一电子元件的高度；将导电层配置于第一绝缘层之上之后，将第一绝缘层覆盖于第一电子元件以及局部覆盖于基板表面上。形成至少一穿透导电层以及第一绝缘层的导电柱，并且将导电层进行图案化处理，据以形成一导电图案层；将另至少一第一电子元件装设于第一绝缘层上且与导电图案层电性连接。

综上所述，本发明的堆叠式多封装模块，其第二电子元件高度大于第一电子元件的高度，使得第一电子元件及第二电子元件之间会存有一高度差。其中一些第一电子元件及第二电子元件装设于基板上，而第一绝缘层贴附覆盖在其中一部分的第一电子元件以及部分的基板上。工艺较为简单，从而简化封装的流程。当第一绝缘层覆盖这些第一电子元件以及部分基板上时，这些第一电子元件上方将存有空间以容置其他第一电子元件。据此，不仅可以简化封装的流程且缩短信号线路径，从而使得线路损耗及干扰减少，产品电性更佳。此外，堆叠式多封装模块的封装平整性高且外观颜色均一，而堆叠式多封装模块的内部堆叠空间利用率得以增加。

除此之外，本发明的堆叠式多封装模块的制造方法，其第二电子元件高度大于第一电子元件的高度，使得第一电子元件及第二电子元件之间会存有一高度差。通过贴附第一绝缘层覆盖在其中一部分的第一电子元件以及部分的基板上，再于这些第一电子元件上方的空间内容置其他第一电子元件。据此，不仅可以简化封装的流程且缩短信号线路径，从而使得线路损耗及干扰减少，产品电性更佳。此外，堆叠式多封装模块的封装平整性高且外观颜色均一，而堆叠式多封装模块的内部堆叠空间利用率得以增加。

为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效，请参阅以下有关本发明的详细说明、图式，相信本发明的目的、特征与特点，当可由此得以深入且具体的了解，然而所附图式与附件仅提供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1是本发明第一实施例的堆叠式多封装模块的结构示意图。

图2是本发明第二实施例的堆叠式多封装模块的结构示意图。

图3是本发明实施例的堆叠式多封装模块的制造方法的流程示意图。

图4A～4F分别是本发明第一实施例的堆叠式封装模块的制造方法于各步骤所形成的半成品的示意图。

其中，附图标记说明如下：

100、200 堆叠式多封装模块

110 基板

112 接地垫

120、220 堆叠结构

122、122'、122a、122b、122c、122a'、122b'122c'第一电子元件

124、124' 第一绝缘层

125 导电层

126、126' 导电图案层

127、127' 导孔

130 第二电子元件

140 第二绝缘层

150 电磁遮蔽层

D1 刀具

S101～S106 步骤流程

具体实施方式

图1为本发明第一实施例的堆叠式多封装模块的结构示意图。请参阅图1，堆叠式多封装模块100包括基板110、堆叠结构120以及至少一第二电子元件130。堆叠结构120配置于基板110之上，而且第二电子元件130装设(mount)于基板110上。

基板110上通常配置有接垫（boding pad）、接地垫(grounding pad)112以及线路（trace）(未绘示)。于实务上，基板110为电路及各种电子元件所配置的载板（carrier），而这些接垫及线路可依电性连接需要而设置。

堆叠结构120包括多个第一电子元件122、至少第一绝缘层124以及至少一导电图案层126。其中一些第一电子元件122装设于基板110上，而第一绝缘层124覆盖于其中一些第一电子元件122以及局部覆盖基板110表面，导电图案层126配置于第一绝缘层124上，而另外一些第一电子元件122装设于第一绝缘层124上且与导电图案层126电性连接。

第一电子元件122可以包括各种类型，而且这些第一电子元件122的种类并不完全相同。例如第一电子元件122可以是主动元件或被动元件、芯片或离散元件(discretecomponent)等，如图1所绘示，第一电子元件122可以包括不同的种类，以第一电子元件122a、122b及122c表示。不过，本发明并不对第一电子元件122的种类加以限定。此外，第一电子元件122a、122b及122c可以是以多种方式与基板110电性连接，例如是打线方式（wirebonding）、覆晶方式（flip chip）或其他封装方法与基板110的接垫及/或线路电性连接。

第一绝缘层124覆盖于其中一部分的第一电子元件122a、122b及122c，并且延伸覆盖到基板110局部的表面。第一绝缘层124用以避免第一电子元件122之间产生不必要的电性连接。详细而言，第一绝缘层124为一热固性片状胶材，在室温下即具有黏性，用以贴附且覆盖在其中一部分的第一电子元件122a、122b及122c上。由于第一绝缘层124为片状胶材，从而第一绝缘层124可以不需通过模具而能覆盖在其中一部分的第一电子元件122a、122b及122c上，也就是说，第一绝缘层124部分地成型于基板110上。在适当的温度下，第一绝缘层124得以更加黏附于第一电子元件122以及基板110上，而且不会随着加热而溶解。。值得说明的是，第一绝缘层124的材料包括环氧树脂(Epoxy resin)、无机纤维(inorganicfiller)等，例如第一绝缘层124的材料可以是热固性热熔胶胶材(Thermo-meltingsealant sheet)。

在多个第一电子元件122a、122b及122c中，其中另外一部分的第一电子元件122a'、122b'及122c'装设于第一绝缘层124上，并且与导电图案层126电性连接。简单地说，其中一些第一电子元件122a、122b及122c位于第一绝缘层124之内。另外一部分的第一电子元件122a'、122b'及122c'位于第一绝缘层124之外，而且第一电子元件122'通过导电图案层126的线路设计而能够电性导通。

堆叠结构120还包括至少一个导电柱127，而导电柱127穿透第一绝缘层124。一般而言，导电柱127由导电图案层126往第一绝缘层124内贯穿延伸，并且根据不同的产品设计用以电性连接不同的第一电子元件122或基板线路。

堆叠式多封装模块100包括至少一第二电子元件130，其中第二电子元件130装设于基板110上，而第二电子元件130高度大于第一电子元件122的高度。同样地，第二电子元件130亦可以包括各种类型，例如是主动元件或被动元件、芯片或离散元件等。而且第二电子元件130亦可以是以多种方式与基板110电性连接，例如是打线方式、覆晶方式或其他封装方法与基板110的接垫及/或线路电性连接。

堆叠式多封装模块100还包括第二绝缘层140，第二绝缘层140覆盖于第二电子元件130、堆叠结构120以及基板110表面。第二绝缘层140用以降低湿气侵入而造成第二电子元件130、堆叠结构120或是线路的损害，而且第二绝缘层140还可以避免第二电子元件130之间产生不必要的电性连接。第二绝缘层140的材料可以与第一绝缘层124的材料相异，例如第二绝缘层140可以是一封胶层，而主要材料包括压模胶(molding compound)，通过封胶工艺(encapsulation process)填入模穴(cavity)烘烤硬化成型。或者，第二绝缘层140的材料可以与第一绝缘层124的材料相同，皆是热固性片状胶材，以贴附的方式覆盖在第二电子元件130、堆叠结构120以及基板110表面。不过，本发明并不对第二绝缘层140的材料加以限定。

此外，为了产品的电磁遮蔽设计，堆叠式多封装模块100还包括电磁遮蔽层150，电磁遮蔽层150位于第二绝缘层140的外表面，而且与接地垫112电性连接。电磁遮蔽层150用以降低电子元件122以及第二电子元件130所产生的电磁干扰效应与射频干扰效应。一般而言，电磁遮蔽层150为导电材料所制成，例如是以金属材料、导电高分子材料或者是导电复合材料所制成。而电磁遮蔽层150可以是通过喷涂（Spray Coating）、离子镀（IonPlating）、溅镀（Sputter Deposition）或者是蒸镀（Evaporation Deposition）等方式沉积的导电薄膜，也可以是以金属盖覆罩于第二绝缘层140的外表面。

图2为本发明第二实施例的堆叠式多封装模块的剖面示意图。第二实施例的堆叠式多封装模块200与第一实施例的堆叠式多封装模块100二者结构相似，功效相同，例如堆叠式多封装模块200与100同样都包括第一电子元件122。以下将仅介绍堆叠式多封装模块200与100二者的差异，而相同的特征则不再重复赘述。

请参阅图2，第二实施例的堆叠式多封装模块200包括基板110、堆叠结构220以及至少一第二电子元件130。堆叠结构220配置于基板110之上，而且第二电子元件130装设(mount)于基板110上。

堆叠结构220包括多个第一电子元件122、多个第一绝缘层124以及多个导电图案层126。值得说明的是，堆叠结构220是由多个第一电子元件122、多个第一绝缘层124以及多个导电图案层126所堆叠而成。

详细而言，其中部分的第一电子元件122a、122b及122c装设于基板110上，而其中一第一绝缘层124覆盖于这些第一电子元件122a、122b及122c以及局部覆盖基板110表面上，而其中一导电图案层126配置于此第一绝缘层124上，而另外一部分的第一电子元件122a、122b及122c装设于此第一绝缘层124上且与此导电图案层126电性连接。另一第一绝缘层124'在覆盖于第一电子元件122以及导电图案层126上，而另一导电图案层126'在覆盖于第一绝缘层124'上，而另外一部分的第一电子元件122a'、122b'及122c'装设于第一绝缘层124'上且与导电图案层126'电性连接。

简单地说，堆叠结构220可以是多层结构，其中一些第一电子元件122装设于基板110上且位于第一绝缘层124之内，另外一些第一电子元件122位于第一绝缘层124之上，而第一电子元件122'位于第一绝缘层124'之外。导电图案层126、126'位于第一绝缘层124、124'之上。

值得说明的是，于本实施例中，堆叠结构220为两层结构。不过，于其它实施例中，依据不同的电性连接设计的考量，堆叠结构220可以是两层以上的结构。不过，本发明并不对此加以限定。

图3是本发明实施例的堆叠式多封装模块的制造方法的流程示意图。图4A～4F分别是本发明第一实施例的堆叠式多封装模块的制造方法于各步骤所形成的半成品的示意图。请参阅图3以及依序配合参照图4A～4F。

于步骤101中，请参阅图4A，将至少一第一电子元件122以及至少一第二电子元件130装设于基板110上，并且第一电子元件122与第二电子元件130皆与基板110电性连接，而第二电子元件130高度大于第一电子元件122的高度。值得说明的是，于此，高度定义为装设后的第一电子元件122以及第二电子元件130的底面至顶面的垂直延伸距离。由于第二电子元件130高度大于第一电子元件122的高度，因此，在第一电子元件122及第二电子元件130之间会存有一高度差。

详细而言，提供基板110，基板110可以是电路联板(circuit substrate panel或circuit substrate strip)(图4A仅绘示基板110的一部分)。在基板110上装设至少一第一电子元件122以及至少一第二电子元件130，于本实施例中，提供多个第一电子元件122a、122b及122c以及多个第二电子元件130，其中第一电子元件122以及第二电子元件130可以是主动元件或被动元件、芯片或离散元件等,而且可以多种方式与基板110电性连接,例如是打线方式(wire bonding)、覆晶方式(flip chip)或其他封装方法与基板的接垫及/或线路电性连接。

于步骤102中，请参阅图4B，将导电层125配置于第一绝缘层124之上。导电层125可以通过喷涂（Spray Coating）、离子镀（Ion Plating）、溅镀（Sputter Deposition）或者是蒸镀（Evaporation Deposition）等方式将金属材料或导电材料形成于第一绝缘层124的上表面。

于步骤103中，请参阅图4C，在导电层125配置于第一绝缘层124上之后，将第一绝缘层124覆盖于第一电子元件122以及局部覆盖于基板110表面上。值得说明的是，第一绝缘层124为一热固性片状胶材，于本实施例中，第一绝缘层124的材料可以是热固性热熔胶胶材，通过贴附的方式覆盖在其中一部分的第一电子元件122以及部分的基板110上，也就是说，第一绝缘层124部分地成型于基板110上。

于步骤104中，请参阅图4D，形成至少一穿透导电层125以及第一绝缘层124的导电柱127，并且将导电层125进行图案化处理，据以形成导电图案层126。详细而言，使用雷射对导电层125以及第一绝缘层124进行钻孔，以使第一绝缘层124形成至少一中空通孔，接着，形成导电材料于中空通孔内据以形成导电柱127，导电柱127由导电层125往第一绝缘层124内贯穿延伸。值得说明的是，可以依据不同的电性连接需求而自行设计每一个导电柱127的形状、数量以分布位置。接着，对导电层125进行图案化处理，以形成导电图案层126。详细而言，可以使用雷射烧蚀导电层，以使导电层125形成导电图案。

此外，须说明的是，为了工艺上的考量，形成导电柱127以及对导电层125进行图案化处理的步骤顺序可以是同时或是顺序对调。本发明并不对此加以限定。

于步骤105中，请参阅图4E，将另至少一第一电子元件122'装设于第一绝缘层124上且与导电图案层126电性连接。于本实施例中，提供多个第一电子元件122a'、122b'及122c'，而这些装设于第一绝缘层124上的第一电子元件122a'、122b'及122c'可以通过导电图案层126以及导电柱127而与装设于基板110上的第一电子元件122或者第二电子元件130电性连接。

值得说明的是，由于第一电子元件122及第二电子元件130之间存有高度差，因此当其中一些第一电子元件122及第二电子元件130装设于基板110上时，这些第一电子元件122上方将存有空间以容置其他第一电子元件122。

为了降低湿气侵入而造成第二电子元件130、堆叠结构120或是线路的损害以及保护第二电子元件130之间产生不必要的电性连接，堆叠式多封装模块100的制造方法还包括将第二绝缘层140覆盖于堆叠结构120、第二电子元件130与基板110表面上。

于步骤106中，请参阅图4F，将第二绝缘层140覆盖于堆叠结构120与基板110表面上。一般而言，第二绝缘层140可以是一封胶层，主要材料包括压模胶。通过封胶工艺，将第二绝缘层140材料填入模穴中，经由挤胶、注胶后再烘烤硬化成型。此外，于其它实施例中，第二绝缘层140的材料也可以与第一绝缘层124的材料相同，亦即，第二绝缘层140的材料是热固性片状胶材，而且以贴附的方式覆盖在第二电子元件130、堆叠结构120以及基板110表面。本发明实际应用上亦可不需要制作第二绝缘层140。

随后，通过刀具D1或是使用雷射将基板110切割成多个单元。此切割可以是半切，亦即没有将模封单元130与基板110全部切断，而于最后步骤时再将半切的基板110全部切断。或者，切割可以是全切，即一次将基板110全部切断。

请再次参阅图1，为了产品的电磁遮蔽设计，堆叠式多封装模块100的制造方法还包括形成电磁遮蔽层150于第二绝缘层140的外表面，而且与接地垫112电性连接。电磁遮蔽层150可以是通过喷涂、离子镀、溅镀或者是蒸镀等方式沉积导电材料所制成的导电薄膜。或者，电磁遮蔽层150也可以是以金属盖覆罩于第二绝缘层140的外表面。经由上述步骤，堆叠式封装模块100基本上已形成

综上所述，本发明实施例提供一种堆叠式多封装模块，其第二电子元件高度大于第一电子元件的高度，使得第一电子元件及第二电子元件之间会存有一高度差。其中一些第一电子元件及第二电子元件装设于基板上，而第一绝缘层为热固性片状胶材，不需通过模具而贴附覆盖在其中一部分的第一电子元件以及部分的基板上。因此，工艺较为简单，从而简化封装的流程。当第一绝缘层覆盖这些第一电子元件以及部分基板上时，这些第一电子元件上方将存有空间以容置其他第一电子元件。据此，不仅可以简化封装的流程且缩短信号线路径，从而使得线路损耗及干扰减少，产品电性更佳。此外，堆叠式多封装模块的封装平整性高且外观颜色均一，而堆叠式多封装模块的内部堆叠空间利用率得以增加。

除此之外，本发明实施例提供堆叠式多封装模块的制造方法，其第二电子元件高度大于第一电子元件的高度，使得第一电子元件及第二电子元件之间会存有一高度差。通过贴附第一绝缘层覆盖在其中一部分的第一电子元件以及部分的基板上，再于这些第一电子元件上方的空间内容置其他第一电子元件。据此，不仅可以简化封装的流程且缩短信号线路径，从而使得线路损耗及干扰减少，产品电性更佳。此外，堆叠式多封装模块的封装平整性高且外观颜色均一，而堆叠式多封装模块的内部堆叠空间利用率得以增加。

以上所述仅为本发明的实施例，其并非用以限定本发明的权利要求保护范围。任何本领域技术人员，在不脱离本发明的精神与范围内，所作的更动及润饰的等效替换，仍为本发明的权利要求保护范围内。

Claims (12)

1.一种堆叠式多封装模块，其特征在于该堆叠式多封装模块包括：

一基板；

一堆叠结构，包括多个第一电子元件、至少一第一绝缘层以及至少一导电图案层，其中部分该多个第一电子元件装设于该基板上，而该第一绝缘层覆盖于部分该多个第一电子元件以及局部覆盖该基板表面，该导电图案层配置于该第一绝缘层上且与该第一绝缘层直接接触，而另外该多个第一电子元件装设于该第一绝缘层上且与该导电图案层电性连接；

至少一第二电子元件，其中该第二电子元件装设于该基板上，该第二电子元件的高度大于该第一电子元件的高度。

2.如权利要求1所述的堆叠式多封装模块，其中该堆叠结构包括多个第一绝缘层以及多个导电图案层，其中一该导电图案层位于其中二第一绝缘层之间，而另外该多个第一电子元件位于其中一该第一绝缘层上且与该导电图案层电性连接。

3.如权利要求1所述的堆叠式多封装模块，其中该堆叠式多封装模块还包括一第二绝缘层，该第二绝缘层覆盖于该第二电子元件、该堆叠结构以及该基板表面。

4.如权利要求1所述的堆叠式多封装模块，其中该堆叠结构还包括至少一导电柱，该导电柱穿透该第一绝缘层。

5.如权利要求1所述的堆叠式多封装模块，其中该第一绝缘层为热固性片状胶材。

6.如权利要求3所述的堆叠式多封装模块，其中该第一绝缘层的材料与该第二绝缘层的材料不相同。

7.如权利要求3所述的堆叠式多封装模块，其中该堆叠式多封装模块还包括一电磁遮蔽层，该电磁遮蔽层位于该第二绝缘层的外表面。

8.一种堆叠式多封装模块的制造方法，其特征在于该堆叠式多封装模块的制造方法包括：

将至少一第一电子元件以及至少一第二电子元件装设于一基板上，并且该第一电子元件与该第二电子元件皆与该基板电性连接，而该第二电子元件高度大于该第一电子元件的高度；

将一导电层配置于一第一绝缘层之上，且该导电层与该第一绝缘层直接接触；

在该导电层配置于该第一绝缘层上之后，将该第一绝缘层覆盖于该第一电子元件以及局部覆盖于该基板表面上；

形成至少一穿透该导电层以及该第一绝缘层的导电柱，并且将该导电层进行图案化处理，据以形成一导电图案层；以及

将另至少一第一电子元件装设于该第一绝缘层上且与该导电图案层电性连接。

9.如权利要求8所述的堆叠式多封装模块的制造方法，其中还包括将一第二绝缘层覆盖于该第一电子元件、该第二电子元件与该基板表面上。

10.如权利要求8所述的堆叠式多封装模块的制造方法，其中该第一绝缘层的材料为热固性片状胶材。

11.如权利要求9所述的堆叠式多封装模块的制造方法，其中该第二绝缘层的材料与该第一绝缘层的材料不相同。

12.如权利要求9所述的堆叠式多封装模块的制造方法，其中该堆叠式多封装模块的制造方法还包括形成一电磁遮蔽层于该第二绝缘层的外表面。