CN105023851B - 电子封装模块的制造方法 - Google Patents

Abstract

本发明实施例提供电子封装模块的制造方法，包括提供基板，基板具有上表面，且基板包括至少一接地垫，接地垫裸露于上表面。装设多个电子元件于上表面上，而电子元件与基板电性连接。形成模封体于上表面包覆于电子元件，其中模封体具有顶面以及相对顶面的底面，而底面接触上表面。于模封体内形成沟槽以划分出至少二封装隔间，沟槽贯穿顶面以及底面，而沟槽于顶面的径宽大于沟槽于底面的径宽。形成导电材料于沟槽内以形成一隔间遮蔽结构，隔间遮蔽结构包括第一隔间结构以及与第一隔间结构相连的第二隔间结构。形成电磁遮蔽层覆盖模封体的表面，且电磁遮蔽层与接地垫以及隔间遮蔽结构电性连接。本发明的导电材料能够更均匀地覆盖于上半部的表面。

Description

电子封装模块的制造方法

技术领域

本发明涉及一种电子封装模块，且特别涉及电子封装模块的制造方法。

背景技术

目前常见的电子封装模块大多为在使用封装材料封装各种电子元件，在微型化的趋势下，整体的电子封装模块的封装密度越来越高。此外，电子产品的功能越来越多，所以电子封装模块内部所整合的电子元件的种类也越来越多。因此，不同的电子元件之间的电磁波彼此容易交互影响。

为降低各种电子元件间的交互影响，如电磁干扰效应与射频干扰效应，通常会在电子封装模块内设计一内电磁遮蔽(Electromagnetic Shielding，EMI)层以隔绝不同的电子元件。

一般而言，传统的方式以金属盖或者是于模封体的沟槽内形成金属材料以制作金属内屏蔽体，藉此降低电子元件间的交互影响。不过，若以金属盖作为内电磁遮蔽层容易造成电子封装模块的产品设计弹性降低，而且不易减少电子封装模块的体积。此外，若以金属内屏蔽体作为内电磁遮蔽层，则在形成金属材料的过程中容易因为沟槽深宽比高的缘故而导致制作时间长或是金属材料分布不均。

发明内容

本发明实施例提供一种电子封装模块的制造方法，用以改进对现有电子封装模块的工艺。

本发明实施例提供一种电子封装模块的制造方法，所述电子封装模块的制造方法包括提供基板，基板具有上表面，且基板包括至少一接地垫，接地垫裸露于上表面。装设多个电子元件于该上表面，而电子元件与基板电性连接。形成模封体包覆于电子元件，其中模封体具有顶面以及相对顶面的底面，而底面接触上表面。于模封体内形成沟槽以划分出至少二封装隔间，沟槽贯穿顶面以及底面，而沟槽于顶面的径宽大于沟槽于底面的径宽。形成导电材料于沟槽内以形成隔间遮蔽结构，隔间遮蔽结构包括第一隔间结构以及与第一隔间结构相连的第二隔间结构。形成电磁遮蔽层覆盖模封体的表面，且电磁遮蔽层与接地垫以及隔间遮蔽结构电性连接。

综上所述，本发明实施例提供电子封装模块的制造方法，所述电子封装模块的制造方法藉由于模封体内形成沟槽以划分出至少二封装隔间。由于沟槽的剖面形状为上宽下窄的形状，因此在透过溅镀形成第二隔间结构时，导电材料能够更均匀地覆盖于上半部的表面。此外，由于第一隔间结构填满沟槽的下半部，所以在形成第二隔间结构的步骤中，相较于沟槽的深宽比来说，沟槽的上半部的深宽比较低，因此导电材料能够透过溅镀而确实均匀地覆盖于上半部的表面且与第一隔间结构电性连接。

为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效，请参阅以下有关本发明的详细说明、附图，相信本发明的目的、特征与特点，当可由此得以深入且具体的了解，然而所附附图与附件仅用于提供参考与说明，并非用来对本发明加以限制。

附图说明

图1A至1F分别是本发明实施例的电子封装模块的制造方法于各步骤所形成的半成品的示意图。

图2A至2D分别是本发明实施例的电子封装模块的制造方法于各步骤所形成的半成品的示意图。

其中，附图标记说明如下：

110 基板

112 接地垫

120 电子元件

130 模封体

130a 封装隔间

142、242 第一隔间结构

152、252 第二隔间结构

A1 单元

F1 沟槽

F1a 下半部

F1b 上半部

L1 第一隔间结构的高度

L2 第二隔间结构的高度

P1 隔间遮蔽结构

P2 电磁遮蔽层

S1 上表面

T1 顶面

T2 底面

U1 沟槽于顶面的径宽

U2 沟槽于底面的径宽

具体实施方式

图1A至1F分别是本发明第一实施例的电子封装模块的制造方法于各步骤所形成的半成品的示意图。请依序配合参照图1A～1F。

首先,请参阅图1A，提供基板110，装设多个电子元件120于基板110的上表面S1上。于本实施例中，基板110为一大尺寸的电路联板(circuit substrate panel或circuitsubstrate strip，其中图1A仅绘示部分的基板110)，而且包括线路(未绘示)以及至少一接地垫112，而接地垫112裸露于上表面S1。电子元件(electrical element)120包括多种类型，而电子元件120可以是有源元件或者是无源元件，例如是芯片、晶体管、二极管、电容、电感或其他高频、射频元件等。电子元件120可以藉由多种方式与基板110电性连接，例如是打线方式(wire bonding)、覆晶方式(flip chip)或其他封装方法与基板110的接垫及/或线路电性连接。不过，本发明并不对电子元件120与基板110之间的电性连接方式加以限定。

请参阅图1B，形成模封体130于基板110上且包覆电子元件120。模封体130具有顶面T1以及相对顶面T1的底面T2，而底面T2至少局部接触上表面S1。一般而言，覆盖模封材料于于基板110上以形成模封体130，模封材料为具有黏性的预浸材料层(PreimpregnatedMaterial)，其中预浸材料层例如是玻璃纤维预浸材(Glass fiber prepreg)、碳纤维预浸材(Carbon fiber prepreg)、环氧树脂(Epoxy resin)等材料。

请参阅图1C，于模封体130内形成沟槽F1以划分出至少二封装隔间130a。详细而言，由模封体130的顶面T1透过激光烧蚀(Laser scribing)且贯穿模封体130以形成沟槽F1。模封体130包括至少二封装隔间130a，其中至少一封装隔间130a包覆电子元件120。沟槽F1由顶面T1穿透模封体130而延伸至底面T2，其中沟槽F1裸露出接地垫112。于实务上，可以透过调整激光的能量以及次数来控制沟槽F1的深度。值得说明的是，沟槽F1于顶面T1的径宽U1大于沟槽F1于底面T2的径宽U2，且沟槽F1的径宽由模封体130的顶面T1方向朝向底面T2方向渐减。也就是说，沟槽F1的剖面形状为上宽下窄的形状。于本实施例中，沟槽F1的剖面形状为倒梯形。

值得说明的是，沟槽F1定义有上半部F1b以及下半部F1a，上半部F1b是由顶面T1往沟槽F1内部延伸至上半部F1b以及下半部F1a相连处，而下半部F1a是由上表面S1往沟槽F1内部延伸至上半部F1b以及下半部F1a相连处。定义上半部F1b的深宽比P(aspect ratio)为上半部F1b的深度与上半部F1b于顶面T1的径宽U1之间的比例，而上半部F1b的深宽比P小于2:1。另外，沟槽F1的深宽比P为沟槽F1的深度与上半部F1b于顶面T1的径宽U1之间的比例。

沟槽F1于顶面T1的径宽U1介于80微米(μm)至500微米(μm)之间，沟槽F1于底面T2的径宽U2介于50微米(μm)至200微米(μm)之间。

为了满足不同的电子元件120的配置设计和顾及电磁遮蔽需求，由俯视的角度观之，沟槽F1的形状可以具有多种变化，且沟槽F1可以划分出三个以上的封装隔间130a。不过，而本发明并不对沟槽F1的形状加以限制。

请参阅图1D，注入(injection)导电材料于沟槽F1的下半部F1a内。于本实施例中，导电材料仅填置沟槽F1的下半部F1a而没有填满整个沟槽F1，而导电材料亦与沟槽F1所裸露的接地垫112电性连接。值得一提的是，将上述所填置于沟槽F1的下半部F1a内部的导电材料定义为第一隔间结构142，而第一隔间结构142的高度L1即大致等于下半部F1a的高度。

值得说明的是，导电材料可以是金属材料，例如是铜、铝或是银化镍等材料。不过，于其他发明实施例中，导电材料也可以是导电高分子材料，例如，聚苯胺(Polyaniline，PAn)、聚砒咯(Polypyrrole，PYy)或是聚赛吩(Polythiophene，PTh)等材料。不过，本发明并不限定导电材料的种类。

此外，于实务中，接地垫112为依据实际沟槽F1的俯视视角的形状而可以是形成条状、块状或其他图案的金属垫，不过，本发明不限制接地垫112的数量及形状。

请参阅图1E，可以透过刀具或是使用激光于模封体130的顶面T1进行单体化切割，以将模封体130与基板110切割成多个单元A1。

请参阅图1F，喷镀(Spray)导电材料覆盖沟槽F1的上半部F1b的表面以及所述多个单元A1的模封体130的顶面T1及侧面。于本实施例中，透过喷镀或是溅镀(sputter)的方式，在沟槽F1的上半部F1b的表面以及在模封体130的顶面T1以及侧面覆盖导电材料。值得一提的是，将上述所覆盖于沟槽F1的上半部F1b内部的导电材料定义为第二隔间结构152，而第二隔间结构152的高度L2即大致等于上半部F1b的高度。值得说明的是，在符合上半部F1b的深宽比P小于2:1的前提下，第一隔间结构142的高度L1符合下列关系：

L1＝(L1+L2)-U1×P

位于上半部F1b的表面的导电材料与位于下半部F1a内部的导电材料相连且电性连接，从而形成隔间遮蔽结构P1。也就是说，隔间遮蔽结构P1包括第一隔间结构142与第二隔间结构152。值得说明的是，隔间遮蔽结构P1位于这些封装隔间130a之间且用以降低封装隔间130a之间的电磁干扰效应与射频干扰效应。隔间遮蔽结构P1与电磁遮蔽层P2电性连接，透过隔间遮蔽结构P1与电磁遮蔽层P2形成封闭的电磁遮蔽结构将所接收的电磁干扰信号传递至接地垫112，进而增加电子封装模块的电磁屏蔽效果。从而被包覆于不同的封装隔间130a里的这些电子元件120之间的电磁遮蔽效果增加。

值得再度说明的是，第一隔间结构142填满沟槽F1下半部F1a，第二隔间结构152覆盖沟槽F1上半部F1b的表面。在沟槽F1中所定义出的上半部F1b是由第一隔间结构142与第二隔间结构152的相连处延伸至顶面T1之间，而下半部F1a是由第一隔间结构142与第二隔间结构152的相连处延伸至基板110上表面S1之间。由于，沟槽F1的径宽由模封体130的顶面T1方向朝向底面T2方向渐减，因此第一隔间结构142与第二隔间结构152于相连处的最大外径小于或等于第二隔间结构152于顶面T1的最大外径。

另外，由于沟槽F1的剖面形状为上宽下窄的形状，因此在透过溅镀形成第二隔间结构152时，导电材料能够更均匀地覆盖于上半部F1b的表面。値得说明的是，由于第一隔间结构142填满沟槽F1的下半部F1a，所以在形成第二隔间结构152的步骤中，相较于沟槽F1的深宽比来说，上半部F1b的深宽比P较小，因此导电材料能够透过溅镀而确实均匀地覆盖于上半部F1b的表面且与第一隔间结构142电性连接。

值得说明的是，于本实施例中，以喷涂或溅镀的方式将导电材料形成于所述单元A1的顶面T1及侧面时，位于所述单元A1的侧面的导电材料与位于模封体130的顶面T1的导电材料相连以形成电磁遮蔽层P2。不过，本发明不限定形成电磁遮蔽层P2的方法。

此外，于本实施例中，电磁遮蔽层P2可以由模封体130侧面延伸至基板110的侧面，并且可以与裸露于基板110的侧面的接地垫(未绘示)电性连接，从而电磁遮蔽层P2得以更加地将所接收的电磁干扰信号传递至位于基板110的侧面的接地垫(未绘示)，进而增加电子封装模块的电磁屏蔽效果。不过，于其他实施例中，电磁遮蔽层P2亦可以仅覆盖模封体130的表面而未延伸至基板110的侧面。然而，本发明并不对此加以限制。

图2A至2D为本发明第二实施例的电子封装模块的制造方法于各步骤所形成的示意图。第二实施例的电子封装模块的制造方法与第一实施例的电子封装模块的制造方法二者相似，功效相同。以下将仅介绍第二实施例与第一实施例二者的差异，而相同的步骤以及特征则不再重复赘述。请依序配合参照图2A至2C。

图2A的步骤为接续本发明第一实施例的图1B的步骤，请参阅图2A，于模封体130内形成沟槽F1以划分出至少二封装隔间130a。同样地，由顶面T1以激光烧蚀穿透模封体130而延伸至底面T2，以形成沟槽F1。值得说明的是，沟槽F1于顶面T1的径宽大于沟槽F1于底面T2的径宽，且沟槽F1的径宽由模封体130的顶面T1方向朝向底面T2方向缩减。也就是说，沟槽F1的剖面形状为上宽下窄的形状。于本实施例中，沟槽F1的剖面形状为阶梯形。

请参阅图2B，注入导电材料于沟槽F1的下半部F1a内且形成第一隔间结构242。第一隔间结构242没有填满整个沟槽F1，且第一隔间结构242与沟槽F1所裸露的接地垫112电性连接。

请参阅图2C，可以透过刀具或是使用激光于模封体130的顶面T1进行单体化切割成多个单元A1。所述单元A1可以将基板110的侧面的接地垫112裸露而出。

请参阅图2D，以喷镀或是溅镀(sputter)的方式将导电材料覆盖于模封体130的顶面T1及侧表面、阶梯形的沟槽F1上半部F1b的表面。将上述所填置于沟槽F1的上半部F1b的表面的导电材料定义为第二隔间结构252。位于上半部F1b的表面的第二隔间结构252与位于下半部F1a内部的第一隔间结构242相连且电性连接，从而形成隔间遮蔽结构P1。

同样地，以喷涂或溅镀的方式将导电材料形成于所述单元A1的顶面及侧面时，位于所述单元A1的侧面的导电材料与位于模封体130的顶面T1的导电材料相连以形成电磁遮蔽层P2。不过，本发明不限定形成电磁遮蔽层P2的方法。

于本实施例中，电磁遮蔽层P2可以由模封体的侧面延伸至基板110的侧面，并且可以与裸露于基板110的侧面的接地垫112电性连接。不过，本发明并不对此加以限制。

综上所述，本发明实施例提供电子封装模块的制造方法，所述电子封装模块的制造方法藉由于模封体内形成沟槽以划分出至少二封装隔间。而后，注入填置导电材料填满沟槽的下半部以形成第一隔间结构，接着，喷镀导电材料覆盖沟槽的上半部的表面以形成第二隔间结构。同时，以喷镀的方式将导电材料覆盖于模封体侧面，以形成电磁遮蔽层。由于沟槽的剖面形状为上宽下窄的形状，因此在透过溅镀形成第二隔间结构时，导电材料能够更均匀地覆盖于上半部的表面。值得说明的是，在符合沟槽的上半部的深宽比小于2:1的前提下，填置导电材料于沟槽的下半部以形成第一隔间结构。也就是说，由于第一隔间结构填满沟槽的下半部，所以在形成第二隔间结构的步骤中，相较于沟槽的深宽比来说，上半部的深宽比较低，因此导电材料能够透过溅镀而确实均匀地覆盖于上半部的表面且与第一隔间结构电性连接。

以上所述仅为本发明的实施例，其并非用以限定本发明的专利保护范围。任何本领域的技术人员，在不脱离本发明的精神与范围内，所作的更动及润饰的等效替换，仍为本发明的专利保护范围内。

Claims (9)

1.一种电子封装模块的制造方法，其特征在于该电子封装模块的制造方法包括：

提供一基板，该基板具有一上表面，且该基板包括至少一接地垫，而该接地垫裸露于该上表面；

装设多个电子元件于该上表面，而该些电子元件与该基板电性连接；

形成一模封体包覆于所述多个电子元件，其中该模封体具有一顶面以及一相对该顶面的底面，而该底面接触该上表面；

于该模封体内形成一沟槽以将该模封体区隔出至少二封装隔间，该沟槽由该顶面延伸至该底面，而该沟槽于该顶面的径宽大于该沟槽于该底面的径宽；

于形成该沟槽之后，形成导电材料填满该沟槽的下半部以形成一第一隔间结构；

切割该模封体，以分离成多个单元；

形成导电材料覆盖该沟槽的上半部的表面并与该第一隔间结构电性连接，以形成一第二隔间结构；以及

形成导电材料于所述多个单元的顶面及侧面以形成一电磁遮蔽层，该电磁遮蔽层与该接地垫以及该第二隔间结构电性连接。

2.如权利要求1所述的电子封装模块的制造方法，其中形成该沟槽的步骤包括：

以激光烧蚀部分该模封体，以形成该沟槽。

3.如权利要求1所述的电子封装模块的制造方法，其中该沟槽的上半部由该第一隔间结构与该第二隔间结构的相连处延伸至该顶面，而该沟槽的下半部由该第一隔间结构与该第二隔间结构的相连处向下延伸至该基板的该上表面。

4.如权利要求3所述的电子封装模块的制造方法，其中该沟槽的上半部的深宽比小于2:1。

5.如权利要求1所述的电子封装模块的制造方法，其中形成该第一隔间结构的步骤包括：

注入导电材料填满该沟槽的下半部。

6.如权利要求1所述的电子封装模块的制造方法，其中形成该第二隔间结构的步骤包括：

喷镀导电材料覆盖该沟槽的上半部的表面。

7.如权利要求5所述的电子封装模块的制造方法，其中形成该第二隔间结构的步骤与形成该电磁遮蔽层的步骤为同时进行。

8.如权利要求1所述的电子封装模块的制造方法，其中该沟槽的径宽由该模封体的顶面方向朝向该底面方向缩减。

9.如权利要求1所述的电子封装模块的制造方法，其中该沟槽裸露出该接地垫，而该第一隔间结构与该接地垫电性连接。