TWI757267B - 具有整合式電磁干擾屏蔽之積體電路封裝體 - Google Patents

具有整合式電磁干擾屏蔽之積體電路封裝體 Download PDF

Info

Publication number
TWI757267B
TWI757267B TW106104764A TW106104764A TWI757267B TW I757267 B TWI757267 B TW I757267B TW 106104764 A TW106104764 A TW 106104764A TW 106104764 A TW106104764 A TW 106104764A TW I757267 B TWI757267 B TW I757267B
Authority
TW
Taiwan
Prior art keywords
conductive
integrated circuit
substrate
examples
solder balls
Prior art date
Application number
TW106104764A
Other languages
English (en)
Other versions
TW201737424A (zh
Inventor
拉言德拉 C. 迪亞斯
羅伯特 L. 聖克曼
約書亞 D. 海浦那
米托 B. 莫迪
富田佳宏
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201737424A publication Critical patent/TW201737424A/zh
Application granted granted Critical
Publication of TWI757267B publication Critical patent/TWI757267B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

就包括有一整合式電磁干擾屏蔽之一積體電路封裝體提供裝備及方法。在一實例中，一積體電路封裝體可包括有經由一積體電路之底面上之連接件安裝至一基材之該積體電路、將該積體電路之側表面環繞之一導電圍籬、耦合至該導電圍籬之一導電膜，該膜乃位於該積體電路之一頂面上面，並且與該導電圍籬所界定之一覆蓋區共延伸。

Description

具有整合式電磁干擾屏蔽之積體電路封裝體
本文中之揭露大致係有關於積體電路封裝體，而且更特別的是，係有關於用於此類結構之電磁干擾(EMI)屏蔽。
目前用於模封系統級封裝(SiP)之電磁干擾屏蔽將物理氣相沉積(PVD)濺鍍程序用於以一導電材料塗布模具表面。該濺鍍程序具有許多缺點，包括有濺鍍設備的成本高、吞吐時間長導致導電材料厚度增加、為使封裝體側壁上材料涵蓋範圍均勻之程序複雜、模具表面需預清潔才能提升黏附力等。以介於諸組件之間的電磁干擾屏蔽來說明，雷射溝槽乃施作於諸組件之間，並且填充有一導電材料。昂貴的雷射剝蝕工具及長雷射挖溝程序在大量製造時，會對成本及吞吐時間造成負面影響。
依據本發明之一實施例，係特地提出一種積體電路封裝體，包含：一積體電路，經由該積體電路之一第一主要表面上之連接件安裝至一基材；一環繞該積體電路之側表面之導電圍籬；以及一耦合至該導電圍籬之一導 電膜，該膜位於該積體電路之一第二主要表面之上且與該導電圍籬所界定之一覆蓋區共延伸，該積體電路之該第二主要表面與該積體電路之該第一主要表面相對。
100:積體電路封裝體
101、201、301、401:基材
102、202、302、402:積體電路晶粒
103、203:外部焊球
104:接地墊
105:基材走線
106:包覆模封材料
107:側壁電磁干擾屏蔽
108:頂面電磁干擾屏蔽
109、209:焊球
110、210:孔洞
204:接地墊
206:模製化合物
208:導電片
211:導電材料
300:裝置
303:外部終端
305:走線
308:導電片
312、412:空腔
313、413:底部填充材料
314:堆疊式通孔
315:下導電網目
316:導電墊
318:導電膏
408、419:導電材料
420:電氣連接件
501~506:步驟
圖式不必然按照比例繪示，在此等圖式中，相似的符號可描述不同視圖中類似的組件。具有不同字母下標之相似符號可代表類似組件的不同個體。一些實施例是以舉例方式在附圖之圖式中繪示，而且不是要作為限制。
圖1A及1B大致繪示包括有一整合式電磁干擾屏蔽或電磁干擾圍籬之一積體電路封裝體其至少一部分之一實例。
圖2A至2E大致繪示與就一積體電路晶粒形成一透模電磁干擾屏蔽之一方法相關聯之一圖形化流程。
圖3A至3C根據本標的內容之一實例，大致繪示包括有一基材整合式電磁干擾屏蔽之一裝置。
圖3D大致繪示與圖3C之裝置具有一不同堆疊型樣之堆疊式通孔的一截面。
圖4根據本標的內容之一實例，大致繪示包括有一電磁干擾屏蔽之一裝置400。
圖5大致繪示用於提供一電磁干擾屏蔽式積體電路之一方法的一流程圖。
以下說明及圖式充分描述所屬技術領域中具有通常知識者能夠據以實踐的特定實施例。其他實施例 可合併有結構化、邏輯性、電氣，程序及其他方面的變更。一些實施例之部分及特徵可包括於其他實施例中，或由其他實施例來替代。申請專利範圍裡提到的實施例含括那些請求項的所有可用均等例。
本案發明人已認知用於提供裝配於整合式封裝體內之積體電路之電磁干擾屏蔽的裝備及技巧。在某些實例中，可利用一積體電路封裝體在環繞一積體電路之包覆模封材料內整合一電磁干擾屏蔽。在一些實例中，一電磁干擾屏蔽可與一基材整合，並且可繞著將一積體電路罩覆之基材之一空腔而置。在一些實例中，可繞著一基材之一空腔中所罩覆之一積體電路組合一電磁干擾屏蔽。以上實例各可使用標準封裝體製作方法，包括有，但不限於透模互連之形成、封裝體通孔形成、空腔封裝體建構等。此類方法典型可降低成本並縮短處理時間以提供一電磁干擾屏蔽。在各案例中，可避免高濺鍍設備成本、導致導電材料厚度增加之長吞吐時間、以及為使封裝體側壁上材料涵蓋範圍均勻之複雜程序。另外，封裝體形狀因子及厚度不因以上電磁干擾屏蔽解決方案而增大。
圖1A及1B大致繪示包括有一整合式電磁干擾屏蔽之一積體電路封裝體100其至少一部分之一實例。在某些實例中，積體電路封裝體100可包括有一基材101、一積體電路晶粒102、外部焊球103、接地墊104、基材走線105、包覆模封材料106、側壁電磁干擾屏蔽107、以及一頂面電磁干擾屏蔽108。在某些實例中，積體電路晶粒 102乃安裝至基材101之終端(圖未示)，例如積體電路晶粒102之底面或底端上之通孔端子。基材101可包括有導線走線105及繞接結構，用來將積體電路晶粒102之適當終端連接至基材101之外部焊球103。基材之頂面可包括有在積體電路晶粒102安裝至基材101時環繞積體電路晶粒102之接地墊104。在一些實例中，諸接地墊104乃使用基材101之導電走線105彼此電氣耦合。在一些實例中，諸接地墊104乃使用模封材料之導電走線彼此電氣耦合。在一些實例中，可在添加模封材料106前，先將附加導電材料任選地耦合至接地墊。此附加導電材料可包括有，但不限於焊球109。在積體電路晶粒102周圍及環繞之基材表面周圍將模封材料106被包覆模封之後，包括接地墊104在內，可穿過模封材料106鑽探孔洞110至各接地墊104或對應之焊球109。孔洞110可填充有用以形成側壁電磁干擾屏蔽107或側壁電磁干擾圍籬之導電材料。在某些實例中，包覆模封材料106可繞著側表面及頂面封裝積體電路102，並且可罩覆導電圍籬或側壁電磁干擾屏蔽107。在某些實例中，導電材料之箔體、膜體或片體108可附接至模封材料106之上表面，而導電材料之片體108可電氣耦合至形成側壁電磁干擾屏蔽107之導電材料。片體108可與側壁電磁干擾屏蔽107所界定之覆蓋區共延伸。在一些實例中，基材101可具有多層，而基材101之一層可任選地包括有一導電材料網目。該網目可當作積體電路晶粒102之下側電磁干擾屏蔽使用，並且可電氣耦合至側壁屏蔽。可穿過該網目之開口 繞接基材101之下側上介於積體電路晶粒102與焊球103之間的電氣連接件。圖1A大致繪示包括有側壁電磁干擾屏蔽107及頂面電磁干擾屏蔽108之一積體電路封裝體100的一截面。圖1B大致繪示圖1A之積體電路封裝體100的一俯視截面，其包括有介於接地墊(圖未示)與環繞積體電路晶粒102之側壁電磁干擾屏蔽107之對應焊球109之間的導電走線105。
圖2A至2E大致繪示與就一積體電路晶粒202形成一透模電磁干擾屏蔽之一方法相關聯之一圖形化流程。圖2A展示附接至基材201之積體電路晶粒202、以及附接至基材201之表面上之接地墊104的焊球209或導電膏。基材201可包括有繞接結構(圖未示)，用來將積體電路晶粒202之終端與基材201之下側上的終端適當地連接。於圖2B，添加一模製化合物206以封裝積體電路晶粒、及環繞積體電路晶粒202之基材的上表面。於圖2C，穿過模製化合物206建立或鑽探孔洞210以延伸至並且曝露與接地墊204相關聯之焊球209或導電膏。在一些實例中，可鑽探孔洞209以曝露各接地墊204之一部分。在某些實例中，孔洞209可使用雷射剝蝕或其他鑽探方法來鑽探。於圖2D，孔洞209可填充有導電材料211。於圖2E，一導電片208可塗敷至模製化合物206之頂面，並且可連接至將孔洞210填充之導電材料211以完成積體電路晶粒202之透模電磁干擾屏蔽。在某些實例中，可將外部焊球203或外部終端添加至基材201。
圖3A至3D根據本標的內容之一實例，大致繪示包括有一基材整合式電磁干擾屏蔽之一裝置300。在某些實例中，裝置300包括有一基材301、以及一積體電路晶粒302。積體電路晶粒302可安裝至基材301之一空腔312內之基材301。積體電路晶粒302一經安裝於空腔中，便可將底部填充材料313用於固定填充介於基材空腔312之內部表面與積體電路晶粒302之間的空穴。除了輔助固定並且固定化晶粒以外，底部填充材料313還可隔離並且保護介於積體電路晶粒302與基材301之間的電氣連接件。
在某些實例中，基材301可包括有用以將積體電路晶粒302之終端與基材301之外部終端303電氣連接的繞接結構(圖未示)，諸如但不限於位於基材之底面上的焊球。在某些實例中，基材301可包括有環繞空腔312之一串密切堆疊式通孔314。在某些實例中，基材301可包括有多層，而堆疊式通孔可包括有導電墊316與導電通孔之交錯層。通孔與導電墊316可直接耦合在一起，並且與基材301之多層之各者整合以形成堆疊式通孔314。堆疊式通孔314可耦合至基材301之任選接地平面或接地端子。在某些實例中，堆疊式通孔314可包括有位於基材之一頂面處的一導電材料或導電膏318。一導電片308或箔體可翼展空腔312之頂端，並且舉例而言，可經由導電膏318電氣耦合至堆疊式通孔314。導電片308及堆疊式通孔314可繞著積體電路晶粒302形成一電磁干擾屏蔽。在某些實例中，基材301可任選地包括有用以在積體電路晶粒302下提供電磁 干擾屏蔽之下導電網目315。下層導電網目315中之開口可用於繞接基材301之底面上介於積體電路晶粒302與外部連接件303之間的電氣連接件。圖3B繪示裝置300之自上而下截面，並且展示走線305可用於電氣連接堆疊式通孔314。在一些實例中，走線305可位於此等基材層其中一或多者上。
圖3C繪示堆疊式通孔314之一截面。在某些實例中，可使用基材301之一導電走線或一導電網目315將堆疊式通孔314電氣耦合在一起。圖3D大致繪示與圖3C之裝置300具有一不同堆疊型樣之堆疊式通孔317的一截面。圖3C之堆疊式通孔317之堆疊型樣使用橫向偏離之通孔，與圖3C之裝置之垂直對準通孔截然不同。
圖4根據本標的內容之一實例，大致繪示包括有一電磁干擾屏蔽之一裝置400。在某些實例中，裝置400包括有一基材401、以及一積體電路晶粒402。積體電路晶粒402可安裝至基材401之一空腔412內之基材。積體電路晶粒402一經安裝於空腔412中，便可將底部填充材料413用於填充介於基材空腔412之下內部表面與積體電路晶粒402之間的空穴。除了輔助固定並且固定化積體電路晶粒402以外，底部填充材料413還可隔離並且保護介於積體電路晶粒402與基材401之間的電氣連接件420。繞著空腔412之側壁及積體電路晶粒402之側壁的剩餘空穴可填充有導電材料419，諸如用以繞著側壁建立一電磁干擾屏蔽之一導電膏。在某些實例中，基材401可在基材401之一 或多層上包括有接地端子421。在某些實例中，接地端子421可於空腔412之側壁處曝露，並且可將電磁干擾屏蔽之導電材料419與接地或其他參考電壓位準電氣耦合。在某些實例中，可在空腔412上方及積體電路晶粒402上方置放一片導電材料408。片體408可電氣耦合至繞著側壁之電磁干擾屏蔽之導電材料419、或電氣耦合至曝露於基材401之上表面處之接地端子421。
圖5大致繪示用於提供一電磁干擾屏蔽式積體電路之一方法的一流程圖。於501，一積體電路可安裝至一基材並且與其電氣耦合。在某些實例中，積體電路晶粒可安裝於基材之頂面上。於502，複數個焊球可電氣耦合至繞著積體電路晶粒之一周邊而置之複數個接墊。於503，可在一不導電材料內封裝積體電路晶粒及焊球。於504，可經由與基材相對之非導電化合物之一表面在非導電化合物中建立複數個通孔。各通孔可延伸至一對應之焊球。於505，該等通孔可填充有導電材料並與之排齊。於506，一導電片可覆蓋不導電材料之上表面，並且可與填充或排齊該等通孔之導電材料電氣耦合。在一些實例中，可諸如藉由基材之走線，將基材之諸接墊電氣耦合在一起。在一些實例中，該等接墊其中一或多者可耦合至基材之一外部終端，諸如基材之一外部焊球。
額外實例及註記
在實例1中，一積體電路封裝體可包括有經由連接件安裝至一基材之一積體電路(該等連接件位在該 積體電路之一第一主要表面(例如底端)上)、將該積體電路之側表面環繞之一導電圍籬、以及耦合至該導電圍籬之一導電膜，該膜位於該積體電路之一第二主要表面(例如頂端)上面，並且與該導電圍籬所界定之一覆蓋區共延伸，該積體電路之該第二主要表面與該積體電路之該第一主要表面相對。
在實例2中，實例1之積體電路封裝體任選地包括有被組配來繞著該等側表面及該第二主要表面將該積體電路封裝、並罩覆該導電圍籬之一包覆模封材料。
在實例3中，實例1至2中任一或多者之導電圍籬任選地包括有耦合至該基材之一第一主要表面上之複數個接地墊的複數個焊球。
在實例4中，實例1至3中任一或多者之積體電路任選地置於該基材之一空腔內。
在實例5中，實例1至4中任一或多者之基材任選地包括有將該積體電路之該等側表面環繞之該導電圍籬、以及位於該積體電路下面之一第二導電圍籬。
在實例6中，實例1至5中任一或多者之第二導電圍籬任選地被組配來在該積體電路與該基材之一第二主要表面上曝露之外部連接件之間容許電氣隔離之垂直連接件，該基材之該第二主要表面與該基材之該第一主要表面相對。
在實例7中，實例1至6中任一或多者之導電圍籬任選地包括有交錯堆疊於該基材內之複數條導電走線 與複數個導電通孔。
在實例8中，實例1至7中任一或多者之複數個通孔任選地包括有一第一通孔及一第二通孔，其中該第一通孔與該第二通孔乃藉由該複數條導電走線之一導電走線來直接耦合，其中該第一通孔與該第二者乃置於該基材之不同垂直層中，以及其中該第一通孔橫向偏離該第二通孔。
在實例9中，實例1至3中任一或多者之複數個通孔任選地包括有一第一通孔及一第二通孔，其中該第一通孔與該第二通孔乃藉由該複數條導電走線之一導電走線來直接耦合，其中該第一通孔與該第二者乃置於該基材之不同垂直層中，以及其中該第一通孔與該第二通孔垂直對準。
在實例10中，實例1至9中任一或多者之導電圍籬任選地包括有被組配來將繞著該積體電路之該空腔未受到該積體電路填充之至少一部分填充之導電膏。
在實例11中，實例1至10中任一或多者之積體電路封裝體任選地包括有被組配來將該積體電路之該第一主要表面上之該等連接件與該導電膏隔離之底部填充物。
在實例12中，實例1至11中任一或多者之基材任選地包括有被組配來與該導電膏電氣耦合之複數條走線。
在實例13中，實例1至12中任一或多者之複 數條導電走線之一第一導電走線任選地被組配來將該導電膜耦合至該導電圍籬。
在實例14中，實例1至13中任一或多者之複數條導電走線之一第一導電走線任選地被組配來將該導電圍籬耦合至該基材之該第二主要表面上之端子。
在實例15中，一種就一積體電路封裝體用於提供電磁干擾屏蔽之方法可包括有將一積體電路電氣耦合並且安裝至一基材之一頂面上之終端，將複數個焊球電氣耦合至該基材之複數個接墊，該複數個接墊繞著該積體電路之一周邊而置，以一非導電化合物封裝該積體電路及該等焊球，穿過與該基材相對之一表面在該非導電化合物中建立複數個通孔，該複數個通孔之各通孔延伸至該複數個焊球之一焊球，以一導電材料填充各通孔，以一導電片覆蓋該表面，以及將該導電片與該導電材料耦合。
在實例16中，實例1至15中任一或多者之建立複數個通孔任選地包括有雷射剝蝕該非導電化合物。
在實例17中，實例1至9中任一或多者之方法任選地包括有將該複數個焊球彼此電氣耦合在一起。
在實例18中，實例1至9中任一或多者之方法任選地包括有將該複數個焊球電氣耦合至該基材之一底面上之終端。
在實例19中，一種就一積體電路封裝體用於提供電磁干擾屏蔽之方法可包括有繞著該基材之一空腔建立一第一導電圍籬，將一積體電路電氣耦合並安裝至該基 材之該空腔內之該基材之終端，以一導電片覆蓋該空腔，以及將該導電片與該導電圍籬耦合。
在實例20中，實例1至19中任一或多者之建立該導電圍籬任選地包括有在該基材之一第一層中製作一開口，該開口被組配來形成該空腔之一側壁之一部分，製作該第一層之複數條走線，該複數條走線繞著該開口而置，以及製作複數個導電通孔，各通孔耦合至該複數條走線之一對應走線。
在實例21中，實例1至20中任一或多者之建立該導電圍籬任選地包括有在該基材之一第二層內製作一第二導電圍籬，該第二導電圍籬被組配來位於該空腔下面。
在實例22中，實例1至9中任一或多者之方法任選地包括有將該第二導電圍籬與該第一導電圍籬耦合。
這些非限制實例各可獨立存在，或可按任何排列或組合與一或多項其他實例組合。
以上詳細說明包括有對附圖之參照，其形成此詳細說明的一部分。此等圖式以例示方式展示裡面可實踐本發明的特定實施例。這些實施例在本文中亦稱為「實例」。此類實例可包括有所示或所述者以外的元件。然而，本案發明人亦思忖裡面僅提供那些所示或所述元件之實例。此外，本案發明人亦忖思對照一特定實例(或其一或多種態樣)或對照本文中所示或所述之其他實例(或其一或多種態樣)，使用所示或所述元件(或其一或多種態樣)之任何組合或排列。
在本文件中，「一」一語如專利文件中常見，係獨立於「至少一個」或「一或多個」之任何其他例子或用法，用於包括有一個或超過一個。在本文件中，「或」一語係用於意指為非排他的或，因此「A或B」包括有「A但非B」、「B但非A」及「A與B」，除非另有所指。在本文件中，「包括有」及「其中」等詞是當作「包含有」及「其中」等各別用語之通俗中文對等詞使用。同樣地，在以下的申請專利範圍中，「包括有」及「包含有」等詞為開放式用語，也就是說，除了一請求項中之一用語後所列以外，還包括有元件之一系統、裝置、物品、組成物、配方或程序，仍視為落在該請求項的範疇內。此外，在以下申請專利範圍中，「第一」、「第二」及「第三」等詞只是用來當作標籤，非意欲對其物件外加數值要求。
以上說明係意欲為說明性而非限制性。舉例而言，上述實例(或其一或多種態樣)可彼此組合使用。可使用其他實施例，例如可由所屬技術領域中具有通常知識者在檢閱以上說明後來使用。所提供的「摘要」符合37C.F.R.§1.72(b)的要求，容許讀者快速確定本技術揭露的性質。其乃是基於瞭解將不會用於解讀或限制申請專利範圍之範疇或意義來提交。同樣地，在以上的「實施方式」中，可將各種特徵集結在一起而讓本揭露更順暢。這不應解讀為意欲表示一未請求專利權之揭示特徵對任一請求項具有重要性。反而，發明性標的內容之範圍可小於一特定揭示之實施例的所有特徵。因此，以下申請專利範圍藉此 係併入本「實施方式」，各請求項本身代表一各別的實施例，而且列入考量的是，此類實施例可彼此組合成各種組合或排列。本發明之範疇連同此類請求項依法給與權利之均等例的全部範疇，應該參照隨附申請專利範圍來判定。
100:積體電路封裝體
101:基材
102:積體電路晶粒
103:外部焊球
104:接地墊
106:包覆模封材料
107:側壁電磁干擾屏蔽
108:頂面電磁干擾屏蔽
109:焊球
110:孔洞

Claims (4)

  1. 一種用於為積體電路封裝體提供電磁干擾屏蔽的方法，該方法包含下列步驟：將一積體電路電氣耦接並安裝至一基材之一頂面上的終端；使複數個焊球與該基材的複數個接地墊電氣式耦接，該等複數個接地墊環繞該積體電路之周邊，其中該等複數個接地墊係彼此電氣耦接；以一不導電化合物包封該積體電路及該等焊球；在該不導電化合物中建立對應於該等複數個焊球的複數個通孔，該等複數個通孔穿過該不導電化合物之與該基材相對的一表面，該等複數個通孔之每一通孔延伸至該等複數個焊球中之一對應焊球；以一導電材料填充各通孔；以一導電片覆蓋該不導電化合物之該表面；以及使該導電片與該導電材料耦接。
  2. 如請求項1之方法，其中，建立該等通孔的步驟包括：雷射剝蝕該不導電化合物。
  3. 如請求項1之方法，包含下列步驟：使用該不導電化合物之導電走線將該等複數個接地墊彼此電氣式耦接。
  4. 如請求項1之方法，包含下列步驟：使用該基材之導電走線將該等複數個接地墊電氣式耦接至位在該基材之一底側上的一終端。
TW106104764A 2016-04-01 2017-02-14 具有整合式電磁干擾屏蔽之積體電路封裝體 TWI757267B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/088,857 US20170287847A1 (en) 2016-04-01 2016-04-01 Integrated circuit package having integrated emi shield
US15/088,857 2016-04-01

Publications (2)

Publication Number Publication Date
TW201737424A TW201737424A (zh) 2017-10-16
TWI757267B true TWI757267B (zh) 2022-03-11

Family

ID=59961233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104764A TWI757267B (zh) 2016-04-01 2017-02-14 具有整合式電磁干擾屏蔽之積體電路封裝體

Country Status (3)

Country Link
US (1) US20170287847A1 (zh)
TW (1) TWI757267B (zh)
WO (1) WO2017172119A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6648626B2 (ja) * 2016-04-27 2020-02-14 オムロン株式会社 電子装置およびその製造方法
KR20220073009A (ko) * 2020-11-26 2022-06-03 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152131A (ja) * 2001-08-31 2003-05-23 Mitsubishi Electric Corp 中空封着パッケージおよびその製造方法
US20110104858A1 (en) * 2009-10-30 2011-05-05 Shinko Electric Industries Co., Ltd. Method of manufacturing semiconductor element mounted wiring board
US20140328038A1 (en) * 2012-10-22 2014-11-06 Murata Manufacturing Co., Ltd. Electronic component-embedded module
TW201707179A (zh) * 2015-08-10 2017-02-16 愛思開海力士有限公司 具有電磁干擾屏蔽部的半導體封裝和製造其之方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
KR100754716B1 (ko) * 2006-09-12 2007-09-03 삼성전자주식회사 전자회로 패키지 및 그 제조 방법
WO2008062982A1 (en) * 2006-11-21 2008-05-29 Lg Innotek Co., Ltd Electromagnetic shielding device, radio frequency module having the same, and method of manufacturing the radio frequency module
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152131A (ja) * 2001-08-31 2003-05-23 Mitsubishi Electric Corp 中空封着パッケージおよびその製造方法
US20110104858A1 (en) * 2009-10-30 2011-05-05 Shinko Electric Industries Co., Ltd. Method of manufacturing semiconductor element mounted wiring board
US20140328038A1 (en) * 2012-10-22 2014-11-06 Murata Manufacturing Co., Ltd. Electronic component-embedded module
TW201707179A (zh) * 2015-08-10 2017-02-16 愛思開海力士有限公司 具有電磁干擾屏蔽部的半導體封裝和製造其之方法

Also Published As

Publication number Publication date
WO2017172119A1 (en) 2017-10-05
TW201737424A (zh) 2017-10-16
US20170287847A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
US10163874B2 (en) Packaged devices with multiple planes of embedded electronic devices
CN108352361A (zh) 用于干扰屏蔽的引线接合线
KR102143653B1 (ko) 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
CN106711094A (zh) 半导体封装件及其制造方法
CN104051395A (zh) 芯片堆叠封装及其方法
CN107452720A (zh) 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法
US9257355B2 (en) Method for embedding a chipset having an intermediary interposer in high density electronic modules
JP2014192452A5 (zh)
CN204696098U (zh) 多芯片模块及半导体封装件
CN108538813A (zh) 半导体封装、半导体封装组件以及制造半导体封装的方法
KR102186146B1 (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
US9462704B1 (en) Extended landing pad substrate package structure and method
CN104659000B (zh) 具有球焊盘的基板、半导体封装体以及制造方法
CN106935571A (zh) 具有电磁干扰屏蔽的电子封装体及相关联方法
CN107265393A (zh) 包含mems管芯的半导体设备
KR20140108138A (ko) 패키징된 반도체 디바이스
CN103545297A (zh) 多芯片叠合封装结构及其制作方法
US9293398B2 (en) Land structure for semiconductor package and method therefor
CN107768363A (zh) 可堆叠模制封装及其制造方法
TWI757267B (zh) 具有整合式電磁干擾屏蔽之積體電路封裝體
US20140353840A1 (en) Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN107452696A (zh) 电磁屏蔽封装体以及制造方法
KR101573283B1 (ko) 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법