CN105405777B - 一种大面积平行堆栈式封装结构和封装方法 - Google Patents
一种大面积平行堆栈式封装结构和封装方法 Download PDFInfo
- Publication number
- CN105405777B CN105405777B CN201510982782.8A CN201510982782A CN105405777B CN 105405777 B CN105405777 B CN 105405777B CN 201510982782 A CN201510982782 A CN 201510982782A CN 105405777 B CN105405777 B CN 105405777B
- Authority
- CN
- China
- Prior art keywords
- substrate
- component
- sealing chip
- chip
- extensive parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 238000007789 sealing Methods 0.000 claims abstract description 59
- 239000000084 colloidal system Substances 0.000 claims description 22
- 239000003292 glue Substances 0.000 claims description 14
- 238000001723 curing Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000013007 heat curing Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 claims description 6
- 241000218202 Coptis Species 0.000 claims description 4
- 235000002991 Coptis groenlandica Nutrition 0.000 claims description 4
- 239000002390 adhesive tape Substances 0.000 claims description 3
- 244000062793 Sorghum vulgare Species 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 235000019713 millet Nutrition 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000009776 industrial production Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 34
- 239000000047 product Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 7
- 230000006698 induction Effects 0.000 description 6
- 230000005693 optoelectronics Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 239000004568 cement Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000007711 solidification Methods 0.000 description 3
- 230000008023 solidification Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002299 complementary DNA Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004567 concrete Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002493 microarray Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
本发明公开了一种大面积平行堆栈式封装结构和封装方法，包括基板、划线槽、外封盖、多个待封芯片和/或元器件，其中：所述基板，用以承载待封芯片和/或元器件；所述多个待封芯片和/或元器件，以平行方式依次堆栈在所述基板上，并与所述基板电性连接；所述划线槽，形成于基板的划槽区域上；所述外封盖，通过所述划线槽套设在所述基板上。本发明可以有效提高产品封装的良率，总体降低产品的成本，且制备方法工艺简单，效果显著，且兼容于一般的半导体工艺，适用于工业生产。
Description
技术领域
本发明属于半导体封装技术领域，尤其是涉及一种大面积平行堆栈式封装结构和封装方法。
背景技术
目前半导体制造行业，封装的结构和方式多种多样，但是总体的趋势是产品的小型化，以及产品功能的多样化。
封装的分类方式有多种：
如果按照封装的材料来分，可以分为塑料封装、陶瓷封装以及金属封装；
如果按照和PCB板连接的方式来分，可以分为通孔式封装(Plating ThroughHole，简称PTH)和表面贴装式封装(Surface Mount Technology，简称SMT)；
如果按照封装的外形来分，可以分为四方无引脚扁平封装(Quad Flat No-leadPackage，简称QFN)、四方引脚扁平式封装(Quad Flat Package，简称QFT)、小外形IC封装(Small Outline Integrated Circuit Package，简称SOIC)、薄小外形封装(Thin ShrinkSmall Outline Package，简称TSSOP)、球栅阵列式封装(Ball Grid Array，简称BGA)和芯片尺寸级封装(Chip Size Package，简称CSP)。
封装的方式也从传统的平面式封装发展到现在的3D式封装，为了使得产品能够大规模的生产，封装厂通常会采用晶圆级的封装。
现有技术中存在诸多不足：
首先，比如在半导体镜头和模组的封装中，使用晶圆级的堆叠封装可以快速大规模的生产。但对于这样的生产，晶圆堆栈的偏差是非常关键和重要的瓶颈，它直接关系到产品的良率和最终的产出。而堆栈的精准度往往要求1-2微米，对于多层堆叠的封装，这样的误差会累积，使得最终合格的产品非常少。为了提高产品对位的精准度，往往需要投入大量的资金购置昂贵的机台，以提高产品的良率。
其次，产品的良率很难把握。在多层堆叠时，中间产品的良率不可控制，往往需要到所有工艺流程做完，才能检测产品的性能。中间任何一步工艺如果发生较大的偏差，都会导致整片晶圆的所有产品报废。
最后，产品的封装费用在产品整体的成本中占非常大的比例，以上这样的晶圆封装方式使得产品稳定性差，工艺和设备要求高，但最终的产品良率低，总体生产成本高。这就需要开发更高效的封装方式或封装结构，提高总体的封装良率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大面积平行堆栈式的封装结构和工艺，将切割并测试完成的芯片封装在晶圆或者基板上，通过大面积平行堆栈的方式完成结构封装，在完成单层或者多层堆栈后进行切割，分离之后获得单个产品，以此提供了一种工艺简单、可控性良好且可靠性高的封装结构和工艺。
为了达到上述发明目的，解决其技术问题所采用的技术方案如下：
本发明公开了一种大面积平行堆栈式封装结构，包括基板、划线槽、外封盖、多个待封芯片和/或元器件，其中：
所述基板，用以承载待封芯片和/或元器件；
所述多个待封芯片和/或元器件，以平行方式依次堆栈在所述基板上，并与所述基板电性连接；
所述划线槽，形成于基板的划槽区域上；
所述外封盖，通过所述划线槽套设在所述基板上。
优选实施例中，所述划线槽的深度为所述基板整体厚度的1/4-1/2。
优选实施例中，所述划线槽的深度为所述基板整体厚度的1/3。
优选实施例中，所述待封芯片表面点施光学胶体并固化在所述基板上。
优选实施例中，所述平行堆栈的封装结构为两层堆栈或多层堆栈。
优选实施例中，还包括预留孔位和外固件，所述预留孔位设置于所述基板上，通过所述外固件将两层堆栈或多层堆栈的封装结构与所述基板固定。
优选实施例中，所述预留孔位设置于所述基板的四个角上。
优选实施例中，还包括一发光源，所述发光源采用特殊波长，所述基板采用各种阻所述特殊波长的材料制成。
优选实施例中，所述发光源为红外线，所述基板采用各种阻红外的材料制成。
本发明另外公开了一种大面积平行堆栈式封装方法，至少包括以下步骤：
步骤1：提供一预制好图样的基板，制备需要封装的元器件和/或待封芯片的整片晶圆；
步骤2：将整片晶圆进行测试，并得到整片晶圆性能检测的图谱，选取性能良好的芯片；
步骤3：测试完成之后，将整片晶圆减薄到所需要的厚度并切割成相互独立的芯片；
步骤4：将待封芯片放置在所对应的区间，并使用黏结物将待封芯片与基板粘接；
步骤5：将元器件放置在基板预设位置，并使用黏结物将元器件与基板粘接；
步骤6：将待封芯片和/或元器件的电极与基板上对应的电极相连，完成电路连接；
步骤7：以平行堆栈的方式将待封芯片和/或元器件与基板连接起来，并通过固化方式将待封芯片和/或元器件固定在所述基板上，完成整体封装；
步骤8：将平行堆栈的封装结构进行切割，分割成所需要的产品。
优选实施例中，步骤4和步骤5中所述黏结物为薄膜胶带和/或粘结胶体。
优选实施例中，步骤6中所述待封芯片和/或元器件与所述基板的电路连接是通过金线、锡球、导电薄膜或贴片中任意一种方式完成电路连接。
优选实施例中，步骤7中在所述基板完成整体封装前，在基板的划槽区域上形成一划线槽，所述划线槽的深度为所述基板整体厚度的1/4-1/2，涂覆所述黏结物之后将所述待封芯片和/或元器件整体盖上。
优选实施例中，所述划线槽的深度为所述基板整体厚度的1/3。
优选实施例中，步骤7中所述待封芯片表面点施光学胶体并固化在所述基板上。
优选实施例中，步骤7中所述固化方式是热固化或者紫外固化。
优选实施例中，步骤8中所述平行堆栈的封装结构为两层堆栈或多层堆栈。
优选实施例中，在所述基板上预留孔位，通过外固件的方式将两层堆栈或多层堆栈的封装结构与所述基板固定。
优选实施例中，所述预留孔位在所述基板的四个角上。
本发明由于采用以上技术方案，使之与现有技术相比，具有以下的优点和积极效果：
1.本发明封装结构中的元器件在封装前完成测试和检查，可以确保封装的元器件的品质，同时可以避免和减少常规晶圆封装方法直到最后的步骤才能检测出产品的品质，有效提高大批量生产良品的产出；
2.使用大面积堆栈方式封装可以有效提高封装的总体效率，可以快速大批量的封装器件，在降低封装的总体成本的同时而且可达到较高的精度；
3.采用本发明制备的封装结构具有很高的可控性和可靠性，不仅可以有效的管控单颗产品的品质，也可以使总体封装达到很高的精度；
4.本发明制备方法工艺简单，效果显著，且兼容于一般的半导体工艺，适用于工业生产。
附图说明
结合附图，通过下文的述详细说明，可更清楚地理解本发明的上述及其他特征和优点，其中：
图1显示为本发明一种大面积平行堆栈式封装结构中所呈现的基板的俯视图；
图2显示为本发明一种大面积平行堆栈式封装结构中所呈现的基板的侧视图；
图3显示为本发明一种大面积平行堆栈式封装方法的步骤1中需要封装的整片晶圆结构示意图；
图4显示为本发明一种大面积平行堆栈式封装方法的步骤2中晶圆切割后的单片芯片并且通过性能测试后的结构示意图；
图5显示为本发明一种大面积平行堆栈式封装方法的步骤5中电路连接的实施方式一的连接示意图；
图6显示为本发明一种大面积平行堆栈式封装方法的步骤5中电路连接的实施方式二的连接示意图；
图7显示为本发明一种大面积平行堆栈式封装方法的步骤5中电路连接的实施方式三的连接示意图；
图8显示为本发明一种大面积平行堆栈式封装方法的步骤5中电路连接的实施方式四的连接示意图；
图9显示为本发明一种大面积平行堆栈式封装结构中所需要封装的外部结构示意图；
图10显示为本发明一种大面积平行堆栈式封装结构中单层堆栈式封装结构结构的结构示意图；
图11显示为本发明一种大面积平行堆栈式封装结构中双层堆栈式封装结构结构的结构示意图；
图12显示为本发明一种大面积平行堆栈式封装结构中在芯片外面封装光学胶体的结构示意图；
图13显示为本发明一种大面积平行堆栈式封装结构中在芯片外面封装光学胶体并切割后的单个产品；
图14显示为本发明一种大面积平行堆栈式封装结构中单次模压成型光学胶后的芯片与基板的连接示意图；
图15显示为本发明一种大面积平行堆栈式封装结构中一次模压成型光学胶后的整体封装结构示意图；
图16显示为本发明一种大面积平行堆栈式封装结构中一次模压成型光学胶后的双层封装结构示意图。
符号说明：101-基板；102-晶圆；103-待封芯片；104-性能不良的芯片；105-外部结构；106-划线槽；107-外固件；108-光学胶体；109-单个产品。
具体实施方式
以下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整的描述和讨论，显然，这里所描述的仅仅是本发明的一部分实例，并不是全部的实例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明的新型封装结构是连接在液晶面板的最底层玻璃上的，由于液晶面板由双层玻璃组成，包含有背光源和液晶层，为了防止背光源对本发明所涉及到的光电感应器件产生干扰作用，因此可以在液晶显示区的非透光区的设置一个小区域，作为光电感应器作用的特殊区域。
如图1-10所示，本发明提供一种大面积平行堆栈式封装结构包括基板101、划线槽106、外封盖、多个待封芯片103和/或元器件，其中：
所述基板101，用以承载待封芯片103和/或元器件；
所述多个待封芯片103和/或元器件，以平行方式依次堆栈在所述基板101上，并与所述基板101电性连接；
所述划线槽106，形成于基板101的划槽区域上；
所述外封盖，通过所述划线槽106套设在所述基板101上。
本实施例中，还包括一发光源，所述发光源采用特殊波长，所述基板采用各种阻所述特殊波长的材料制成。优选实施例中，所述发光源为红外线，所述基板采用各种阻红外的材料制成。
此外，本发明另外提供了一种大面积平行堆栈式封装方法，所述制备方法至少包括以下步骤：
步骤1：提供一预制好图样的基板，制备需要封装的元器件和/或待封芯片的整片晶圆；
步骤2：将整片晶圆进行测试，并得到整片晶圆性能检测的图谱，选取性能良好的芯片；
步骤3：测试完成之后，将整片晶圆减薄到所需要的厚度并切割成相互独立的芯片；
步骤4：将待封芯片放置在所对应的区间，并使用黏结物将芯片与基板粘接；
步骤5：将元器件放置在基板预设位置，并使用黏结物将元器件与基板粘接；
步骤6：将待封芯片和/或元器件的电极与基板上对应的电极相连，完成电路连接；
步骤7：以平行堆栈的方式将待封芯片和/或元器件与基板连接起来，并通过固化方式将待封芯片和/或元器件固定在所述基板上，完成整体封装；
步骤8：将平行堆栈的封装结构进行切割，分割成所需要的产品。
如图1和2所示，具体的在步骤1中，所述基板101用以承载待封芯片103和/或元器件，本实施例中，所述元器件为待封芯片之外的所有芯片和/或其它器件的总称。
所述基板101可以是抗红外反射的基板材料、陶瓷或者添加阻红外的复合材料制成。
本发明的主要发明点即在于在封装结构中的待封芯片和/或元器件在封装前完成测试和检查，可以确保封装的元器件的品质，同时可以避免和减少常规晶圆封装方法直到最后的步骤才能检测出产品的品质，有效提高大批量生产良品的产出。
具体的步骤2中，所述性能检测包括产品电学性能和外观的检测，可将性能不良的及外观破损的芯片筛选出来，如图4所示，所述待封芯片103标记为斜杠的是经过性能检测后性能不良的芯片104，而性能良好的待封芯片则可直接用于后续的封装。
如图3所示，具体的在步骤2和3中，整片晶圆102制备完成后，将整片晶圆减薄到所需要的厚度，然后根据需求切割成所需尺寸的待封芯片103，并进行性能检测，其中标号103的为整片晶圆102切割之后的单个待封芯片103，本实施例中待封芯片103可以为光电感应芯片。
具体的在步骤4和5中，将待封芯片103放置在所对应的区间，并将元器件放置在基板预设位置，使用黏结物将待封芯片103与基板101粘接，所述黏结物可以是薄膜胶带或粘结胶体。本实施例中，所述元器件可以是光电感应器，所述基本预设位置是根据光电感应器的光学性能所决定。
具体的在步骤6中，在基板101的两侧有多个PAD点(未图示)，作为电极和电路的连接，将待封芯片103和/或元器件的电极与基板101上对应的电极相连，完成电路连接，以达到电路功能中的输入和输出作用。其中有关电路连接的方式方法主要有以下几种：
1.将待封芯片103上的电极与基板101上对应的电极通过金线连接，如图5所示；
2.将待封芯片103上的电极与基板101上对应的电极通过锡球连接，所述锡球连接于PAD点上，所述锡球起到电极和电路饿连接作用，如图6所示；
3.将待封芯片103上的电极与基板101上对应的电极通过导电薄膜连接，如图7所示；
4.将待封芯片103上的电极与基板101上对应的电极通过贴片连接，如图8所示。
步骤6中所述待封芯片103和/或元器件与所述基板101的电路连接可以是通过上述金线、锡球、导电薄膜或贴片中任意一种方式完成电路连接。
如图9所示，将基板101上的待封芯片103和/或元器件进行大面积平行式堆栈，形成一完整的PCB板，达到产品封装的要求。
进一步的，在步骤7中基板101平行堆栈完成整体封装之前，在基板的划槽区域上形成一划线槽106，即需要先将基板101的划槽区域部分切割，所述划线槽106的深度为所述基板101整体厚度的1/4-1/2，较佳的划线槽106的深度为所述基板101整体厚度的1/3，将所述划线槽106涂覆黏结物之后将待封芯片103和/或元器件整体盖上，预留的划线槽106部分可以使外封盖直接套在基板101，可以有效减少发光芯片与光电感应芯片自身的光学干扰。传统的封装方式，是通过直接涂覆粘结胶体来固化外封盖，固化之后在粘结胶体的位置，会因为放光芯片穿透而造成器件内部的光学干扰。与此同时，预留的划线槽106在外封盖贴合过程中可以有效减少对位偏差，有效提高产品的良率。
如图10和11所示，将作为支架作用的外部结构105直接盖在所述基板101上。这样的平行堆栈的封装结构可以是两层堆栈或者多层堆栈，堆叠之后的产品可以通过固化方式完成整体封装，所述固化方式可以是热固化或者紫外固化，而两层堆栈或者多层堆栈的方式可以有效的提高封装的生产效率，有利于大批量的生产活动。
具体的在图11中，两层堆栈的时候可以通过增加外固件的方式，提高整体封装结构的强度。为了防止在大量生产的时候，尤其是大面积堆栈时，整体基板受力而造成局部产品的封装强度不够，从而使切割之后可靠性的不良，可以在基板101的多处预留孔位，本实施例中在基板101的四个角预留了孔位，并通过所述外固件107将两层堆栈或多层堆栈的封装结构与所述基板101固定，并通过固化反应之后，来提高产品的强度，避免切割或者其他外力造成的产品外壳脱落的不良情况的发生。
如图12所示，为了保护待封芯片103的表面免受外界的损伤，同时为了提高发射元件的功效，在外封盖上对应的孔位，点施光学胶体108并且热固化，通过光学胶体保护待封芯片103和/或元器件的表面。
如图13所示，外部结构105封装完成之后，将大面积的基板101进行切割分离成独立的单个产品109。
如图14所示，另外一种方式是通过单次模压的方式，在待封芯片103表面形成保护胶体，本实施例中所述保护胶体为光学胶体108，特殊形状和性能的光学胶体108可以有效提高发射芯片的功效，也可以有效提高接收芯片的接收效能。
如图15所示，在单次模压成型光学胶体108之后，在预留的划线槽106切割，使用粘结胶体堆栈外部的封装结构105，通过热固化的方式，完成大面积平行堆栈的整体结构封装，然后切割成单个产品109。这种方式形成的光学胶体108的形式具有更多的可调整性，可以通过改变光学胶体108的表面形状来提高发射元件的发射功率，同时也提高接收元件的接收效率。这种方式比后点光学胶体108的方式提供更多种可以调节的光学工艺参数。
如图16所示，光学胶体108进行单次模压之后，可以是两层堆栈或者多层堆栈的方式，并通过热固化，完成整体结构的封装。
具体应用中，通过应用本发明的大面积平行堆栈式封装结构和封装方法，可以有效的将环境光感应器和距离感应器的双重光感效果整合在一个器件中，在结构上大大减小了光感器件自身的体积和尺寸。
同时由于目前最常用的封装方法为两次模压的方式，两次模压的方式往往需要支付昂贵的模具费用，成本非常高昂，且模具的可调整型也非常差。如果一次设计有盲点，后面改动的可调整性就非常差，改动的空间也非常小。大面积平行堆栈式的封装结构和封装工业可以减少甚至取消模具的昂贵投入，设计简便，有利于大型生产。
在光电感应器件的封装中，由于集成了发射元件和接收元件，光电感应器件本身很容易有光信号的干扰。希望感应元件接收到的是发射元件经过外界反射回来的光信号，但是如果封装的设计有缺陷的话，常常会接收到自己发射出去但是未经外界反射的光信号。采用本发明的大面积平行堆栈式的封装结构和方法可以有效避免光电感应器件自身的光干扰，可以控制光的有效发射和接收，使节电控制和距离控制相应可以非常有效和及时。
本发明的封装结构和封装方法工艺简单，效果显著，且兼容于一般的半导体工艺，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具有高度的产业利用价值。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (12)
1.一种大面积平行堆栈式封装结构，其特征在于，包括基板、划线槽、外封盖、预留孔位、外固件、多个待封芯片和/或元器件，其中：
所述基板，用以承载待封芯片和/或元器件；
所述多个待封芯片和/或元器件，以平行方式依次堆栈在所述基板上，并与所述基板电性连接；
所述划线槽，形成于基板的划槽区域上；
所述外封盖，通过所述划线槽套设在所述基板上；
所述平行堆栈的封装结构为两层堆栈或多层堆栈；
所述预留孔位设置于所述基板的四个角上，通过所述外固件将两层堆栈或多层堆栈的封装结构与所述基板固定。
2.如权利要求1所述的一种大面积平行堆栈式封装结构，其特征在于，所述划线槽的深度为所述基板整体厚度的1/4-1/2。
3.如权利要求2所述的一种大面积平行堆栈式封装结构，其特征在于，所述划线槽的深度为所述基板整体厚度的1/3。
4.如权利要求1所述的一种大面积平行堆栈式封装结构，其特征在于，所述待封芯片表面点施光学胶体并固化在所述基板上。
5.如权利要求1所述的一种大面积平行堆栈式封装结构，其特征在于，还包括一发光源，所述发光源为红外线，所述基板采用各种阻红外的材料制成。
6.一种大面积平行堆栈式封装方法，其特征在于，至少包括以下步骤：
步骤1：提供一预制好图样的基板，制备需要封装的元器件和/或待封芯片的整片晶圆；
步骤2：将整片晶圆进行测试，并得到整片晶圆性能检测的图谱，选取性能良好的芯片；
步骤3：测试完成之后，将整片晶圆减薄到所需要的厚度并切割成相互独立的芯片；
步骤4：将待封芯片放置在所对应的区间，并使用黏结物将待封芯片与基板粘接；
步骤5：将元器件放置在基板预设位置，并使用黏结物将元器件与基板粘接；
步骤6：将待封芯片和/或元器件的电极与基板上对应的电极相连，完成电路连接；
步骤7：以平行堆栈的方式将待封芯片和/或元器件与基板连接起来，并通过固化方式将待封芯片和/或元器件固定在所述基板上，在基板的四个角上预留孔位，通过外固件的方式将两层堆栈或多层堆栈的封装结构与基板固定，完成整体封装；
步骤8：将平行堆栈的封装结构进行切割，分割成所需要的产品，所述平行堆栈的封装结构为两层堆栈或多层堆栈。
7.如权利要求6所述的一种大面积平行堆栈式封装方法，其特征在于，步骤4和步骤5中所述黏结物为薄膜胶带和/或粘结胶体。
8.如权利要求6所述的一种大面积平行堆栈式封装方法，其特征在于，步骤6中所述待封芯片和/或元器件与所述基板的电路连接是通过金线、锡球、导电薄膜或贴片中任意一种方式完成电路连接。
9.如权利要求6所述的一种大面积平行堆栈式封装方法，其特征在于，步骤7中在所述基板完成整体封装前，在基板的划槽区域上形成一划线槽，所述划线槽的深度为所述基板整体厚度的1/4-1/2，涂覆所述黏结物之后将所述待封芯片和/或元器件整体盖上。
10.如权利要求9所述的一种大面积平行堆栈式封装方法，其特征在于，所述划线槽的深度为所述基板整体厚度的1/3。
11.如权利要求6所述的一种大面积平行堆栈式封装方法，其特征在于，步骤7中所述待封芯片表面点施光学胶体并固化在所述基板上。
12.如权利要求6或11所述的一种大面积平行堆栈式封装方法，其特征在于，步骤7中所述固化方式是热固化或者紫外固化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510982782.8A CN105405777B (zh) | 2015-12-24 | 2015-12-24 | 一种大面积平行堆栈式封装结构和封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510982782.8A CN105405777B (zh) | 2015-12-24 | 2015-12-24 | 一种大面积平行堆栈式封装结构和封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105405777A CN105405777A (zh) | 2016-03-16 |
| CN105405777B true CN105405777B (zh) | 2018-07-13 |
Family
ID=55471183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510982782.8A Active CN105405777B (zh) | 2015-12-24 | 2015-12-24 | 一种大面积平行堆栈式封装结构和封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105405777B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808888B (zh) * | 2017-10-25 | 2020-12-01 | 积高电子(无锡)有限公司 | 一种cmos图像传感器的封装工艺 |
| CN108734156B (zh) * | 2018-07-27 | 2023-08-15 | 星科金朋半导体（江阴）有限公司 | 一种超薄指纹识别芯片的封装方法及其封装结构 |
| CN108734154B (zh) * | 2018-07-27 | 2023-08-15 | 星科金朋半导体（江阴）有限公司 | 一种超薄指纹识别芯片的封装方法及其封装结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042773A (ja) * | 2005-08-02 | 2007-02-15 | Canon Inc | 光学センサ及びその製造方法 |
| TW201312782A (zh) * | 2011-09-02 | 2013-03-16 | Lite On Singapore Pte Ltd | 整合式感測封裝結構 |
| CN103299408A (zh) * | 2011-01-07 | 2013-09-11 | 株式会社村田制作所 | 电子元器件模块的制造方法及电子元器件模块 |
| CN105023851A (zh) * | 2014-04-28 | 2015-11-04 | 环旭电子股份有限公司 | 电子封装模块的制造方法 |
| CN205303419U (zh) * | 2015-12-24 | 2016-06-08 | 上海源模微电子有限公司 | 一种大面积平行堆栈式封装结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080061425A1 (en) * | 2006-09-13 | 2008-03-13 | United Microdisplay Optronics Corp. | Chip package structure and fabricating method thereof |
-
2015
- 2015-12-24 CN CN201510982782.8A patent/CN105405777B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042773A (ja) * | 2005-08-02 | 2007-02-15 | Canon Inc | 光学センサ及びその製造方法 |
| CN103299408A (zh) * | 2011-01-07 | 2013-09-11 | 株式会社村田制作所 | 电子元器件模块的制造方法及电子元器件模块 |
| TW201312782A (zh) * | 2011-09-02 | 2013-03-16 | Lite On Singapore Pte Ltd | 整合式感測封裝結構 |
| CN105023851A (zh) * | 2014-04-28 | 2015-11-04 | 环旭电子股份有限公司 | 电子封装模块的制造方法 |
| CN205303419U (zh) * | 2015-12-24 | 2016-06-08 | 上海源模微电子有限公司 | 一种大面积平行堆栈式封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105405777A (zh) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106601629B (zh) | 保护片服贴于芯片感应面的芯片封装构造 | |
| CN103855259B (zh) | Led封装方法 | |
| JP2001516956A (ja) | 透明な封入剤を用いた集積回路パッケージ及びそのパッケージの製造方法 | |
| CN105405777B (zh) | 一种大面积平行堆栈式封装结构和封装方法 | |
| CN101452895A (zh) | 半导体装置及其制造中使用的树脂粘接材料 | |
| TWI616670B (zh) | 遠距離感測器的封裝結構 | |
| CN202758888U (zh) | 传感器封装模块 | |
| CN104037302B (zh) | 一种led封装组件 | |
| CN101162698A (zh) | 感测式封装件及其制法 | |
| CN106129027B (zh) | 生物识别封装结构与制作方法 | |
| CN205303419U (zh) | 一种大面积平行堆栈式封装结构 | |
| CN207743214U (zh) | 多芯片并排式封装结构 | |
| CN101188202A (zh) | 感测式封装件及其制造方法 | |
| TWI566343B (zh) | 保護片服貼於晶片感應面之晶片封裝構造 | |
| CN101303985B (zh) | 堆叠式封装结构的制作方法 | |
| CN203521457U (zh) | 一种多层曲面纹路的发光二极管封装结构 | |
| CN107275228B (zh) | 改善上盖板精度的半导体封装方法 | |
| CN204497273U (zh) | 一种多项目芯片封装 | |
| CN218039266U (zh) | 一种抗光衰led封装结构 | |
| CN205542754U (zh) | 一种扇出型芯片的封装结构 | |
| CN103915461B (zh) | Cmos图像传感器封装方法 | |
| CN214313206U (zh) | 一种空腔传感器电路的封装结构 | |
| CN201134426Y (zh) | 芯片封装结构 | |
| CN220491903U (zh) | 一种多芯片封装结构 | |
| CN110021693A (zh) | 一种多杯的led cob显示屏模组及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170810 Address after: 210000 No. 99-193 middle Taiwan Road, Jiangsu science and Technology Industrial Park, Nanjing Applicant after: Nanjing Huigan Electronic Technology Co.,Ltd. Address before: 201311, room first, building 2458, 5325 Dongda Road, Shanghai, Pudong New Area Applicant before: SHANGHAI YUANMO MICROELECTRONICS CO.,LTD. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Large-area parallel stacking type packaging structure and packaging method Effective date of registration: 20190919 Granted publication date: 20180713 Pledgee: Bank of Nanjing Jiangbei District branch of Limited by Share Ltd. Pledgor: Nanjing Huigan Electronic Technology Co.,Ltd. Registration number: Y2019320000144 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20220223 Granted publication date: 20180713 Pledgee: Bank of Nanjing Jiangbei District branch of Limited by Share Ltd. Pledgor: Nanjing Huigan Electronic Technology Co.,Ltd. Registration number: Y2019320000144 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A large area parallel stack packaging structure and packaging method Effective date of registration: 20220228 Granted publication date: 20180713 Pledgee: Bank of Nanjing Jiangbei District branch of Limited by Share Ltd. Pledgor: Nanjing Huigan Electronic Technology Co.,Ltd. Registration number: Y2022320000087 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20231211 Granted publication date: 20180713 Pledgee: Bank of Nanjing Jiangbei District branch of Limited by Share Ltd. Pledgor: Nanjing Huigan Electronic Technology Co.,Ltd. Registration number: Y2022320000087 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Large Area Parallel Stacked Packaging Structure and Packaging Method Effective date of registration: 20231229 Granted publication date: 20180713 Pledgee: Bank of Nanjing Jiangbei District branch of Limited by Share Ltd. Pledgor: Nanjing Huigan Electronic Technology Co.,Ltd. Registration number: Y2023980075543 |