CN207743214U - 多芯片并排式封装结构 - Google Patents

多芯片并排式封装结构 Download PDF

Info

Publication number
CN207743214U
CN207743214U CN201820032819.XU CN201820032819U CN207743214U CN 207743214 U CN207743214 U CN 207743214U CN 201820032819 U CN201820032819 U CN 201820032819U CN 207743214 U CN207743214 U CN 207743214U
Authority
CN
China
Prior art keywords
chip
silicon substrate
wiring layer
metal framework
encapsulation body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820032819.XU
Other languages
English (en)
Inventor
王姣
陈庆
马书英
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201820032819.XU priority Critical patent/CN207743214U/zh
Application granted granted Critical
Publication of CN207743214U publication Critical patent/CN207743214U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种多芯片并排式封装结构，包括硅基多芯片封装体、金属框架和塑封体，通过将多颗芯片排布在硅基体上预设的槽体内，可使多芯片之间距离排布更近，通过在硅基体及芯片上形成金属布线层，实现了所有芯片的信号互联，从而解决多芯片并排式BGA封装结构体积大问题及打线键合工艺复杂问题；通过将硅基多芯片封装体整体贴装到金属框架上，对整个硅基多芯片封装体进行塑封，实现了硅基多芯片封装体与金属框架牢固结合，且塑封体将硅基多芯片封装体及其与金属框架之间的打线包封在内，进一步改善了硅基多芯片封装体的边缘分层问题，提高了芯片封装的可靠性。

Description

多芯片并排式封装结构
技术领域
本实用新型涉及半导体封装技术领域，具体是涉及一种多芯片并排式封装结构。
背景技术
传统BGA封装，即球栅阵列封装，是一种采用BT材料作为基板，再以塑料环氧模塑混
合物作为密封材料的封装工艺。而多芯片并排式(side by side)BGA封装结构，实现了多芯片间互连，高I/O引脚数。但其存在如下不足：
首先，多芯片并排式BGA封装结构，因封装本身结构和工艺的局限，上芯排布多颗芯片时，芯片底部需要填充胶，胶会溢出芯片底部，这样，为不使芯片填充胶相连，芯片与芯片之间的间距会很大，导致其封装体积较大，不利于器件的小型化。
其次，多芯片并排式BGA封装结构，芯片与基板之间通过打线键合互连，单颗芯片靠近内部的焊盘上，连接基板打线键合工艺操作困难，不能做到所有芯片的信号互联。
再次，多芯片并排式BGA封装结构所用的基板是PCB板，在贴片时，填充胶阻隔了芯片和基板之间的散热，且由于PCB板本身的散热问题，对于高频、大功率芯片，散热较差。
最后，在基板上直接上芯排布多颗芯片，受基板影响，存在翘曲严重问题，且多芯片在基板上的固定性较差。
发明内容
为了解决上述技术问题，本实用新型提出一种多芯片并排式封装结构，解决了传统多芯片并排式BGA封装结构体积大、打线键合(wire bond)工艺复杂的问题，同时增强了芯片的散热性，提高了多芯片在固定性和强度，且翘曲也得到很大改善。
本实用新型的技术方案是这样实现的：
一种多芯片并排式封装结构，包括硅基多芯片封装体、金属框架和塑封体，所述硅基多芯片封装体包括硅基体和多个芯片，所述硅基体具有第一表面和与其相对的第二表面，所述硅基体第一表面上形成有多个槽体，所述芯片置于其对应的槽体内；所述硅基体第一表面上通过真空压膜形成有第一钝化层，且所述第一钝化层填入所述芯片与所述槽体的侧壁之间的间隙；所述第一钝化层上通过重布线的方式形成有将多芯片的信号互连，并将I/O焊盘引出到硅基体的四周的金属布线层；所述硅基多芯片封装体的硅基体的第二表面贴装在所述金属框架的正面上，所述金属布线层的I/O焊盘与所述金属框架上的焊点通过打线键合在一起，所述塑封体包封在所述金属框架正面，并将所述金属框架上贴装的硅基多芯片封装体及所述打线包封在内。
进一步的，所述金属布线层包括第一布线层和第二布线层，所述第一布线层与所述第二布线层之间设有第二钝化层，所述第二钝化层包覆在所述第一布线层外，所述第二钝化层上形成有暴露所述第一布线层的焊盘的开口，所述第二布线层经所述开口电连接所述第一布线层的焊盘，并将所述I/O焊盘引出到所述硅基体的四周。
进一步的，所述芯片通过导热性好的粘贴膜或者印胶的方式粘合于所述槽体内。
进一步的，所述硅基多芯片封装体通过导热性好的粘贴膜或者印导热胶的方式粘合于所述金属框架的正面。
本实用新型的有益效果是：本实用新型提供一种多芯片并排式封装结构，该多芯片并排式封装结构包括硅基多芯片封装体、金属框架和塑封体，硅基多芯片封装体采用晶圆级扇出(FO)工艺将多颗芯片排布在硅基体上预设的槽体内，可使多芯片之间距离排布更近，最小距离可以达到150μm，再通过成熟的RDL工艺，可以将所有芯片的信号互联，这样既可以解决多芯片并排式BGA封装结构体积大问题，同时又解决了打线键合(wire bond)工艺复杂问题；通过将硅基多芯片封装体整体贴装到金属框架上，对整个硅基多芯片封装体进行塑封，实现了硅基多芯片封装体与金属框架牢固结合，且塑封体将硅基多芯片封装体及其与金属框架之间的打线包封在内，进一步改善了硅基多芯片封装体的边缘分层问题，提高了芯片封装的可靠性。由于芯片与硅基体及金属框架直接接触或通过导热胶接触，相对于传统填充胶连接芯片与基板，增强了芯片的散热性，且芯片被真空压膜形成的第一钝化层固定在槽体内，由第一钝化层填充芯片与槽体之间的间隙，对芯片进行固定，相对于传统直接将芯片通过填充胶固定在基板上，提高了多芯片的固定性，且翘曲也得到很大改善。
附图说明
图1为本实用新型优选实施例步骤A在硅基硅圆片形成槽体的结构示意图；
图2为本实用新型优选实施例步骤B在槽体中贴装多个芯片的结构示意图；
图3为本实用新型优选实施例步骤C在芯片及硅基体上形成第一钝化层的结构示意图；
图4为本实用新型优选实施例步骤D在第一钝化层上形成金属布线层的结构示意图；
图5为本实用新型优选实施例在第一布线层上形成第二钝化层并开口的结构示意图；
图6为本实用新型优选实施例在第二钝化层上形成第二布线层的结构示意图；
图7为本实用新型优选实施例步骤F将多颗硅基多芯片封装体贴装到金属圆片上并打线键合的结构示意图；
图8为本实用新型优选实施例步骤G对硅基多芯片封装体整体进行塑封，并切割形成多芯片并排式封装结构的结构示意图；
结合附图，作如下说明：
1-硅基多芯片封装体，101-硅基体，102-芯片，103-槽体，104-第一钝化层，105-金属布线层，106-第二钝化层，2-金属框架，3-塑封体，4-打线。
具体实施方式
为了能够更清楚地理解本实用新型的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本实用新型的内容而非限制本实用新型的保护范围。实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。
如图8所示，一种多芯片并排式封装结构，包括硅基多芯片封装体1、金属框架2和塑封体3，所述硅基多芯片封装体包括硅基体101和多个芯片102，所述硅基体具有第一表面和与其相对的第二表面，所述硅基体第一表面上形成有多个槽体103，所述芯片置于其对应的槽体内；所述硅基体第一表面上通过真空压膜形成有第一钝化层104，且所述第一钝化层填入所述芯片与所述槽体的侧壁之间的间隙；所述第一钝化层上通过重布线的方式形成有将多芯片的信号互连，并将I/O焊盘引出到硅基体的四周的金属布线层105；所述硅基多芯片封装体的硅基体的第二表面贴装在所述金属框架的正面上，所述金属布线层的I/O焊盘与所述金属框架上的焊点通过打线键合在一起，所述塑封体包封在所述金属框架正面，并将所述金属框架上贴装的硅基多芯片封装体及所述打线4包封在内。
上述结构中，硅基多芯片封装体采用晶圆级扇出(FO)工艺将多颗芯片排布在硅基体上预设的槽体内，可使多芯片之间距离排布更近，最小距离可以达到150μm，再通过成熟的RDL工艺，可以将所有芯片的信号互联，这样既可以解决多芯片并排式BGA封装结构体积大问题，同时又解决了打线键合(wire bond)工艺复杂问题；通过将硅基多芯片封装体整体贴装到金属框架上，对整个硅基多芯片封装体进行塑封，实现了硅基多芯片封装体与金属框架牢固结合，且塑封体将硅基多芯片封装体及其与金属框架之间的打线包封在内，进一步改善了硅基多芯片封装体的边缘分层问题，提高了芯片封装的可靠性。由于芯片与硅基体及金属框架直接接触或通过导热胶接触，相对于传统填充胶连接芯片与基板，增强了芯片的散热性，且芯片被真空压膜形成的第一钝化层固定在槽体内，由第一钝化层填充芯片与槽体之间的间隙，对芯片进行固定，相对于传统直接将芯片通过填充胶固定在基板上，提高了多芯片的固定性，且翘曲也得到很大改善。
上述结构中，金属框架可采用传统QFP或QFN封装中的金属框架，即在完成硅基多芯片封装体的制作后，将硅基多芯片封装体贴到QFN或QFP的金属框架上，并完成wire bond打线。
上述结构中，塑封体可采用塑料环氧模塑混合物作为密封材料，也可采用非环氧树脂类材料、如酚醛树脂、不饱和树脂类聚合物等作为密封材料，QFN或QFP塑封工艺为现有技术，再此不再赘述。
优选的，所述金属布线层与所述塑封体之间设有第二钝化层106，所述第二钝化层包覆在所述金属布线层外，所述第二钝化层上形成有暴露所述金属布线层的I/O焊盘的开口，打线经所述开口电连接所述金属布线层的I/O焊盘和所述金属框架上的焊点。
优选的，所述芯片通过导热性好的粘贴膜，如DAF膜，或者印胶的方式粘合于所述槽体内。
优选的，所述硅基多芯片封装体通过DAF膜或者印导热胶的方式粘合于所述金属框架的正面。
作为一种优选实施例，该多芯片并排式封装结构的制造方法按如下步骤实施：
A.参见图1，提供一由多个硅基体101组成的硅圆片，所述硅基体具有第一表面和与其相对的第二表面，在每个硅基体的第一表面刻蚀形成多个具有设定形状和深度的槽体103；具体实施时，可通过刻蚀方式在硅圆片上刻出槽体，槽深可依据待封装芯片及封装要求，蚀刻出不同的深度。
B.参见图2，将多个待封装芯片102放置于其对应的槽体内，使所述芯片的焊盘面朝上，所述芯片与所述槽体的侧壁之间具有间隙；具体实施时，可将由多个待封装芯片组成的芯片圆片减薄至设定厚度，再切割成单颗芯片，采用芯片粘接(die attach)的方式，放入硅基体对应的槽体内。芯片与槽体的粘合可通过DAF膜或者印胶的方式实现。
C.参见图3，通过真空压膜工艺，将芯片与槽体之间的间隙填实，同时在芯片表面及硅基体的第一表面上形成第一钝化层104，再通过曝光、显影将各芯片的焊盘位置打开；作为一种优选实施例，本实用新型采用真空压膜的方式实现芯片与槽体之间的间隙的填实和形成第一钝化层，工艺简单，生产成本较低，但不限于此，也可以通过其他涂布工艺的方式形成第一钝化层，并打开芯片的焊盘位置。
D.参见图4，采用重布线的方式，在第一钝化层上形成实现多芯片的信号互连，并将I/O焊盘引出到硅基体的四周的金属布线层105；重布线时，可先沉积一层种子层，如Ti/Cu、Al，再光刻出线路，再沉积厚Cu、厚Al至要求的厚度，对于湿度敏感的芯片，可再采用化镀方式Ni/Pd/Au在金属布线层上形成保护，并提高焊点结合力。
对于高可靠性要求的芯片，金属布线层包括第一布线层和第二布线层，第一布线层与所述第二布线层之间设有第二钝化层，可采用涂布的方式，在第一布线层上形成一层第二钝化层106，参见图5，再通过曝光、显影将I/O焊盘的位置打开，并在第二钝化层上制作第二布线层，并将所述I/O焊盘引出到所述硅基体的四周，参见图6。
也可在先沉积厚Cu、厚Al后，再涂布一层第二钝化层，再曝光、显影将I/O焊盘位置打开，最后在I/O焊盘位置化镀Ni/Pd/Au。
E.对步骤D封装后的硅圆片进行切割，形成分立的单颗硅基多芯片封装体1；具体实施时，可先将硅圆片减薄至设定要求，再切割成单颗硅基多芯片封装体。
F.参见图7，提供多个金属框架2,阵列排布，每个金属框架对应一个硅基多芯片封装体，将所述硅基多芯片封装体的硅基体的第二表面贴装在其对应的金属框架的正面上，将所述金属布线层的I/O焊盘与所述金属框架上的焊点打线键合在一起；金属框架可采用传统QFP或QFN封装中的金属框架，即在完成硅基多芯片封装体的制作后，将硅基多芯片封装体贴到QFN或QFP的金属框架上，并完成wire bond打线。在贴硅基多芯片封装体时可采用DAF膜、或者导热胶等，依据产品要求决定。
G.参见图8，对金属圆片正面进行塑封，形成塑封体3，所述塑封体将每个金属框架上贴装的硅基多芯片封装体及打线4包封在内，然后，再切割成单颗封装体，形成分立的单颗多芯片并排式封装结构。具体实施时，采用QFN封装方式完成QFN引线框架的塑封，再切割成单颗封装体。也可完成QFP框架塑封后，通过冲压方式，分离成单颗封装体。
综上，本实用新型提供了一种多芯片并排式封装结构，通过晶圆级硅基多芯片扇出，再重布线实现多芯片信号互连，再切割成单颗硅基多芯片封装体，再将单颗硅基多芯片封装体通过塑封的方式封装到金属框架上，最终实现了多芯片并排式(said by said)封装结构。该封装结构及方法，解决了传统多芯片并排式BGA封装体积大及打线键合工艺复杂的问题，同时增强了芯片散热，提高了多芯片的固定性和强度，翘曲也得到很大改善。
以上实施例是参照附图，对本实用新型的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本实用新型的实质的情况下，都落在本实用新型的保护范围之内。

Claims (4)

1.一种多芯片并排式封装结构，其特征在于：包括硅基多芯片封装体、金属框架和塑封体，所述硅基多芯片封装体包括硅基体和多个芯片，所述硅基体具有第一表面和与其相对的第二表面，所述硅基体第一表面上形成有多个槽体，所述芯片置于其对应的槽体内；所述硅基体第一表面上通过真空压膜形成有第一钝化层，且所述第一钝化层填入所述芯片与所述槽体的侧壁之间的间隙；所述第一钝化层上通过重布线的方式形成有将多芯片的信号互连，并将I/O焊盘引出到硅基体的四周的金属布线层；所述硅基多芯片封装体的硅基体的第二表面贴装在所述金属框架的正面上，所述金属布线层的I/O焊盘与所述金属框架上的焊点通过打线键合在一起，所述塑封体包封在所述金属框架正面，并将所述金属框架上贴装的硅基多芯片封装体及所述打线包封在内。
2.根据权利要求1所述的多芯片并排式封装结构，其特征在于：所述金属布线层包括第一布线层和第二布线层，所述第一布线层与所述第二布线层之间设有第二钝化层，所述第二钝化层包覆在所述第一布线层外，所述第二钝化层上形成有暴露所述第一布线层的焊盘的开口，所述第二布线层经所述开口电连接所述第一布线层的焊盘，并将所述I/O焊盘引出到所述硅基体的四周。
3.根据权利要求1所述的多芯片并排式封装结构，其特征在于，所述芯片通过导热性好的粘贴膜或者印胶的方式粘合于所述槽体内。
4.根据权利要求1所述的多芯片并排式封装结构，其特征在于，所述硅基多芯片封装体通过导热性好的粘贴膜或者印导热胶的方式粘合于所述金属框架的正面。
CN201820032819.XU 2018-01-09 2018-01-09 多芯片并排式封装结构 Active CN207743214U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820032819.XU CN207743214U (zh) 2018-01-09 2018-01-09 多芯片并排式封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820032819.XU CN207743214U (zh) 2018-01-09 2018-01-09 多芯片并排式封装结构

Publications (1)

Publication Number Publication Date
CN207743214U true CN207743214U (zh) 2018-08-17

Family

ID=63122726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820032819.XU Active CN207743214U (zh) 2018-01-09 2018-01-09 多芯片并排式封装结构

Country Status (1)

Country Link
CN (1) CN207743214U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649002A (zh) * 2019-10-08 2020-01-03 上海先方半导体有限公司 一种集成天线的扇出型封装结构及其制造方法
WO2020253147A1 (zh) * 2019-06-17 2020-12-24 潍坊歌尔微电子有限公司 一种sip封装的屏蔽工艺
CN114300932A (zh) * 2021-12-01 2022-04-08 上海炬佑智能科技有限公司 芯片封装结构、形成方法及电子设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020253147A1 (zh) * 2019-06-17 2020-12-24 潍坊歌尔微电子有限公司 一种sip封装的屏蔽工艺
CN110649002A (zh) * 2019-10-08 2020-01-03 上海先方半导体有限公司 一种集成天线的扇出型封装结构及其制造方法
CN114300932A (zh) * 2021-12-01 2022-04-08 上海炬佑智能科技有限公司 芯片封装结构、形成方法及电子设备
CN114300932B (zh) * 2021-12-01 2024-04-26 上海炬佑智能科技有限公司 芯片封装结构、形成方法及电子设备

Similar Documents

Publication Publication Date Title
US20180182727A1 (en) Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor
US6534859B1 (en) Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
CN102569214B (zh) 三维系统级封装堆栈式封装结构
CN109860126A (zh) 一种大尺寸扇出封装结构及方法
US6918178B2 (en) Method of attaching a heat sink to an IC package
CN110010503A (zh) 形成半导体器件的方法以及半导体器件
CN105575913A (zh) 埋入硅基板扇出型3d封装结构
CN101211874A (zh) 超薄芯片尺寸封装结构及其方法
CN101246882A (zh) 具有多芯片的半导体组件封装结构及其方法
JP2008277570A (ja) 半導体装置及びその製造方法
CN207743214U (zh) 多芯片并排式封装结构
CN106876356A (zh) 芯片嵌入硅基式扇出型封装结构及其制作方法
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
WO2021023306A1 (zh) 一种键合墙体扇出器件的三维封装结构和方法
CN206558495U (zh) 芯片嵌入硅基式扇出型封装结构
TWI244145B (en) Method for fabricating semiconductor package
CN108389850A (zh) 三维系统级封装结构及其封装方法
WO2020253146A1 (zh) 一种芯片的封装方法
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
CN107622996A (zh) 三维高密度扇出型封装结构及其制造方法
CN109920773A (zh) 一种基于玻璃的芯片再布线封装结构及其制作方法
CN112017974A (zh) 一种芯片封装结构及封装方法
CN115527961A (zh) 带有散热板的多芯片互连封装结构及其制备方法
CN208460760U (zh) 三维系统级封装结构
CN107863363A (zh) 芯片的封装结构及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant