JP2008277570A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008277570A
JP2008277570A JP2007119773A JP2007119773A JP2008277570A JP 2008277570 A JP2008277570 A JP 2008277570A JP 2007119773 A JP2007119773 A JP 2007119773A JP 2007119773 A JP2007119773 A JP 2007119773A JP 2008277570 A JP2008277570 A JP 2008277570A
Authority
JP
Japan
Prior art keywords
package
sealing resin
semiconductor chip
substrate
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007119773A
Other languages
English (en)
Other versions
JP5280014B2 (ja
Inventor
Hidenori Hasegawa
秀則 長谷川
Norio Takahashi
紀夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007119773A priority Critical patent/JP5280014B2/ja
Priority to US12/081,740 priority patent/US7911047B2/en
Publication of JP2008277570A publication Critical patent/JP2008277570A/ja
Application granted granted Critical
Publication of JP5280014B2 publication Critical patent/JP5280014B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】再配線により上側に積層されるパッケージとの接続を容易にした両面電極パッケージを、薄く且つ簡易に製造する。
【解決手段】キャビティ１４内の半導体チップ４４は、封止樹脂５０により封止されている。封止樹脂５０の表面は、モールド形成された樹脂層を表面から研削することで、ランド３８の表面と同じ高さ（同一表面）とされている。封止樹脂５０の研削面５０Ｇに、再配線パッド５２と、ランド３８と再配線パッド５２とを接続する配線５４とが形成されて、再配線が行われている。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に係り、特に、両面電極構造の半導体装置及びその製造方法に関する。
近時、携帯電話など電子機器の小型化により、より実装密度の高い３次元パッケージ技術の開発が進められてきた。３次元パッケージ技術の中では、１つのパッケージ上に別のパッケージを積層するパッケージ・オン・パッケージ（ＰＯＰ）という方法が有望である。ＰＯＰには、両面電極構造のパッケージ（両面電極パッケージ）が使用される。両面電極パッケージには、半導体チップと接続される内部配線と、パッケージ表面側の電極と内部配線とを接続する貫通電極と、パッケージ裏面側の電極と内部配線とを接続する貫通電極と、が必要である。
従来、種々の構造の両面電極パッケージが提案されている。例えば、特許文献１には、樹脂封止型の両面電極パッケージが記載されている。この両面電極パッケージでは、半導体チップを封止した封止樹脂層に貫通電極を設け、この貫通電極を介して表面側の電極と内部配線とを接続している。
また、特許文献２には、リードフレーム型の両面電極パッケージが記載されている。このパッケージでは、内部リードの一部を樹脂封止材の外部に露出させ、内部リードの表面及び裏面を外部電極としている。ここでは、内部リードが貫通電極の役割を果している。
また、特許文献３には、ボール・グリッド・アレイ（ＢＧＡ）型の両面電極パッケージが記載されている。このパッケージでは、パッケージ基板に段付き部を設け、この段付き部にワイヤボンディング用電極の端部を露出させ、パッケージ基板を貫通する貫通電極により、この端部と表面側又は裏面側の電極とを接続している。
これら両面電極パッケージを高密度で実装するためには、個々のパッケージを薄型化する必要がある。例えば、特許文献３では、パッケージ基板に段付き部を設けると共に、パッケージ基板を裏面側から機械的に研削して、パッケージを薄型化している。
特開２００２−１５８３１２号公報 特開２００３−２４９６０４号公報 特開２００５−２３５８２４号公報
しかしながら、従来の両面電極パッケージの構造は、表面側の電極を任意のレイアウトで配置するものではなく、上下のパッケージを接続する融通性に欠けていた。また、封止樹脂層はトランスファー法により形成されているが、トランスファー法では、金型を用いてモールドを行うために、封止樹脂層を薄く形成することが難しかった。
本発明は、上記事情に鑑み成されたものであり、再配線により上側に積層されるパッケージとの接続を容易にした両面電極パッケージを、薄く且つ簡易に製造できるようにすることを目的とする。
上記目的を達成するために本発明の半導体装置は、表面側に半導体チップが収容される凹部を備え、前記凹部の内部に前記半導体チップの電極と電気的に接続される電極パッドが形成されたパッケージ基板と、前記凹部に収容された半導体チップと、前記パッケージ基板の表面に形成され、前記電極パッドと電気的に接続された端子用配線と、前記パッケージ基板の裏面に形成され、前記電極パッドと電気的に接続された外部接続パッドと、前記パッケージ基板の表面と平行で且つ研削により形成された研削表面を備え、少なくとも前記半導体チップを封止樹脂で封止する封止樹脂部と、前記封止樹脂部の研削表面に形成された再配線パッドと、前記封止樹脂部の研削表面に形成され、前記端子用配線と前記再配線パッドとを電気的に接続する接続配線と、を含むことを特徴とする。
上記の半導体装置では、前記封止樹脂部が、前記半導体チップと前記電極パッドとを封止樹脂で封止するようにしてもよい。また、前記研削表面を、前記研削表面が前記パッケージ基板の表面と平行になるように、前記凹部と前記半導体チップとの隙間を埋めると共に前記パッケージ基板の表面を覆うように成形された封止樹脂を研削して形成することができる。
また、上記の半導体装置では、前記封止樹脂を前記端子用配線が露出するまで研削して、前記研削表面と前記端子用配線の表面とを同じ高さにすることができる。或いは、前記封止樹脂を前記端子用配線の上方まで研削して前記パッケージ基板の表面を前記封止樹脂で覆うと共に、前記端子用配線上の封止樹脂を除去して前記端子用配線を露出させてもよい。
また、前記半導体チップとして、前記封止樹脂より放熱性が高い絶縁材料からなる絶縁被膜が裏面に形成された半導体チップを用いることもできる。この場合には、前記研削表面を、前記研削表面が前記パッケージ基板の表面と平行になるように、前記凹部と前記半導体チップとの隙間を埋めると共に前記パッケージ基板及び前記絶縁被膜の表面を覆うように成形された封止樹脂を研削して形成することができる。また、前記封止樹脂を前記端子用配線及び前記絶縁被膜が露出するまで研削して、前記研削表面と前記端子用配線の表面と前記絶縁被膜の表面とを同じ高さにすることができる。
上記目的を達成するために本発明の半導体装置の製造方法は、複数のパッケージ基板に分割されるフレーム基板に、パッケージ毎に、半導体チップが収容される凹部と、前記凹部の内部に前記半導体チップの電極と電気的に接続される電極パッドと、前記パッケージ基板の表面に形成され、前記電極パッドと電気的に接続された端子用配線と、前記パッケージ基板の裏面に形成され、前記電極パッドと電気的に接続された外部接続パッドと、を形成する工程と、パッケージ毎に、前記凹部に半導体チップを収容する工程と、前記半導体チップを封止樹脂で封止するために、前記凹部と前記半導体チップとの隙間を埋めると共に前記複数のパッケージ基板の表面を覆うように封止樹脂を成形する工程と、成形された前記封止樹脂を研削して、前記パッケージ基板の表面と平行な研削表面を形成する工程と、前記研削表面に、パッケージ毎に、再配線パッドを形成すると共に前記端子用配線と前記再配線パッドとを電気的に接続する接続配線を形成する工程と、前記半導体チップの各々がパッケージ毎に収納されると共に、前記凹部、前記電極パッド、前記端子用配線、前記外部接続パッド、前記封止樹脂、前記再配線パッド、及び前記接続配線の各々がパッケージ毎に形成された前記フレーム基板をダイシングして、個々のパッケージに分割する工程と、を含むことを特徴とする。
本発明によれば、再配線により上側に積層されるパッケージとの接続を容易にした両面電極パッケージを、薄く且つ簡易に製造することができる、という効果がある。
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
＜第１の実施の形態＞
（両面電極パッケージ）
図１（Ａ）は本発明の第１の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。図１（Ｂ）は同じ両面電極パッケージを表面側から見た平面図である。図１（Ａ）は図１（Ｂ）のＡ−Ａ断面図である。図２（Ａ）はパッケージ基板の外観を示す斜視図である。図２（Ｂ）はパッケージ基板を表面側から見た平面図であり、図２（Ｃ）はパッケージ基板を裏面側から見た平面図である。
第１の実施の形態に係る両面電極パッケージ１０は、図２（Ａ）に示すように、平面視が矩形状のパッケージ基板１２を備えている。パッケージ基板１２には、表面に開口するキャビティ１４が形成されている。キャビティ１４は、図２（Ｂ）に示すように、平面視が矩形状であり、その開口径は半導体チップの平面サイズよりも大きい。また、パッケージ基板１２は、樹脂やセラミクスなどの絶縁体で構成された平板状のコア材１６と、コア材１６上に積層された絶縁層１８と、で構成されている。絶縁層１８は、矩形状のキャビティ１４を取り囲むように、四角い枠状に形成されている。
コア材１６と絶縁層１８との間には、所定のパターンで配線２０が形成されている。キャビティ１４の底面には、図２（Ｂ）に示すように、コア材１６と共に配線２０の一端が露出している。この配線２０の露出部分が、ワイヤボンディング用のボンディングパッド２２となる。コア材１６には、コア材１６を貫通するビア２４が複数形成されている。各々のビア２４内に、導電性材料２６が充填されて、貫通電極２８とされている。
貫通電極２８の一端はコア材１６の表面に露出し、貫通電極２８の他端はコア材１６の裏面に露出している。パッケージ基板１２の裏面には、貫通電極２８の露出部を覆うように、外部接続用の電極パッド３０が複数形成されている。コア材１６の表面に露出した貫通電極２８の一端は配線２０に電気的に接続され、コア材１６の裏面に露出した貫通電極２８の他端は電極パッド３０に電気的に接続されている。
また、パッケージ基板１２には、コア材１６と絶縁層１８とを貫通するビア３２が複数形成されている。各々のビア３２内に、導電性材料３４が充填されて、貫通電極３６とされている。貫通電極３６の一端は絶縁層１８の表面に露出し、貫通電極３６の他端はコア材１６の裏面に露出している。パッケージ基板１２の表面（絶縁層１８の表面）には、図２（Ａ）及び（Ｂ）に示すように、端子用配線であるランド３８が複数形成されている。また、パッケージ基板１２の裏面（コア材１６の裏面）にも、ランド４０が複数形成されている。
本実施の形態では、図２（Ａ）及び（Ｂ）に示すように、パッケージ基板１２の枠状に形成された絶縁層１８上には、一辺に７個のランド３８が並ぶように２４個のランド３８が形成されている。また、図２（Ｃ）に示すように、パッケージ基板１２の裏面にも、各々のランド３８に対向して、一辺に７個のランド４０が並ぶように２４個のランド４０が配列されている。なお、ランド３８の個数やランド４０の個数は、後述する半導体チップ４４の電極の数などに応じて、適宜変更することができる。
パッケージ基板１２の表面に露出した貫通電極３６の一端はランド３８と電気的に接続され、パッケージ基板１２の裏面に露出した貫通電極３６の他端はランド４０と電気的に接続されている。また、貫通電極３６は、コア材１６の表面にて、配線２０とも電気的に接続されている。また、パッケージ基板１２の裏面は、図２（Ｃ）に示すように、電極パッド３０及びランド４０を残して、ソルダレジスト４２で被覆されている。
パッケージ基板１２のキャビティ１４には、ＬＳＩチップ等の半導体チップ４４が収容されている。半導体チップ４４の裏面は、ダイボンド材４６によりキャビティ１４の底面に接着されている。半導体チップ４４の表面には、図示しない複数の電極が形成されている。半導体チップ４４の電極とボンディングパッド２２との間に、金属ワイヤ４８がループ状に架け渡されて、半導体チップ４４がパッケージ基板１２にワイヤボンディングされている。即ち、金属ワイヤ４８の一端が半導体チップ４４の電極と電気的に接続されると共に、金属ワイヤ４８の他端がボンディングパッド２２と電気的に接続されている。
キャビティ１４内には、パッケージ基板１２と半導体チップ４４との隙間を埋めるように、封止樹脂５０が充填されている。キャビティ１４内の半導体チップ４４は、封止樹脂５０により封止されている。同様に、ボンディングパッド２２及び金属ワイヤ４８も、封止樹脂５０により封止されている。封止樹脂５０の表面は、後述する通り、半導体チップ４４を覆うようにモールド形成された樹脂層を表面から研削（グラインド）することで、ランド３８の表面と同じ高さ（同一表面）とされている。このため、パッケージ基板１２の表面は、ランド３８を残して、封止樹脂５０で被覆されている。また、封止樹脂５０の表面は、研削により形成された研削面５０Ｇである。
封止樹脂５０の研削面５０Ｇ上には、複数の再配線パッド５２が形成されている。図１（Ｂ）では、２４個の再配線パッド５２が、中央の１つを除いた５×５のマトリクス状に配置されている。なお、再配線パッド５２の個数は、ランド３８の個数などに応じて、適宜変更することができる。
また、上述した通り、本実施の形態では、パッケージ基板１２の表面に２４個のランド３８が形成されている。封止樹脂５０の研削面５０Ｇ上に、これらのランド３８と再配線パッド５２とを一対一で接続する配線５４が形成されて、封止樹脂５０の表面で再配線が行われている。また、両面電極パッケージ１０の表面は、図１（Ｂ）に示すように、再配線パッド５２だけを残して、ソルダレジスト５６で被覆されている。
（両面電極パッケージの製造方法）
次に、上述した両面電極パッケージ１０を製造する製造方法について説明する。図３〜図１０は第１の実施の形態に係る両面電極パッケージ１０の製造工程を示す図である。この製造工程では、図３〜図１０に示すように、複数のパッケージ基板１２が形成された単一の基板フレーム６０が用いられる。この基板フレーム６０上には、パッケージ基板毎に、両面電極パッケージの構造が形成される。最後に、基板フレーム６０をダイシングすることにより、個々の両面電極パッケージに分割される。以下、両面電極パッケージの製造工程を、順を追って説明する。
（基板フレームの準備工程）
まず、複数のパッケージ基板１２が形成された単一の基板フレームを用意する。
図３（Ａ）及び（Ｂ）は基板フレームの準備工程を示す図である。図３（Ａ）は基板フレームの部分断面図であり、図３（Ｂ）は基板フレームを表面側から見た平面図である。
基板フレーム６０には、複数のパッケージ基板１２が形成されている。ここでは、図３（Ｂ）に示すように、基板フレーム６０の一部を図示している。基板フレーム６０の図示された部分には、１６個のパッケージ基板１２が４×４のマトリクス状に配置されている。なお、図３（Ａ）には、２個のパッケージ基板１２を含む部分のみを図示している。点線で囲んだ部分が、図２（Ａ）〜（Ｃ）に示す１個のパッケージ基板１２に相当する。
基板フレーム６０は、平板状のコア材１６と、コア材１６上に積層された絶縁層１８と、を備えている。絶縁層１８は、個々のパッケージ基板１２のキャビティ１４を取り囲むように形成されている。絶縁層１８を各々のキャビティ１４の周囲に配置することで、ザグリ加工した場合と同様に、基板フレーム６０に複数のキャビティ１４を形成することができる。図３（Ｂ）に示す例では、基板フレーム６０には、１６個のキャビティ１４が形成されている。
パッケージ基板１２は、既に説明したように、コア材１６と絶縁層１８との間に形成された配線２０、キャビティ１４の底面に露出したボンディングパッド２２、貫通電極２８、電極パッド３０、貫通電極３６、ランド３８、ランド４０、及びソルダレジスト４２を備えている。
コア材１６、絶縁層１８、及びソルダレジスト４２は、有機樹脂で構成することが好ましい。例えば、絶縁層１８は、ガラス繊維にエポキシ樹脂を含浸し固化させたシート（プリプレグ）を、コア材１６に熱圧着して形成することができる。また、配線２０、ボンディングパッド２２、貫通電極２８のビア２４に充填される導電性材料２６、電極パッド３０、貫通電極３６のビア３２に充填される導電性材料３４、ランド３８、及びランド４０等の導電性部材は、銅（Ｃｕ）などの電気抵抗の低い導体で構成することが好ましい。
（半導体チップの配置工程）
次に、個々のパッケージ基板１２のキャビティ１４に、半導体チップ４４を収納する。
図４（Ａ）及び（Ｂ）は半導体チップの配置工程を示す図である。図４（Ａ）は基板フレームの部分断面図であり、図４（Ｂ）は基板フレームを表面側から見た平面図である。
ＩＣチップやＬＳＩチップなどの半導体チップ４４は、同じ回路を複数形成した半導体ウェーハを、個々の回路に分割（ダイシング）して作製されている。半導体チップ４４の表面には、図示はしてないが、複数の電極が設けられている。キャビティ１４の底面のチップ配置領域に、チップ固定用のダイボンド材４６を貼り付ける。ダイボンド材４６は、絶縁性の接着材であり、例えば、粘着シートなどを用いることができる。このダイボンド材４６を用いて、半導体チップ４４の裏面をキャビティ１４の底面に接着する。これにより、半導体チップ４４がキャビティ１４の底面に固定される。図４（Ｂ）に示すように、基板フレーム６０の１６個のキャビティ１４の各々に、半導体チップ４４を固定する。
次に、例えばワイヤーボンダー等のボンディング装置を用いて、半導体チップ４４の表面に設けられた電極とボンディングパッド２２とを、金属ワイヤ４８によりワイヤボンディングする。金属ワイヤ４８としては、金（Ａｕ）の細線を用いることができる。図４（Ａ）に示すように、金属ワイヤ４８は、半導体チップ４４とボンディングパッド２２との間に、ループ状に架け渡される。このとき、金属ワイヤ４８のループ高さは、パッケージ基板１２の表面（絶縁層１８の表面）より低くする。
（半導体チップの封止工程）
次に、半導体チップ４４を封止樹脂により封止する。
図５（Ａ）及び（Ｂ）は半導体チップの封止工程を示す図である。図５（Ａ）は基板フレームの部分断面図であり、図５（Ｂ）は基板フレームを表面側から見た平面図である。
封止樹脂による封止は、各々のキャビティ１４に半導体チップ４４が収納された基板フレーム６０を、図示しないモールド金型にセットしてトランスファー法により行う。このモールド金型内に、封止樹脂を注入、充填することにより、基板フレーム６０の表面を封止樹脂５０Ｍで被覆する。複数のパッケージ基板１２が形成された領域６２（点線で示す）より広い範囲を、封止樹脂５０Ｍで被覆する。封止樹脂としては、エポキシ樹脂を用いることができる。封止樹脂は、半導体チップ４４と基板フレーム６０との隙間を埋めるように充填される。また、パッケージ基板１２の表面に形成されたランド３８が覆われるように、基板フレーム６０の表面を封止樹脂５０Ｍで被覆する。
モールド終了後に、基板フレーム６０をモールド金型から取り出して、封止工程が終了する。基板フレーム６０の表面を封止樹脂５０Ｍで被覆することで、半導体チップ４４と共に、ボンディングパッド２２や金属ワイヤ４８も同時に封止される。また、領域６２より広い範囲を封止樹脂５０Ｍで被覆することで、各々のキャビティ１４に収納された半導体チップ４４が一括して封止される。
（封止樹脂の研削工程）
次に、封止樹脂５０Ｍを表面側から研削する。
図６（Ａ）及び（Ｂ）は封止樹脂の研削工程を示す図である。図６（Ａ）は基板フレームの部分断面図であり、図６（Ｂ）は基板フレームを表面側から見た平面図である。
基板フレーム６０の表面を封止樹脂５０Ｍで被覆した後に、グラインダー等の研削装置を用いて、ランド３８が露出するまで、封止樹脂５０Ｍを表面側から研削（グラインド）する。封止樹脂５０の表面には、ランド３８の表面と同じ高さ（同一表面）の研削面５０Ｇが形成される。研削面５０Ｇは、パッケージ基板１２の表面（絶縁層１８の表面）に平行となる。この結果、図６（Ｂ）に示すように、封止樹脂５０の研削面５０Ｇには、複数のランド３８が露出するようになる。
従来のトランスファー法で薄い封止樹脂層を形成するためには、高度な金型作製技術が必要になる。これに対し、本発明では、モールドした封止樹脂５０Ｍを表面側から研削することで、薄い封止樹脂層を形成し、両面電極パッケージの薄膜化を非常に簡易に実現することができる。また、基板フレーム６０の表面は、ランド３８を除いて封止樹脂５０で一様に被覆されている。従って、基板フレーム６０の表面が、熱膨張率や熱収縮率の異なる複数種類の樹脂で覆われている場合に比べて、樹脂の剥離が発生し難い。
（再配線工程）
次に、封止樹脂５０の研削面５０Ｇ上で再配線を行う。
図７（Ａ）及び（Ｂ）は再配線工程を示す図である。図７（Ａ）は基板フレームの部分断面図であり、図７（Ｂ）は基板フレームを表面側から見た平面図である。図８は１つのパッケージについて再配線パターンを示す平面図である。
封止樹脂５０の研削面５０Ｇ上に、金属ナノ粒子により、所定の再配線パターンで再配線パッド５２と配線５４とを形成する。本実施の形態では、ランド３８の表面と研削面５０Ｇとが同じ高さ（同一表面）に形成されているので、再配線パターンの形成が容易である。また、研削面５０Ｇは粗面であるため、再配線パッド５２、配線５４との接着性に優れている。
本実施の形態では、図２（Ａ）及び（Ｂ）に示すように、１個のパッケージ基板１２の枠状に形成された絶縁層１８上には、一辺に７個のランド３８が並ぶように２４個のランド３８が配列されている。例えば、図１（Ｂ）に示すように、ランド３８の数に応じて、１個のパッケージ基板１２に付き、２４個の再配線パッド５２を研削面５０Ｇ上に形成することができる。
再配線パッド５２は、上側に積層されるパッケージとの接続が容易になるように、研削面５０Ｇ上に任意のレイアウトで配置（再配線）することができる。例えば、図８に示す再配線パターンでは、２４個の再配線パッド５２は、中央の１つを除いた５×５のマトリクス状に配置されている。図８に示すように、配線５４は、これらランド３８と再配線パッド５２とを一対一で接続するように形成される。
金属ナノ粒子は、粒径が１〜１００ｎｍ程度の金属粒子である。金属ナノ粒子としては、例えば、銅ナノ粒子を用いることができる。また、再配線パターンは、金属ナノ粒子を含むインクを用いたインクジェット・プリントや、金属ナノ粒子を含むペーストを用いたスクリーン印刷により形成することができる。金属ナノ粒子を含むインクやペーストを用いた場合には、再配線パターンを形成した後に、原子状水素を用いた還元を実施して、有機溶媒等による汚れや酸化物を除去する。
（レジスト膜の形成工程）
次に、基板フレーム６０の表面側に、ソルダレジストを塗布する。
図９（Ａ）及び（Ｂ）はレジスト膜の形成工程を示す図である。図９（Ａ）は基板フレームの部分断面図であり、図９（Ｂ）は基板フレームを表面側から見た平面図である。
再配線パターンが形成された研削面５０Ｇ上に、再配線パッド５２だけが露出するように、所定パターンでソルダレジスト５６を塗布する。研削面５０Ｇと共に、研削面５０Ｇ上に形成された配線５４も、ソルダレジスト５６で被覆される。ソルダレジスト５６で被覆することで、パッケージ基板１２の反りを防止することができる。
（ダイシング工程）
最後に、基板フレーム６０をダイシングして各パッケージを個片化する。
図１０（Ａ）及び（Ｂ）はダイシング工程を示す図である。図１０（Ａ）は基板フレームの部分断面図であり、図１０（Ｂ）は基板フレームを表面側から見た平面図である。
基板フレーム６０上には、複数のパッケージ構造６４が形成されている。本実施の形態では、図１０（Ｂ）に示すように、基板フレーム６０の図示された部分には、１６個の両面電極パッケージ構造６４が４×４のマトリクス状に配置されている。図示しないブレードを矢印方向に移動させて、基板フレーム６０を碁盤目状にソーカットして、両面電極パッケージ構造６４の各々を個片化する。これにより、両面電極パッケージ１０が完成する。また、ソーカットにより、ブレードの通過領域６６の基板フレーム６０が切除される。ブレードとしては、ダイヤモンドブレード等を用いることができる。
以上説明した通り、本実施の形態によれば、半導体チップをモールド封止した封止樹脂を表面側から研削することで、両面電極パッケージの薄膜化を非常に簡易に実現することができる。
また、再配線パッドを任意のレイアウトで配置（再配線）することができるので、上側に積層されるパッケージとの接続が容易になる。また、ランドの表面と研削面とが同じ高さ（同一表面）に形成されているので、再配線パターンの形成が容易である。
また、研削面は粗面であるため、再配線パターンとの接着性に優れている。このため、再配線パターンの剥離による断線が発生し難い。
なお、上記の第１の実施の形態では、半導体チップ４４をワイヤボンド接続しているが、バンプを介してフリップチップ接続してもよい。図１１は半導体チップをフリップチップ接続した第１の実施の形態の変形例を示す断面図である。半導体チップがフリップチップ接続されている以外は、第１の実施の形態と同じ構成であるため、同じ構成部分には同じ符号を付して説明を省略する。
第１の実施の形態の変形例に係る両面電極パッケージ１０Ａは、パッケージ基板１２のキャビティ１４に、半導体チップ４４がフェイスダウンで収容されている。半導体チップ４４の表面に形成された電極（図示せず）は、半田などの金属のバンプ６８により、ボンディングパッド２２と直接接続されて、半導体チップ４４がパッケージ基板１２にフリップチップ接続されている。また、キャビティ１４内の半導体チップ４４と同様に、バンプ６８及びボンディングパッド２２も、封止樹脂５０により封止されている。フリップチップ接続は信頼性が高い。また、フリップチップ接続によれば、金属ワイヤのループ高さを考慮する必要がなく、更に両面電極パッケージの薄膜化を図ることができる。
また、上記の第１の実施の形態では、パッケージ基板１２の表面に端子用配線であるランド３８を形成し、モールド形成された封止樹脂５０Ｍをランド３８が露出するまで研削して、研削面５０Ｇをランド３８の表面と同じ高さ（同一表面）とする例について説明したが、ランド３８を設けずに、封止樹脂５０Ｍを貫通電極３６の端部が露出するまで研削して、研削面５０Ｇをパッケージ基板１２の表面（絶縁層１８の表面）と同じ高さ（同一表面）とすることもできる。
また、上記の第１の実施の形態では、両面電極パッケージ１０の表面がソルダレジスト５６で被覆された例について説明したが、ソルダレジスト５６は省略することができる。
＜第２の実施の形態＞
上記の第１の実施の形態では、半導体チップがパッケージ基板にワイヤボンド接続されると共に、半導体チップの上方が封止樹脂で覆われている。これに対し、第２の実施の形態では、半導体チップがパッケージ基板にフリップチップ接続されると共に、半導体チップの裏面に絶縁膜が形成され、この絶縁膜が研削面に露出している。パッケージ基板の構成など、その他の構成は第１の実施の形態と略同じであるため、同じ構成部分には同じ符号を付して説明を省略する。
（両面電極パッケージ）
図１２（Ａ）は本発明の第２の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。図１２（Ｂ）は同じ両面電極パッケージを表面側から見た平面図である。図１２（Ａ）は図１２（Ｂ）のＢ−Ｂ断面図である。
第２の実施の形態に係る両面電極パッケージ１０Ｂは、第１の実施の形態と略同じ構造のパッケージ基板１２を備えている。パッケージ基板１２は、上述したように、キャビティ１４、コア材１６、絶縁層１８、配線２０、ボンディングパッド２２、貫通電極２８、電極パッド３０、貫通電極３６、ランド３８、ランド４０、及びソルダレジスト４２を備えている。また、第１の実施の形態と違って、パッケージ基板１２の表面（絶縁層１８の表面）は、図１２（Ａ）及び（Ｂ）に示すように、ランド３８を除いて、ソルダレジスト７２で被覆されている。
半導体チップ４４の裏面には、放熱性の絶縁膜７０が形成されている。放熱性の絶縁膜７０は、例えば、ポリイミド等の絶縁材料から構成することができる。放熱性の絶縁膜７０は、ポリイミド等の絶縁テープを貼り付けて形成することができる。パッケージ基板１２のキャビティ１４には、裏面に絶縁膜７０が形成された半導体チップ４４がフェイスダウンで収容されている。半導体チップ４４の表面に形成された電極（図示せず）は、半田などの金属のバンプ６８により、ボンディングパッド２２と直接接続されて、半導体チップ４４がパッケージ基板１２にフリップチップ接続されている。フリップチップ接続は信頼性が高い。
キャビティ１４内には、パッケージ基板１２と半導体チップ４４との隙間を埋めるように、封止樹脂５０が充填されている。キャビティ１４内の半導体チップ４４は、封止樹脂５０により封止されている。同様に、バンプ６８及びボンディングパッド２２も、封止樹脂５０により封止されている。封止樹脂５０の表面は、後述する通り、半導体チップ４４を覆うようにモールド形成された樹脂層を表面から研削（グラインド）することで、ランド３８の表面と同じ高さ（同一表面）とされている。封止樹脂５０の表面は、研削により形成された研削面５０Ｇである。
この結果、両面電極パッケージ１０Ｂの表面には、ランド３８と絶縁膜７０とが露出する。同時に、絶縁膜７０が無いキャビティ１４の上方では封止樹脂５０が露出し、絶縁層１８の上方ではソルダレジスト７２が露出している。ランド３８と絶縁膜７０とが表面に露出しているために、放熱性に優れた両面電極パッケージ１０Ｂとすることができる。
両面電極パッケージ１０Ｂの表面には、複数の再配線パッド５２が形成されている。本実施の形態では、図１２（Ｂ）に示すように、２４個の再配線パッド５２が、中央の１つを除いた５×５のマトリクス状に配置されている。なお、再配線パッド５２の個数は、ランド３８の個数などに応じて、適宜変更することができる。
また、上述した通り、本実施の形態では、図１２（Ｂ）に示すように、パッケージ基板１２の表面に２４個のランド３８が形成されている。両面電極パッケージ１０Ｂの表面に、これらのランド３８と再配線パッド５２とを一対一で接続する配線５４が形成されて、両面電極パッケージ１０Ｂの表面上で再配線が行われている。
（両面電極パッケージの製造方法）
次に、上述した両面電極パッケージ１０Ｂを製造する製造方法について説明する。図１３〜図１８は第２の実施の形態に係る両面電極パッケージ１０Ｂの製造工程を示す図である。上述した通り、両面電極パッケージの製造工程では、基板フレーム上に複数の両面電極パッケージ構造が形成され、最後に個々の両面電極パッケージに分割される。以下、両面電極パッケージの製造工程を、順を追って説明する。
（基板フレームの準備工程）
まず、複数のパッケージ基板１２が形成された単一の基板フレームを用意する。図１３は基板フレームの準備工程を示す部分断面図である。基板フレーム６０には、複数のパッケージ基板１２が形成されている。ここでは、２個のパッケージ基板１２を含む部分のみを図示している。点線で囲んだ部分が、１個のパッケージ基板１２に相当する。
基板フレーム６０は、絶縁層１８の表面を、ランド３８を除いてソルダレジスト７２で被覆する以外は、第１の実施の形態と同様に作製することができるので、ここでは説明を省略する。
（半導体チップの配置工程）
次に、個々のパッケージ基板１２のキャビティ１４に、半導体チップ４４を収納する。図１４は半導体チップの配置工程を示す部分断面図である。半導体チップ４４の表面には、図示はしてないが、複数の電極が設けられている。これら複数の電極上に、半田などの金属のバンプ６８を形成する。また、半導体チップ４４の裏面に、放熱性の絶縁テープを貼り付けて、絶縁膜７０を形成する。
キャビティ１４に、裏面に絶縁膜７０が形成された半導体チップ４４をフェイスダウンで収容する。このとき、絶縁膜７０の表面（接着面とは反対の面）がランド３８の表面と同じ高さ（同一表面）になるように、絶縁膜７０が形成された半導体チップ４４を配置する。半導体チップ４４の表面に形成された電極（図示せず）を、バンプ６８により、ボンディングパッド２２に直接接続する。これにより、半導体チップ４４はパッケージ基板１２にフリップチップ接続される。同様にして、基板フレーム６０のキャビティ１４の各々に、半導体チップ４４を固定する。
（半導体チップの封止工程）
次に、半導体チップ４４を封止樹脂により封止する。図１５は半導体チップの封止工程を示す部分断面図である。封止樹脂による封止は、第１の実施の形態と同様に、トランスファー法により行う。複数のパッケージ基板１２が形成された領域より広い範囲を、封止樹脂５０Ｍで被覆する。また、ランド３８と半導体チップ４４の裏面に形成された絶縁膜７０とを覆うように、基板フレーム６０を封止樹脂５０Ｍで被覆する。基板フレーム６０の表面を封止樹脂５０Ｍで被覆することで、半導体チップ４４と共に、ボンディングパッド２２やバンプ６８も同時に封止される。また、複数のパッケージ基板１２が形成された領域より広い範囲を封止樹脂５０Ｍで被覆することで、各々のキャビティ１４に収納された半導体チップ４４が一括して封止される。
（封止樹脂の研削工程）
次に、封止樹脂５０Ｍを表面側から研削する。図１６は封止樹脂の研削工程を示す部分断面図である。基板フレーム６０の表面を封止樹脂５０Ｍで被覆した後に、グラインダー等の研削装置を用いて、ランド３８と絶縁膜７０とが露出するまで、封止樹脂５０Ｍを表面側から研削（グラインド）する。封止樹脂５０の表面には、ランド３８の表面と同じ高さ（同一表面）の研削面５０Ｇが形成される。研削面５０Ｇは、パッケージ基板１２の表面（絶縁層１８の表面）に平行となる。図１６に示すように、基板フレーム６０の表面には、ランド３８、研削面５０Ｇ、絶縁膜７０、及びソルダレジスト７２が露出するようになる。
上述した通り、本発明では、モールドした封止樹脂５０Ｍを表面側から研削することで、薄い封止樹脂層を形成し、両面電極パッケージの薄膜化を非常に簡易に実現することができる。また、基板フレーム６０の表面に、ランド３８と共に絶縁膜７０が露出するので、放熱性が高くなり、リフロー時に熱膨張率や熱収縮率の異なる樹脂が剥離するのを防止することができる。例えば、封止樹脂５０とソルダレジスト７２とが剥離するのを防止することができる。
（再配線工程）
次に、絶縁膜７０上で再配線を行う。図１７は再配線工程を示す部分断面図である。基板フレーム６０の表面に露出した絶縁膜７０上に、金属ナノ粒子により、所定の再配線パターンで再配線パッド５２と配線５４とを形成する。ランド３８の表面、研削面５０Ｇ、絶縁膜７０の表面、及びソルダレジスト７２の表面は、各々同じ高さ（同一表面）に形成されているので、再配線パターンの形成が容易である。再配線パッド５２は、上側に積層されるパッケージとの接続が容易になるように、任意のレイアウトで配置（再配線）することができる。配線５４は、ランド３８と再配線パッド５２とを一対一で接続するように形成される。
（ダイシング工程）
最後に、基板フレーム６０をダイシングして各パッケージを個片化する。図１８はダイシング工程を示す部分断面図である。基板フレーム６０上には、複数のパッケージ構造６４が形成されている。図示しないブレードを矢印方向に移動させて、基板フレーム６０を碁盤目状にソーカットして、両面電極パッケージ構造６４の各々を個片化する。これにより、両面電極パッケージ１０Ｂが完成する。また、ソーカットにより、ブレードの通過領域６６の基板フレーム６０が切除される。
以上説明した通り、本実施の形態によれば、半導体チップをモールド封止した封止樹脂を表面側から研削することで、両面電極パッケージの薄膜化を非常に簡易に実現することができる。また、半導体チップをフリップチップ接続しているので、更に両面電極パッケージの薄膜化を図ることができる。
また、再配線パッドを任意のレイアウトで配置（再配線）することができるので、上側に積層されるパッケージとの接続が容易になる。また、ランドの表面、研削面、絶縁膜の表面、及びソルダレジストの表面が同じ高さ（同一表面）に形成されているので、再配線パターンの形成が容易である。
また、半導体チップの絶縁膜の表面が露出しているので、放熱性が高く、基板実装時のリフロー（半田付け）等の熱による樹脂の剥離を防止することができる。
なお、上記の第２の実施の形態では、絶縁膜７０上に再配線パッド５２を形成する例について説明したが、ランド３８の表面、研削面５０Ｇ、絶縁膜７０の表面、及びソルダレジスト７２の表面は、同じ高さ（同一表面）に形成されているので、同一表面上に再配線パッド５２を任意のレイアウトで配置（再配線）することができる。例えば、研削面５０Ｇやソルダレジスト７２の表面にも、再配線パッド５２を形成することができる。
また、上記の第２の実施の形態では、両面電極パッケージ１０Ｂの表面のソルダレジストは省略したが、両面電極パッケージ１０Ｂの表面をソルダレジストで被覆してもよい。
＜第３の実施の形態＞
上記の第１の実施の形態では、半導体チップがパッケージ基板にワイヤボンド接続されると共に、ランド表面まで封止樹脂を研削して、ランドを研削面から露出させている。これに対し、第３の実施の形態では、半導体チップがパッケージ基板にフリップチップ接続されると共に、ランド表面の上方まで封止樹脂を研削した後に貫通孔を形成してランドを露出させている。パッケージ基板の構成など、その他の構成は第１の実施の形態と略同じであるため、同じ構成部分には同じ符号を付して説明を省略する。
（両面電極パッケージ）
図１９（Ａ）は本発明の第３の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。図１９（Ｂ）は同じ両面電極パッケージを表面側から見た平面図である。図１９（Ａ）は図１９（Ｂ）のＣ−Ｃ断面図である。
第３の実施の形態に係る両面電極パッケージ１０Ｃは、第１の実施の形態と略同じ構造のパッケージ基板１２を備えている。パッケージ基板１２は、上述したように、キャビティ１４、コア材１６、絶縁層１８、配線２０、ボンディングパッド２２、貫通電極２８、電極パッド３０、貫通電極３６、ランド３８、ランド４０、及びソルダレジスト４２を備えている。また、第１の実施の形態と違って、パッケージ基板１２の表面（絶縁層１８の表面）は、図１９（Ａ）に示すように、ランド３８を除いて、ソルダレジスト７２で被覆されている。
パッケージ基板１２のキャビティ１４には、半導体チップ４４がフェイスダウンで収容されている。半導体チップ４４の表面に形成された電極（図示せず）は、半田などの金属のバンプ６８により、ボンディングパッド２２と直接接続されて、半導体チップ４４がパッケージ基板１２にフリップチップ接続されている。また、キャビティ１４内の半導体チップ４４と同様に、バンプ６８及びボンディングパッド２２も、封止樹脂５０により封止されている。フリップチップ接続は信頼性が高い。また、フリップチップ接続によれば、金属ワイヤのループ高さを考慮する必要がなく、更に両面電極パッケージの薄膜化を図ることができる。
キャビティ１４内には、パッケージ基板１２と半導体チップ４４との隙間を埋めるように、封止樹脂５０が充填されている。キャビティ１４内の半導体チップ４４は、封止樹脂５０により封止されている。同様に、ボンディングパッド２２及びバンプ６８も、封止樹脂５０により封止されている。封止樹脂５０の表面は、後述する通り、半導体チップ４４を覆うようにモールド形成された樹脂層を表面から研削（グラインド）することで、ランド３８の表面より高くされている。封止樹脂５０の表面は、研削により形成された研削面５０Ｇである。
この結果、両面電極パッケージ１０Ｃの表面は、ソルダレジスト７２を含め、封止樹脂５０で被覆されている。両面電極パッケージ１０Ｃの表面を１種類の樹脂で被覆することで、基板実装時のリフロー（半田付け）等の熱による樹脂の剥離を防止することができる。パッケージ基板１２の表面には、封止樹脂５０を貫通してランド３８を露出させるように、凹部７４が形成されている。
両面電極パッケージ１０Ｃの表面には、複数の再配線パッド５２が形成されている。本実施の形態では、図１９（Ｂ）に示すように、２４個の再配線パッド５２が、中央の１つを除いた５×５のマトリクス状に配置されている。なお、再配線パッド５２の個数は、ランド３８の個数などに応じて、適宜変更することができる。
また、上述した通り、本実施の形態では、図１９（Ｂ）に示すように、パッケージ基板１２の表面に２４個のランド３８が形成されている。両面電極パッケージ１０Ｃの表面に、これらのランド３８と再配線パッド５２とを一対一で接続する配線５４が形成されて、両面電極パッケージ１０Ｃの表面上で再配線が行われている。
（両面電極パッケージの製造方法）
次に、上述した両面電極パッケージ１０Ｃを製造する製造方法について説明する。図２０〜図２７は第３の実施の形態に係る両面電極パッケージ１０Ｃの製造工程を示す図である。上述した通り、両面電極パッケージの製造工程では、基板フレーム上に複数の両面電極パッケージ構造が形成され、最後に個々の両面電極パッケージに分割される。以下、両面電極パッケージの製造工程を、順を追って説明する。
（基板フレームの準備工程）
まず、複数のパッケージ基板１２が形成された単一の基板フレームを用意する。図２０は基板フレームの準備工程を示す部分断面図である。基板フレーム６０には、複数のパッケージ基板１２が形成されている。ここでは、２個のパッケージ基板１２を含む部分のみを図示している。点線で囲んだ部分が、１個のパッケージ基板１２に相当する。基板フレーム６０は、絶縁層１８の表面を、ランド３８を残してソルダレジスト７２で被覆する以外は、第１の実施の形態と同様に作製することができるので、ここでは説明を省略する。
（半導体チップの配置工程）
次に、個々のパッケージ基板１２のキャビティ１４に、半導体チップ４４を収納する。図２１は半導体チップの配置工程を示す部分断面図である。半導体チップ４４の表面には、図示はしてないが、複数の電極が設けられている。これら複数の電極上に、半田などの金属のバンプ６８を形成する。キャビティ１４に、半導体チップ４４をフェイスダウンで収容する。半導体チップ４４の表面に形成された電極（図示せず）を、バンプ６８により、ボンディングパッド２２に直接接続する。これにより、半導体チップ４４はパッケージ基板１２にフリップチップ接続される。同様にして、基板フレーム６０のキャビティ１４の各々に、半導体チップ４４を固定する。
（半導体チップの封止工程）
次に、半導体チップ４４を封止樹脂により封止する。図２２は半導体チップの封止工程を示す部分断面図である。封止樹脂による封止は、第１の実施の形態と同様に、トランスファー法により行う。複数のパッケージ基板１２が形成された領域より広い範囲を、封止樹脂５０Ｍで被覆する。また、ランド３８を覆うように、基板フレーム６０を封止樹脂５０Ｍで被覆する。基板フレーム６０の表面を封止樹脂５０Ｍで被覆することで、半導体チップ４４と共に、ボンディングパッド２２やバンプ６８も同時に封止される。また、複数のパッケージ基板１２が形成された領域より広い範囲を封止樹脂５０Ｍで被覆することで、各々のキャビティ１４に収納された半導体チップ４４が一括して封止される。
（封止樹脂の研削工程）
次に、封止樹脂５０Ｍを表面側から研削する。図２３は封止樹脂の研削工程を示す部分断面図である。基板フレーム６０の表面を封止樹脂５０Ｍで被覆した後に、グラインダー等の研削装置を用いて、ランド３８が露出しないように、封止樹脂５０Ｍを表面側から研削（グラインド）する。例えば、ランド３８の表面から１０〜５０μｍ程度の厚さまで、封止樹脂５０Ｍを研削する。封止樹脂５０の表面には、ランド３８の表面と略同じ高さの研削面５０Ｇが形成される。研削面５０Ｇは、パッケージ基板１２の表面（絶縁層１８の表面）に平行となる。図２３に示すように、基板フレーム６０の表面は、封止樹脂５０で覆われる。
上述した通り、本発明では、モールドした封止樹脂５０Ｍを表面側から研削することで、薄い封止樹脂層を形成し、両面電極パッケージの薄膜化を非常に簡易に実現することができる。また、基板フレーム６０の表面が、一様に封止樹脂５０で被覆されるので、基板実装時のリフロー（半田付け）等の熱による樹脂の剥離を防止することができる。
（穿孔工程）
次に、封止樹脂５０を貫通する貫通孔を形成する。図２４は穿孔工程を示す部分断面図である。レーザ光の照射によりランド３８上方にある封止樹脂５０を除去して、研削面５０Ｇが形成された封止樹脂５０に凹部７４を形成する。凹部７４は封止樹脂５０を貫通している。また、凹部７４の底部には、ランド３８が露出している。凹部７４を形成するといっても、ランド３８上の封止樹脂５０の厚さは１０〜５０μｍ程度であり、研削面５０Ｇとランド３８の表面とは略同じ高さである。
（再配線工程）
次に、研削面５０Ｇ上で再配線を行う。図２５は再配線工程を示す部分断面図である。基板フレーム６０の表面に露出した研削面５０Ｇ上に、金属ナノ粒子により、所定の再配線パターンで再配線パッド５２と配線５４とを形成する。ランド３８の表面と研削面５０Ｇとは、略同じ高さに形成されているので、再配線パターンの形成が容易である。再配線パッド５２は、上側に積層されるパッケージとの接続が容易になるように、任意のレイアウトで配置（再配線）することができる。配線５４は、ランド３８と再配線パッド５２とを一対一で接続するように形成される。
（ダイシング工程）
最後に、基板フレーム６０をダイシングして各パッケージを個片化する。図２６はダイシング工程を示す部分断面図である。基板フレーム６０上には、複数のパッケージ構造６４が形成されている。図示しないブレードを矢印方向に移動させて、基板フレーム６０を碁盤目状にソーカットして、両面電極パッケージ構造６４の各々を個片化する。これにより、両面電極パッケージ１０Ｃが完成する。また、ソーカットにより、ブレードの通過領域６６の基板フレーム６０が切除される。
以上説明した通り、本実施の形態によれば、半導体チップをモールド封止した封止樹脂を表面側から研削することで、両面電極パッケージの薄膜化を非常に簡易に実現することができる。また、半導体チップをフリップチップ接続しているので、更に両面電極パッケージの薄膜化を図ることができる。
また、再配線パッドを任意のレイアウトで配置（再配線）することができるので、上側に積層されるパッケージとの接続が容易になる。また、ランドの表面と研削面とが略同じ高さに形成されているので、再配線パターンの形成が容易である。
また、研削面は粗面であるため、再配線パターンとの接着性に優れている。このため、再配線パターンの剥離による断線が発生し難い。
また、パッケージ基板の表面が１種類の樹脂（封止樹脂）で被覆されているので、基板実装時のリフロー（半田付け）等の熱による樹脂の剥離を防止することができる。これにより、パッケージ内部への水分の浸入や、再配線パターンの剥離による断線を防止することができる。
上記の第３の実施の形態では、両面電極パッケージ１０Ｃ表面のソルダレジストは省略したが、両面電極パッケージ１０Ｃの表面をソルダレジストで被覆してもよい。
＜その他の変形例＞
なお、上記の第１〜第３の実施の形態では、両面電極パッケージの表面に再配線パッドが形成され、両面電極パッケージの裏面に電極パッドが形成される例について説明したが、これらパッド上に更に接続端子を形成することができる。例えば、パッド上に半田ペーストを塗布してＬＧＡ（Land Grid Array）型パッケージとしてもよく、パッド上に半田ボールを設けてＢＧＡ（Ball Grid Array）型パッケージとしてもよい。
また、上記の第１〜第３の実施の形態では、パッケージ基板を、絶縁体で構成された平板状のコア材と、コア材上に積層された絶縁層とで構成する例について説明したが、パッケージ基板を、多層配線した多層有機基板で構成することもできる。多層有機基板は、複数層（例えば、２層〜４層）からなる樹脂基板の各層にそれぞれ配線パターンを形成し、必要に応じて各層の配線パターンを接続するためのビアホールを形成したものである。このビアホールの内部には導体層が形成され、この導体層が下面側に形成された端面電極部であるランドと接続されている。
なお、上記の第１〜第３の実施の形態では、１つの両面電極パッケージに１つの半導体チップを収容する例について説明したが、１つの両面電極パッケージに複数の半導体チップを収容することもできる。
（Ａ）は本発明の第１の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。（Ｂ）は同じ両面電極パッケージを表面側から見た平面図である。 （Ａ）はパッケージ基板の外観を示す斜視図であり、（Ｂ）はパッケージ基板を表面側から見た平面図であり、（Ｃ）はパッケージ基板を裏面側から見た平面図である。 （Ａ）及び（Ｂ）は基板フレームの準備工程を示す図である。（Ａ）は部分断面図であり、（Ｂ）は表面側から見た平面図である。 （Ａ）及び（Ｂ）は半導体チップの配置工程を示す図である。（Ａ）は部分断面図であり、（Ｂ）は表面側から見た平面図である。 （Ａ）及び（Ｂ）は半導体チップの封止工程を示す図である。（Ａ）は部分断面図であり、（Ｂ）は表面側から見た平面図である。 （Ａ）及び（Ｂ）は封止樹脂の研削工程を示す図である。（Ａ）は部分断面図であり、（Ｂ）は表面側から見た平面図である。 （Ａ）及び（Ｂ）は再配線工程を示す図である。（Ａ）は部分断面図であり、（Ｂ）は表面側から見た平面図である。 １つのパッケージについて再配線パターンを示す平面図である。 （Ａ）及び（Ｂ）はレジスト膜の形成工程を示す図である。（Ａ）は部分断面図であり、（Ｂ）は表面側から見た平面図である。 （Ａ）及び（Ｂ）はダイシング工程を示す図である。（Ａ）は部分断面図であり、（Ｂ）は表面側から見た平面図である。 半導体チップをフリップチップ接続した第１の実施の形態の変形例を示す断面図である。 （Ａ）は本発明の第２の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。（Ｂ）は同じ両面電極パッケージを表面側から見た平面図である。 基板フレームの準備工程を示す部分断面図である。 半導体チップの配置工程を示す部分断面図である。 半導体チップの封止工程を示す部分断面図である。 封止樹脂の研削工程を示す部分断面図である。 再配線工程を示す部分断面図である。 ダイシング工程を示す部分断面図である。 （Ａ）は本発明の第３の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。（Ｂ）は同じ両面電極パッケージを表面側から見た平面図である。 基板フレームの準備工程を示す部分断面図である。 半導体チップの配置工程を示す部分断面図である。 半導体チップの封止工程を示す部分断面図である。 封止樹脂の研削工程を示す部分断面図である。 穿孔工程を示す部分断面図である。 再配線工程を示す部分断面図である。 ダイシング工程を示す部分断面図である。
符号の説明
１０ 両面電極パッケージ
１０Ａ 両面電極パッケージ
１０Ｂ 両面電極パッケージ
１０Ｃ 両面電極パッケージ
１２ パッケージ基板
１４ キャビティ
１６ コア材
１８ 絶縁層
２０ 配線
２２ ボンディングパッド
２４ ビア
２６ 導電性材料
２８ 貫通電極
３０ 電極パッド
３２ ビア
３４ 導電性材料
３６ 貫通電極
３８ ランド
４０ ランド
４２ ソルダレジスト
４４ 半導体チップ
４６ ダイボンド材
４８ 金属ワイヤ
５０ 封止樹脂
５０Ｍ 封止樹脂
５０Ｇ 研削面
５２ 再配線パッド
５４ 配線
５６ ソルダレジスト
６０ 基板フレーム
６２ 領域
６４ 両面電極パッケージ構造
６６ 通過領域
６８ バンプ
７０ 絶縁膜
７２ ソルダレジスト
７４ 凹部

Claims (9)

  1. 表面側に半導体チップが収容される凹部を備え、前記凹部の内部に前記半導体チップの電極と電気的に接続される電極パッドが形成されたパッケージ基板と、
    前記凹部に収容された半導体チップと、
    前記パッケージ基板の表面に形成され、前記電極パッドと電気的に接続された端子用配線と、
    前記パッケージ基板の裏面に形成され、前記電極パッドと電気的に接続された外部接続パッドと、
    前記パッケージ基板の表面と平行で且つ研削により形成された研削表面を備え、少なくとも前記半導体チップを封止樹脂で封止する封止樹脂部と、
    前記封止樹脂部の研削表面に形成された再配線パッドと、
    前記封止樹脂部の研削表面に形成され、前記端子用配線と前記再配線パッドとを電気的に接続する接続配線と、
    を含むことを特徴とする半導体装置。
  2. 前記封止樹脂部は、前記半導体チップと前記電極パッドとを封止樹脂で封止することを特徴とする請求項１に記載の半導体装置。
  3. 前記研削表面が前記パッケージ基板の表面と平行になるように、前記凹部と前記半導体チップとの隙間を埋めると共に前記パッケージ基板の表面を覆うように成形された封止樹脂を研削して、前記研削表面が形成されたことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記封止樹脂を前記端子用配線が露出するまで研削して、前記研削表面と前記端子用配線の表面とを同じ高さにしたことを特徴とする請求項３に記載の半導体装置。
  5. 前記封止樹脂を前記端子用配線の上方まで研削して前記パッケージ基板の表面を前記封止樹脂で覆うと共に、前記端子用配線上の封止樹脂を除去して前記端子用配線を露出させたことを特徴とする請求項３に記載の半導体装置。
  6. 前記半導体チップとして、前記封止樹脂より放熱性が高い絶縁材料からなる絶縁被膜が裏面に形成された半導体チップを用いたことを特徴とする請求項１又は２に記載の半導体装置。
  7. 前記研削表面が前記パッケージ基板の表面と平行になるように、前記凹部と前記半導体チップとの隙間を埋めると共に前記パッケージ基板及び前記絶縁被膜の表面を覆うように成形された封止樹脂を研削して、前記研削表面が形成されたことを特徴とする請求項６に記載の半導体装置。
  8. 前記封止樹脂を前記端子用配線及び前記絶縁被膜が露出するまで研削して、前記研削表面と前記端子用配線の表面と前記絶縁被膜の表面とを同じ高さにしたことを特徴とする請求項７に記載の半導体装置。
  9. 複数のパッケージ基板に分割されるフレーム基板に、パッケージ毎に、半導体チップが収容される凹部と、前記凹部の内部に前記半導体チップの電極と電気的に接続される電極パッドと、前記パッケージ基板の表面に形成され、前記電極パッドと電気的に接続された端子用配線と、前記パッケージ基板の裏面に形成され、前記電極パッドと電気的に接続された外部接続パッドと、を形成する工程と、
    パッケージ毎に、前記凹部に半導体チップを収容する工程と、
    前記半導体チップを封止樹脂で封止するために、前記凹部と前記半導体チップとの隙間を埋めると共に前記複数のパッケージ基板の表面を覆うように封止樹脂を成形する工程と、
    成形された前記封止樹脂を研削して、前記パッケージ基板の表面と平行な研削表面を形成する工程と、
    前記研削表面に、パッケージ毎に、再配線パッドを形成すると共に前記端子用配線と前記再配線パッドとを電気的に接続する接続配線を形成する工程と、
    前記半導体チップの各々がパッケージ毎に収納されると共に、前記凹部、前記電極パッド、前記端子用配線、前記外部接続パッド、前記封止樹脂、前記再配線パッド、及び前記接続配線の各々がパッケージ毎に形成された前記フレーム基板をダイシングして、個々のパッケージに分割する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2007119773A 2007-04-27 2007-04-27 半導体装置及びその製造方法 Active JP5280014B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007119773A JP5280014B2 (ja) 2007-04-27 2007-04-27 半導体装置及びその製造方法
US12/081,740 US7911047B2 (en) 2007-04-27 2008-04-21 Semiconductor device and method of fabricating the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007119773A JP5280014B2 (ja) 2007-04-27 2007-04-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008277570A true JP2008277570A (ja) 2008-11-13
JP5280014B2 JP5280014B2 (ja) 2013-09-04

Family

ID=39885951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007119773A Active JP5280014B2 (ja) 2007-04-27 2007-04-27 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7911047B2 (ja)
JP (1) JP5280014B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US8823160B2 (en) * 2008-08-22 2014-09-02 Stats Chippac Ltd. Integrated circuit package system having cavity
WO2010041630A1 (ja) * 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
US7986048B2 (en) 2009-02-18 2011-07-26 Stats Chippac Ltd. Package-on-package system with through vias and method of manufacture thereof
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
KR101046392B1 (ko) * 2009-07-07 2011-07-05 주식회사 하이닉스반도체 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
TWI473552B (zh) * 2012-11-21 2015-02-11 Unimicron Technology Corp 具有元件設置區之基板結構及其製程
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101681360B1 (ko) * 2013-11-25 2016-11-30 삼성전기주식회사 전자부품 패키지의 제조방법
US9881962B2 (en) * 2013-12-10 2018-01-30 Sony Corporation Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof
US9659815B2 (en) * 2014-01-23 2017-05-23 Nvidia Corporation System, method, and computer program product for a cavity package-on-package structure
TWI660476B (zh) * 2014-07-11 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
JP6620989B2 (ja) * 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
US9888561B2 (en) * 2015-07-21 2018-02-06 Apple Inc. Packaged electrical components with supplemental conductive structures
CN105403441A (zh) * 2015-11-02 2016-03-16 广东威创视讯科技股份有限公司 Led失效分析方法及其过程中封装树脂的减薄方法
DE102016203453A1 (de) * 2016-03-02 2017-09-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102016107031B4 (de) * 2016-04-15 2019-06-13 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
US20180053753A1 (en) * 2016-08-16 2018-02-22 Freescale Semiconductor, Inc. Stackable molded packages and methods of manufacture thereof
JP6743728B2 (ja) * 2017-03-02 2020-08-19 三菱電機株式会社 半導体パワーモジュール及び電力変換装置
JP7075791B2 (ja) * 2018-03-20 2022-05-26 株式会社ディスコ 半導体パッケージの製造方法
US20210013375A1 (en) * 2019-07-11 2021-01-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN112802822A (zh) * 2020-09-10 2021-05-14 成都芯源系统有限公司 集成电路封装结构、集成电路封装单元及相关制作方法
CN112736065A (zh) * 2020-09-10 2021-04-30 成都芯源系统有限公司 用于集成电路封装的面板状金属墙格阵列及其制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139441A (ja) * 1995-11-15 1997-05-27 Toshiba Corp 半導体装置およびその製造方法
JP2000323627A (ja) * 1999-05-07 2000-11-24 Nec Corp フィルムキャリア型半導体装置
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001168269A (ja) * 1999-12-08 2001-06-22 Denso Corp 半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP2003031955A (ja) * 2001-07-17 2003-01-31 Hitachi Aic Inc 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
JP2004200500A (ja) * 2002-12-19 2004-07-15 Kyocera Corp 配線基板およびその製造方法
JP2005235824A (ja) * 2004-02-17 2005-09-02 Sony Corp パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
JP2007027526A (ja) * 2005-07-20 2007-02-01 Kyushu Institute Of Technology 両面電極パッケージ及びその製造方法
JP2007049203A (ja) * 2003-04-16 2007-02-22 Oki Electric Ind Co Ltd 放熱構造の製造方法
JP2007109965A (ja) * 2005-10-14 2007-04-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766975A (en) * 1995-01-09 1998-06-16 Integrated Device Technology, Inc. Packaged integrated circuit having thermal enhancement and reduced footprint size
JPH11168150A (ja) 1997-12-04 1999-06-22 Mitsubishi Electric Corp 半導体集積回路装置
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
JP2003249604A (ja) 2002-02-25 2003-09-05 Kato Denki Seisakusho:Kk 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP3942190B1 (ja) 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139441A (ja) * 1995-11-15 1997-05-27 Toshiba Corp 半導体装置およびその製造方法
JP2000323627A (ja) * 1999-05-07 2000-11-24 Nec Corp フィルムキャリア型半導体装置
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001168269A (ja) * 1999-12-08 2001-06-22 Denso Corp 半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP2003031955A (ja) * 2001-07-17 2003-01-31 Hitachi Aic Inc 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
JP2004200500A (ja) * 2002-12-19 2004-07-15 Kyocera Corp 配線基板およびその製造方法
JP2007049203A (ja) * 2003-04-16 2007-02-22 Oki Electric Ind Co Ltd 放熱構造の製造方法
JP2005235824A (ja) * 2004-02-17 2005-09-02 Sony Corp パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
JP2007027526A (ja) * 2005-07-20 2007-02-01 Kyushu Institute Of Technology 両面電極パッケージ及びその製造方法
JP2007109965A (ja) * 2005-10-14 2007-04-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5280014B2 (ja) 2013-09-04
US7911047B2 (en) 2011-03-22
US20080265395A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
JP5280014B2 (ja) 半導体装置及びその製造方法
JP5215605B2 (ja) 半導体装置の製造方法
JP5215587B2 (ja) 半導体装置
TWI651828B (zh) 晶片封裝結構及其製造方法
US11289346B2 (en) Method for fabricating electronic package
JP5043743B2 (ja) 半導体装置の製造方法
US10424525B2 (en) Method of manufacturing semiconductor devices
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7579690B2 (en) Semiconductor package structure
JP3798620B2 (ja) 半導体装置の製造方法
JP5183949B2 (ja) 半導体装置の製造方法
US20120021541A1 (en) Light emitting device and method of fabricating the same
TW201828375A (zh) 半導體裝置及其製造方法
US20080315415A1 (en) Semiconductor device and manufacturing method thereof
JP2007158331A (ja) 半導体デバイスのパッケージング方法
TW200428627A (en) Semiconductor package having conductive bumps on chip and method for fabricating the same
JP2002170918A (ja) 半導体装置及びその製造方法
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
US20230015721A1 (en) Electronic package and manufacturing method thereof
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
CN116072634A (zh) 电子封装件及其制法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001291818A (ja) 半導体装置およびその製造方法
KR20100078958A (ko) 플립 칩 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5280014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150