CN116072634A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN116072634A
CN116072634A CN202111326141.9A CN202111326141A CN116072634A CN 116072634 A CN116072634 A CN 116072634A CN 202111326141 A CN202111326141 A CN 202111326141A CN 116072634 A CN116072634 A CN 116072634A
Authority
CN
China
Prior art keywords
conductive
dielectric layer
electronic
layer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111326141.9A
Other languages
English (en)
Inventor
林佑宸
罗育民
余国华
冯俊皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN116072634A publication Critical patent/CN116072634A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

本发明涉及一种电子封装件及其制法，主要包括于一具有多个导电体的电子结构上形成一保护层，以令该保护层包覆该多个导电体，且于一介电层的其中一侧形成多个凹槽，再将该电子结构以其上的保护层结合该介电层，并使该多个导电体对应容置于各该凹槽中，之后将导电元件形成于该介电层的另一侧上，故经由该凹槽的设计，以对应该电子结构的高低表面，而避免发生制程不良的问题。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体装置，尤指一种具桥接元件的电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi-Chip Module，简称MCM)等覆晶型态的封装模块，或将芯片立体堆叠化整合为三维积体电路(3DIC)芯片堆叠技术等。
图1为现有3D芯片堆叠的封装结构1的剖面示意图。如图1所示，该封装结构1包括一硅中介板(Through Silicon interposer，简称TSI)1a，其具有一硅板体10及多个形成于其中的导电硅穿孔(Through-silicon via，简称TSV)101，且该硅板体10的表面上形成有一电性连接该导电硅穿孔101的线路重布结构(Redistribution layer，简称RDL)。具体地，该线路重布结构包含一介电层11及一形成于该介电层11上的线路层12，且该线路层12电性连接该导电硅穿孔101，并形成一绝缘保护层13于该介电层11与该线路层12上，且该绝缘保护层13外露部分该线路层12，以结合多个如焊锡凸块的第一导电元件14。
再者，可形成另一绝缘保护层15于该硅板体10上，且该绝缘保护层15外露该些导电硅穿孔101的端面，以结合多个第二导电元件16于该些导电硅穿孔101的端面上，且该第二导电元件16电性连接该导电硅穿孔101，其中，该第二导电元件16含有焊锡材料或铜凸块，且可选择性于该导电硅穿孔101的端面上形成供接置该第二导电元件16的凸块底下金属层(Under Bump Metallurgy，简称UBM)160。
另外，该封装结构1还包括一封装基板19，供该硅中介板1a经由该些第二导电元件16设于其上，使该封装基板19电性连接该些导电硅穿孔101，且以底胶191包覆该些第二导电元件16。
另外，该封装结构1还包括多个半导体芯片17，其设于该些第一导电元件14上，使该半导体芯片17电性连接该线路层12，其中，该半导体芯片17以覆晶方式结合该些第一导电元件14，且以底胶171包覆该些第一导电元件14，并形成封装材18于该封装基板19上，以令该封装材18包覆该半导体芯片17与该硅中介板1a。
于后续应用中，该封装结构1可形成多个焊球192于该封装基板19的下侧，以接置于一如电路板的电子装置(图略)上。
但是，该硅中介板1a的成本高昂，且该底胶171及该封装材18等胶材与该封装基板19、硅中介板1a及半导体芯片17之间的热膨胀系数(CTE)不匹配(mismatch)，因而容易发生热应力不均匀的情况，致使热循环(thermal cycle)时，该硅中介板1a产生极大的翘曲(warpage)，进而发生植球状况不佳(例如该第二导电元件16掉落而电性断路)等可靠度问题。
因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件，包括：一电子结构，其具有多个导电体；保护层，其形成于该电子结构上以包覆该多个导电体；一介电层，其具有多个凹槽，以令该电子结构以其上的保护层结合于该介电层的一侧，使该保护层布设于该凹槽中，且各该导电体对应容置于各该凹槽中；以及多个导电元件，其设于该介电层的另一侧上并电性连接该多个导电体。
前述的电子封装件中，该凹槽未贯穿该介电层。例如，该介电层的另一侧上还形成有连通该凹槽的开孔，以令该导电体外露于该开孔，且该导电元件还形成于该开孔中以电性连接该导电体。
前述的电子封装件中，该凹槽的宽度大于该开孔的宽度。
前述的电子封装件中，该保护层为非导电膜。
前述的电子封装件中，该保护层还形成于该导电体与该凹槽底面之间。
前述的电子封装件中，该凹槽贯穿该介电层。
前述的电子封装件中，该导电体底面齐平该介电层的另一侧。
前述的电子封装件中，还包括设于该介电层的另一侧上并电性连接该导电体与该导电元件的布线结构，以令该布线结构配置于该介电层与该导电元件之间。
前述的电子封装件中，还包括包覆该电子结构的包覆层。又包括形成于该包覆层上且电性连接该电子结构的线路结构，及至少二配置于该线路结构上且电性连接该线路结构的电子元件。例如，该电子结构为用以电性连通该至少二电子元件的桥接元件，其内部具有多个电性连接该导电体与该线路结构的导电穿孔，以令该导电穿孔电性连通该线路结构与该电子元件。进一步，可包括与该电子结构同侧设于该介电层上的多个导电柱，且该多个导电柱电性连通该导电元件与该线路结构。
本发明还提供一种电子封装件的制法，包括：提供一具有多个导电体的电子结构；将保护层形成于该电子结构上，以令该保护层包覆该多个导电体；提供一其上配置有介电层的承载件，且该介电层具有多个凹槽；将该电子结构以其上的保护层结合于该介电层的其中一侧上，使该保护层布设于该凹槽中，且各该导电体对应容置于各该凹槽中；移除该承载件，并令该导电体外露于该介电层的另一侧；以及于该介电层的另一侧上配置多个导电元件，以令该多个导电元件电性连接该导电体。
前述的制法中，该凹槽未贯穿该介电层，以于移除该承载件后，于该介电层的另一侧上形成连通该凹槽的开孔，使该导电体外露于该开孔。例如，该凹槽的宽度大于该开孔的宽度，使该导电体抵靠该凹槽的底面。或者，该导电元件还形成于该开孔中以电性连接该导电体。
前述的制法中，该保护层为非导电膜。
前述的制法中，该保护层还形成于该导电体与该凹槽底面之间。
前述的制法中，该凹槽贯穿该介电层。
前述的制法中，该导电体底面齐平该介电层的另一侧。
前述的制法中，还包括于该介电层的另一侧上形成电性连接该导电体与该导电元件的布线结构，以令该布线结构配置于该介电层与该导电元件之间。
前述的制法中，还包括以包覆层包覆该电子结构。又包括于该包覆层上形成电性连接该电子结构的线路结构，并于该线路结构上配置至少二电性连接该线路结构的电子元件。例如，该电子结构为用以电性连通该至少二电子元件的桥接元件，其内部具有多个电性连接该导电体与该线路结构的导电穿孔，以令该导电穿孔电性连通该电子元件与导电元件。进一步，可包括于该介电层上设置多个与该电子结构同侧的导电柱，且令该导电柱电性连通该导电元件与该线路结构。
前述的制法中，以曝光显影方式于该介电层上同时形成该多个凹槽及多个开口，以从该开口中形成该导电柱。或者，先以曝光显影方式于该介电层上形成多个开口，再以曝光显影方式于该介电层上形成该多个凹槽，以从该开口中形成该导电柱。
前述的制法中，该凹槽的制程包括：形成具有开口的第一绝缘材于该承载件上；形成第二绝缘材于该第一绝缘材上；以及于该第二绝缘材上形成用以外露该第一绝缘材的凹槽及连通该开口的另一开口，以令该第一绝缘材与第二绝缘材作为该介电层，且于两该开口中形成导电柱。
由上可知，本发明的电子封装件及其制法中，主要经由该介电层的凹槽的设计，以对应该电子结构的保护层的高低表面，使该电子结构于接置该介电层后不会产生气室，进而可避免发生制程不良及信赖性不佳的问题。
再者，经由该凹槽容置该电子结构的导电体，以利于定位该电子结构，使该电子结构不会偏位，故即使发生翘曲，该导电元件能有效电性连接该电子结构，以确保制程良率。
附图说明
图1为现有封装结构的剖视示意图。
图2A至图2H为本发明的电子封装件的制法的第一实施例的剖视示意图。
图2A-1为图2A的局部放大剖视示意图。
图2A-2为图2A的另一制法的局部剖视示意图。
图2B-1为图2B的局部放大剖视示意图。
图2B-2为图2B-1的另一实施例的剖视示意图。
图2G-1为图2G的局部放大剖视示意图。
图2G-2为图2G的另一制法的局部剖视示意图。
图3A至图3C为本发明的电子封装件的制法的第二实施例的剖视示意图。
图3B-1为图3B的局部放大剖视示意图。
图3B-2为图3B-1的另一实施例的剖视示意图。
图3C-1为图3C的另一实施例的局部放大剖视示意图。
附图标记说明
1:封装结构
1a:硅中介板
10:硅板体
101:导电硅穿孔
11,24:介电层
12:线路层
13,15:绝缘保护层
14:第一导电元件
16:第二导电元件
160,261:凸块底下金属层
17:半导体芯片
171,191,262:底胶
18:封装材
19,29:封装基板
192:焊球
2,3:电子封装件
2a:电子结构
2c:封装模块
20:线路结构
200:绝缘层
201:线路重布层
202:电性接触垫
21:电子主体
21a:第一导电体
21b:第一保护层
210:导电穿孔
22:线路部
22a:第二导电体
22b:第二保护层
220:钝化层
221:导电迹线
23:导电柱
23a,23b:端面
230,410:开口
24a:第一侧
24b:第二侧
240,340:凹槽
241:开孔
25:包覆层
25a:第一表面
25b:第二表面
26:电子元件
26a:导电凸块
260:焊锡材料
27:导电元件
270:金属体
271:铜柱
27a:焊锡材料
27b:布线结构
272:增层线路层
273:增层介电层
28:封装层
290:导电元件
291:强固件
40:金属块体
41:第一绝缘材
42:第二绝缘材
9:承载件
90:离型层
91:金属层
D:深度
D1,D2:宽度
S:切割路径
T:厚度。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2H为本发明的电子封装件2的制法的第一实施例的剖面示意图。
如图2A所示，提供一其上配置有介电层24的承载件9，且该介电层24具有多个凹槽240，再于该承载件9上形成多个导电柱23，其中，该介电层24具有相对的第一侧24a与第二侧24b，以令该凹槽240形成于该第一侧24a上，且该介电层24以其第二侧24b结合该承载件9。
于本实施例中，该承载件9例如为半导体材料(如硅或玻璃)的板体，其上以例如涂布方式依序形成有一离型层90与一如钛/铜的金属层91，使该介电层24形成于该金属层91上。例如，形成该介电层24的材料如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)或其它等的介电材。
再者，形成该导电柱23的材料为如铜的金属材或焊锡材，且该导电柱23延伸穿过该介电层24以接触该金属层91。例如，经由曝光显影方式，于该介电层24上形成多个外露该金属层91的开口230，以经由该金属层91从该开口230中电镀形成该些导电柱23。
另外，该凹槽240的深度D为该介电层24的厚度T的0.4至1倍，故该凹槽240可未贯穿该介电层24，如图2A-1所示。例如，经由曝光显影方式形成该凹槽240，故该凹槽240与该开口230可一同制作(即一次曝光显影作业形成两者)，需要理解的是，若要于单一绝缘材上以一次曝光显影做出不同深度的孔洞，则需经由参数调整，使中心处(如凹槽240处)与周围处(如开口230处)的孔洞为不同深度。应可理解地，该凹槽240与该开口230亦可分开制作(即两次曝光显影作业分别形成两者)，例如，先曝光显影制作该开口230，再二次曝光显影制作该凹槽240。
另外，该凹槽240的制程亦可配合该导电柱23的设计，如图2A-2所示。例如，先形成具有开口410的第一绝缘材41于该金属层91上，再于该第一绝缘材41中经由该金属层91电镀形成金属块体40；接着，形成第二绝缘材42于该第一绝缘材41与该金属块体40上，之后，于该第二绝缘材42上形成用以外露该第一绝缘材41的凹槽240及用以连通该开口410(或外露该金属块体40)的另一开口230，以令该第一绝缘材41与第二绝缘材42作为该介电层24，且于该开口230中的金属块体40上形成金属柱体(未图示)，使该金属块体40与该金属柱体成为导电柱23，即于两该开口410,230中形成导电柱23。
请同时配合参阅图2A及图2B，提供一电子结构2a，其包含一电子主体21、一线路部22、多个形成于该电子主体21上的第一导电体21a及多个形成于该线路部22上且电性连接该线路部22的第二导电体22a。接着，将一第一保护层21b形成于该电子主体21上，以令该第一保护层21b包覆该第一导电体21a，且将一第二保护层22b形成于该线路部22上以令该第二保护层22b包覆该第二导电体22a。之后，将该电子结构2a以其上的第二保护层22b结合于该介电层24的第一侧24a上，且各该第二导电体22a对应容置于各该凹槽240中，同时令该第二保护层22b连同该第二导电体22a一并填入该凹槽240中，而得以包覆该第二导电体22a。
于本实施例中，如图2A所示，该电子主体21为硅基材，如半导体芯片，其具有多个贯穿该电子主体21的导电穿孔210，如导电硅穿孔(Through-silicon via，简称TSV)，以电性连接该线路部22与该多个第一导电体21a。例如，该线路部22包含至少一钝化层220及结合该钝化层220的导电迹线221以令该导电迹线221电性连接该导电穿孔210与该多个第二导电体22a。应可理解地，有关具有该导电穿孔210的元件结构的实施例繁多，并无特别限制。
再者，如图2A所示，该第一导电体21a与第二导电体22a为如铜柱的金属柱，且该第一保护层21b为绝缘膜或聚酰亚胺(Polyimide，简称PI)材料，其未外露该第一导电体21a，而该第二保护层22b为非导电膜(Non-Conductive Film，简称NCF)或其它易于粘着该介电层24的材料，其未外露出该第二导电体22a。例如，于该电子结构2a的线路部22上先制作该第二导电体22a，再粘贴该非导电膜(该第二保护层22b)，故该非导电膜于粘贴后会呈现高低不一的表面，如图2A所示的起伏状，即该非导电膜于该第二导电体22a的周围的表面较低。应可理解地，该电子结构2a的第二导电体22a采用小间距(Pitch)、低高度及高密度等配置规格，因而不利于传统底胶(underfill)的毛细流动，故选择非导电膜作为该第二保护层22b，以取代传统点胶(即底胶)制程。
另外，该第二导电体22a以插入方式容置于该凹槽240中，故该介电层24的凹槽240的宽度尺寸需略大于该第二导电体22a的宽度尺寸，以补偿制程公差并提升制程良率，因而该第二保护层22b会连同该第二导电体22a一并填入该凹槽240中以包覆该第二导电体22a的底段周面。例如，该第二保护层22b可分布于该凹槽240底面与该第二导电体22a的底段端面之间，如图2B-1所示。或者，该第二保护层22b亦可受挤压而未分布于该凹槽240底面与该第二导电体22a的底段端面之间，如图2B-2所示，使该第二导电体22a的底段端面接触该凹槽240底面的介电材。
另外，因该第二保护层22b具有高低表面，因而其贴合至该介电层24上时会产生气室(void)，故经由该凹槽240对应该第二保护层22b的高低表面，使该介电层24的凹凸表面(或齿状表面)与该第二保护层22b的高低表面为互补，如图2A所示，以避免气室所产生的不良问题，例如避免信赖性不良、第二导电体22a的结构断裂、气爆(popcorn)或其它等问题。
如图2C所示，形成一包覆层25于该介电层24的第一侧24a上，以令该包覆层25包覆该电子结构2a与该些导电柱23，其中，该包覆层25具有相对的第一表面25a与第二表面25b，且令该第一保护层21b、该第一导电体21a的端面与该导电柱23的端面23a外露于该包覆层25的第一表面25a，并令该包覆层25以其第二表面25b结合至该介电层24的第一侧24a上。
于本实施例中，该包覆层25为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)。例如，该包覆层25的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该介电层24上。
再者，可经由整平制程，使该包覆层25的第一表面25a齐平该第一保护层21b、该导电柱23的端面23a与该第一导电体21a的端面，以令该导电柱23的端面23a与该第一导电体21a的端面外露于该包覆层25的第一表面25a。例如，该整平制程经由研磨方式，移除该第一保护层21b的部分材料、该导电柱23的部分材料、该第一导电体21a的部分材料与该包覆层25的部分材料。
如图2D所示，形成一线路结构20于该包覆层25的第一表面25a上，且令该线路结构20电性连接该导电柱23与该第一导电体21a。
于本实施例中，该线路结构20包括至少一绝缘层200及设于该绝缘层200上的线路重布层(redistribution layer，简称RDL)201，其中，最外层的绝缘层200可作为防焊层，且令最外层的线路重布层201外露于该防焊层，从而供作为电性接触垫202，如微垫(micropad，俗称μ-pad)。
再者，形成该线路重布层201的材料为铜，且形成该绝缘层200的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材、或如绿漆、油墨等的防焊材。
如图2E所示，设置多个电子元件26于该线路结构20上，再以一封装层28包覆该些电子元件26。
于本实施例中，该电子元件26为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。于一实施例中，该电子元件26例如为图形处理器(graphics processing unit，简称GPU)、高频宽存储器(HighBandwidth Memory，简称HBM)等半导体芯片，并无特别限制，且该电子结构2a作为桥接元件(Bridge die)，其经由该第一导电体21a电性连接该线路结构20，以电性桥接至少二电子元件26。
再者，该电子元件26具有多个如铜柱的导电凸块26a，以经由多个焊锡凸块的焊锡材料260电性连接该电性接触垫202，且该封装层28可同时包覆该些电子元件26与该些导电凸块26a。于本实施例中，可形成一凸块底下金属层(Under Bump Metallurgy，简称UBM)(图略)于该电性接触垫202上，以利于结合该导电凸块26a。
另外，该封装层28为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该线路结构20上。应可理解地，形成该封装层28的材料可相同或不相同该包覆层25的材料。
另外，亦可先形成底胶262于该电子元件26与该线路结构20之间以包覆该些导电凸块26a，再形成该封装层28以包覆该底胶262与该电子元件26。
如图2F所示，移除该承载件9及其上的离型层90，再移除该金属层91，以外露出该介电层24的第二侧24b及导电柱23的另一端面23b。
于本实施例中，于剥离该离型层90时，经由该金属层91作为阻障之用，以避免破坏该介电层24，且待移除该承载件9及其上的离型层90后，再以蚀刻方式移除该金属层91，此时，该导电柱23外露于该介电层24的第二侧24b，而该第二导电体22a并未外露于该介电层24的第二侧24b。
因此，经由该凹槽240未贯穿该介电层24的设计，以于移除该金属层91后，该介电层24仍包覆该第二导电体22a的底段而不会外露于外界环境(或空气)中，故能避免该第二导电体22a氧化而造成表面氧化物，因而能有效避免影响后续线路制程良率、或于后续外接锡球(C4规格)时发生掉球不良等电性表现不佳的问题。
如图2G所示，形成多个导电元件27于该介电层24的第二侧24b上，以形成封装模块2c，且该些导电元件27电性连接该导电柱23与该第二导电体22a。
于本实施例中，于该介电层24的第二侧24b上进行开孔制程，以令该些第二导电体22a外露于该介电层24的第二侧24b，从而供结合该导电元件27。例如，经由雷射方式于该介电层24的第二侧24b上形成多个连通该凹槽240的开孔241，以令该些第二导电体22a外露出该介电层24，使该导电元件27形成于该开孔241中以电性连接该第二导电体22a，其中，该导电元件27包含一金属体(如UBM)270、及多个设结合该金属体270的铜柱271，以于该铜柱271的端面上形成如焊锡凸块或焊球的焊锡材料27a，其中，该金属体270的其中一实施例为可形成于该开孔241中的实施例，以接触该些第二导电体22a，而该金属体270的另一实施例为形成于该第二侧24b上的垫状，以接触该些导电柱23。
另外，若接续图2B-1所示的制程，则于形成该开孔241后，雷射可继续烧灼移除该第二导电体22a的底段端面上的第二保护层22b，使该第二导电体22a的底段端面外露于该开孔241，如图2G所示，即对应该第二导电体22a的底段端面的中央处的非导电膜会被移除，以令该第二导电体22a的底面中央处外露，供外接该导电元件27，而对应该第二导电体22a的底段端面的外环处的非导电膜仍被保留。应可理解地，若接续图2B-2所示的制程，则于形成该开孔241后，该第二导电体22a的底段端面将直接外露于该开孔241，如图2G-1所示。
再者，如图2G-1所示，该凹槽240的宽度D1大于该开孔241的宽度D2，故若接续图2B-2所示的制程，该第二导电体22a抵靠该凹槽240的底面。
应可理解的是，当该封装模块2c的接点(IO)的数量不足(如该导电元件27的数量已无法满足产品需求)时，仍可经由RDL制程进行增层作业。如图2G-2所示，设于该介电层24的第二侧24b上形成电性连接该第二导电体22a与该导电元件27的布线结构27b，以令该布线结构27b配置于该介电层24与该导电元件27之间，其中，该布线结构27b可包含至少一对应该些开孔241布设的增层线路层272，以重新配置IO数量及其位置，甚至可依需求于该介电层24上形成至少一增层介电层273，以布设更多增层线路层272于该增层介电层273上，并于最外层的增层线路层272上结合该导电元件27。
另外，可经由整平制程，如研磨方式，移除该封装层28的部分材料，使该封装层28的上表面齐平该电子元件26的上表面，以令该电子元件26外露于该封装层28。
如图2H所示，沿如图2G所示的切割路径S进行切单制程，以获取多个封装模块2c，再将该封装模块2c经由该些导电元件27设置于一封装基板29上。
于本实施例中，该封装基板29下侧进行植球制程以形成多个如焊球的导电元件290，以形成电子封装件2。于后续制程中，该电子封装件2可以其封装基板29下侧的导电元件290设于一电路板(图略)上。
再者，该封装基板29上可依需求设置一强固件291，如金属框，以消除应力集中的问题而避免该电子封装件2发生翘曲的情况。
因此，本发明的制法经由该电子结构2a作为桥接元件(Bridge die)，以直接电性导通上方至少两个主动芯片(电子元件26)，使电性路径缩短，且各接点(IO)或各电性接触垫202的间距(pitch)可依需求有效缩减，而该线路结构20的上下层之间的电性连接用的线路重布层201的层数也可变少，以增加制程良率。
再者，该电子结构2a具有导电穿孔210，使部分电性路径(如电源)可通过该电子结构2a直接上下传递至所需之处(如该封装基板29或该电子元件26)，以缩短电性路径，而提升电性表现。
另外，经由该介电层24形成该些凹槽240以对应该电子结构2a的第二保护层22b的高低表面，使该电子结构2a于接置该介电层24后不会产生气室(void)，进而能避免发生制程不良(如信赖性不佳、第二导电体22a因界面脆弱而断裂、气爆(popcorn)等)的问题。
另外，经由该凹槽240容置该电子结构2a的第二导电体22a，以利于定位该电子结构2a，使该电子结构2a不会偏位，故该导电元件27及/或该线路结构20的线路重布层201能有效对接该电子结构2a的第二导电体22a及/或第一导电体21a，以利于确保制程良率。
图3A至图3C为本发明的电子封装件3的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于凹槽340的设计，其它制程大致相同，故以下不再赘述相同处。
如图3A所示，该凹槽340的深度D等于该介电层24的厚度T，即两者比例为1时，于介电层24中形成贯穿其中的凹槽340，以令金属层91外露出该凹槽340。
于本实施例中，该凹槽340贯穿型态可使该凹槽340与开口230可同时制作，即采用一次显影蚀刻的方式制作出该凹槽340与开口230。
如图3B所示，设置电子结构2a于承载件9的介电层24上，且该电子结构2a的第二导电体22a对应容置于各该凹槽340中。
于本实施例中，该第二导电体22a以插入方式容置于该凹槽340中，故该第二保护层22b会一并填入该凹槽340中以包覆该第二导电体22a的底段周面。例如，该第二保护层22b可分布于该金属层91与该第二导电体22a的底段端面之间，如图3B-1所示。或者，该第二保护层22b亦可受挤压而未分布于该凹槽340底面与该第二导电体22a的底段端面之间，如图3B-2所示，以令该第二导电体22a底面(即底段端面)齐平该介电层24的第二侧24b，使该第二导电体22a的底段端面接触该金属层91。
如图3C所示，进行如图2C至图2H所示的封装中，以获取多个电子封装件3。
于本实施例中，若接续图3B-1所示的制程，则于蚀刻移除该金属层91后，可采用雷射方式烧灼移除该第二导电体22a的底段端面上的第二保护层22b，如图3C-1所示，即对应该第二导电体22a的底段端面的中央处的非导电膜会被移除，以令该第二导电体22a的底段端面的中央处外露，供外接该导电元件27，而对应该第二导电体22a的底段端面的外环处的非导电膜仍被保留。应可理解地，若接续图3B-2所示的制程，则于蚀刻移除该金属层91后，该第二导电体22a的底段端面将外露于该介电层24，故相比于第一实施例，本实施例可省略雷射开孔作业。
再者，本实施例的凹槽340贯穿该介电层24，因而于移除该金属层91后，该第二导电体22a的底段端面可能齐平该介电层24的第二侧24b的表面，使该第二导电体22a的底段端面外露，进而可能有金属表面氧化所造成的后续制程良率或是掉球等信赖性问题，故第一实施例的可靠度较优于第二实施例的可靠度。
因此，本发明的制法经由该电子结构2a作为桥接元件(Bridge die)，以直接电性导通上方至少两个主动芯片(电子元件26)，使电性路径缩短，且各接点(IO)或各电性接触垫202的间距(pitch)可依需求有效缩减，而该线路结构20的上下层之间的电性连接用的线路重布层201的层数也可变少，以增加制程良率。
再者，该电子结构2a具有导电穿孔210，使部分电性路径(如电源)可通过该电子结构2a直接上下传递至所需之处(如该封装基板29或该电子元件26)，以缩短电性路径，而提升电性表现。
另外，经由该介电层24形成该些凹槽340以对应该电子结构2a的第二保护层22b的高低表面，使该电子结构2a于接置该介电层24后不会产生气室(void)，进而可避免发生制程不良的问题。
另外，经由该凹槽340容置该电子结构2a的第二导电体22a，以利于定位该电子结构2a，使该电子结构2a不会偏位，故该导电元件27及/或该线路结构20的线路重布层201能有效对接该电子结构2a的第二导电体22a及/或第一导电体21a，以利于确保制程良率。
本发明还提供一种电子封装件2,3，包括：一具有多个第二导电体22a的电子结构2a、一第二保护层22b、一介电层24、以及多个导电元件27。
所述的第二保护层22b形成于该电子结构2a上以包覆该多个第二导电体22a。
所述的介电层24具有相对的第一侧24a与第二侧24b，且于该第一侧24a上具有多个凹槽240,340，以令该电子结构2a以其上的第二保护层22b结合于该介电层24的第一侧24a，使该第二保护层22b布设于该凹槽240,340中，且各该第二导电体22a对应容置于各该凹槽240,340中。
所述的导电元件27设于该介电层24的第二侧24b上并电性连接该第二导电体22a。
于一实施例中，该凹槽240未贯穿该介电层24。例如，该介电层24的第二侧24b上还形成有至少一连通该凹槽240的开孔241，以令该第二导电体22a外露于该开孔241，且该导电元件27还形成于该开孔241中以电性连接该第二导电体22a。
于一实施例中，该凹槽240的宽度D1大于该开孔241的宽度D2
于一实施例中，该第二保护层22b为非导电膜。
于一实施例中，该第二保护层22b还形成于该第二导电体22a与该凹槽240,340底面之间。
于一实施例中，该凹槽340贯穿该介电层24。
于一实施例中，该第二导电体22a的底面齐平该介电层24的第二侧24b的表面。
于一实施例中，所述的电子封装件2,3还包括设于该介电层24的第二侧24b上并电性连接该第二导电体22a与该导电元件27的布线结构27b，以令该布线结构27b配置于该介电层24与该导电元件27之间。
于一实施例中，所述的电子封装件2,3还包括一包覆该电子结构2a的包覆层25。还包括形成于该包覆层25上且电性连接该电子结构2a的线路结构20，及至少二配置于该线路结构20上且电性连接该线路结构20的电子元件26。进一步，该电子结构2a为用以电性连通该至少二电子元件26的桥接元件，其内部具有多个电性连接该第二导电体22a与该线路结构20的导电穿孔210，以令该导电穿孔210电性连通该线路结构20与该电子元件26。或者，可包括与该电子结构2a同侧设于该介电层24上的多个导电柱23，且该些导电柱23电性连通该导电元件27与该线路结构20。
综上所述，本发明的电子封装件及其制法，经由该介电层形成有该些凹槽的设计，以对应该电子结构的第二保护层的高低表面，使该电子结构于接置该介电层后不会产生气室，进而能避免发生制程不良的问题。
另外，经由该凹槽容置该电子结构的第二导电体，以利于定位该电子结构，使该电子结构不会偏位，故该导电元件或该线路结构的线路重布层能有效对接该电子结构的第二导电体或第一导电体，以利于确保制程良率。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (29)

1.一种电子封装件，其特征在于，包括：
一电子结构，其具有多个导电体；
保护层，其形成于该电子结构上以包覆该多个导电体；
一介电层，其具有多个凹槽，以令该电子结构以其上的保护层结合于该介电层的一侧，使该保护层布设于该凹槽中，且各该导电体对应容置于各该凹槽中；以及
多个导电元件，其设于该介电层的另一侧上并电性连接该多个导电体。
2.如权利要求1所述的电子封装件，其特征在于，该凹槽未贯穿该介电层。
3.如权利要求2所述的电子封装件，其特征在于，该介电层的另一侧上还形成有连通该凹槽的开孔，以令该导电体外露于该开孔，且该导电元件还形成于该开孔中以电性连接该导电体。
4.如权利要求1所述的电子封装件，其特征在于，该凹槽的宽度大于该开孔的宽度。
5.如权利要求1所述的电子封装件，其特征在于，该保护层为非导电膜。
6.如权利要求1所述的电子封装件，其特征在于，该保护层还形成于该导电体与该凹槽底面之间。
7.如权利要求1所述的电子封装件，其特征在于，该凹槽贯穿该介电层。
8.如权利要求1所述的电子封装件，其特征在于，该导电体底面齐平该介电层的另一侧。
9.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括设于该介电层的另一侧上并电性连接该导电体与该导电元件的布线结构，以令该布线结构配置于该介电层与该导电元件之间。
10.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括包覆该电子结构的包覆层。
11.如权利要求10所述的电子封装件，其特征在于，该电子封装件还包括形成于该包覆层上且电性连接该电子结构的线路结构，及至少二配置于该线路结构上且电性连接该线路结构的电子元件。
12.如权利要求11所述的电子封装件，其特征在于，该电子结构为用以电性连通该至少二电子元件的桥接元件，其内部具有多个电性连接该导电体与该线路结构的导电穿孔，以令该导电穿孔电性连通该线路结构与该电子元件。
13.如权利要求11所述的电子封装件，其特征在于，该电子封装件还包括与该电子结构同侧设于该介电层上的多个导电柱，且该多个导电柱电性连通该导电元件与该线路结构。
14.一种电子封装件的制法，其特征在于，包括：
提供一具有多个导电体的电子结构；
将保护层形成于该电子结构上，以令该保护层包覆该多个导电体；
提供一其上配置有介电层的承载件，且该介电层具有多个凹槽；
将该电子结构以其上的保护层结合于该介电层的其中一侧上，使该保护层布设于该凹槽中，且各该导电体对应容置于各该凹槽中；
移除该承载件，并令该导电体外露于该介电层的另一侧；以及
于该介电层的另一侧上配置多个导电元件，以令该多个导电元件电性连接该导电体。
15.如权利要求14所述的电子封装件的制法，其特征在于，该凹槽未贯穿该介电层，以于移除该承载件后，于该介电层的另一侧上形成连通该凹槽的开孔，使该导电体外露于该开孔。
16.如权利要求15所述的电子封装件的制法，其特征在于，该凹槽的宽度大于该开孔的宽度，使该导电体抵靠该凹槽的底面。
17.如权利要求15所述的电子封装件的制法，其特征在于，该导电元件还形成于该开孔中以电性连接该导电体。
18.如权利要求14所述的电子封装件的制法，其特征在于，该保护层为非导电膜。
19.如权利要求14所述的电子封装件的制法，其特征在于，该保护层还形成于该导电体与该凹槽底面之间。
20.如权利要求14所述的电子封装件的制法，其特征在于，该凹槽贯穿该介电层。
21.如权利要求14所述的电子封装件的制法，其特征在于，该导电体底面齐平该介电层的另一侧。
22.如权利要求14所述的电子封装件的制法，其特征在于，该制法还包括于该介电层的另一侧上形成电性连接该导电体与该导电元件的布线结构，以令该布线结构配置于该介电层与该导电元件之间。
23.如权利要求14所述的电子封装件的制法，其特征在于，该制法包括以包覆层包覆该电子结构。
24.如权利要求23所述的电子封装件的制法，其特征在于，该制法还包括于该包覆层上形成电性连接该电子结构的线路结构，并于该线路结构上配置至少二电性连接该线路结构的电子元件。
25.如权利要求24所述的电子封装件的制法，其特征在于，该电子结构为用以电性连通该至少二电子元件的桥接元件，其内部具有多个电性连接该导电体与该线路结构的导电穿孔，以令该导电穿孔电性连通该电子元件与导电元件。
26.如权利要求24所述的电子封装件的制法，其特征在于，该制法还包括于该介电层上设置多个与该电子结构同侧的导电柱，且令该导电柱电性连通该导电元件与该线路结构。
27.如权利要求26所述的电子封装件的制法，其特征在于，该制法还包括以曝光显影方式于该介电层上同时形成该多个凹槽及多个开口，以从该开口中形成该导电柱。
28.如权利要求26所述的电子封装件的制法，其特征在于，该制法还包括先以曝光显影方式于该介电层上形成多个开口，再以曝光显影方式于该介电层上形成该多个凹槽，以从该开口中形成该导电柱。
29.如权利要求26所述的电子封装件的制法，其特征在于，该凹槽的制程包括：
形成具有开口的第一绝缘材于该承载件上；
形成第二绝缘材于该第一绝缘材上；以及
于该第二绝缘材上形成用以外露该第一绝缘材的凹槽及连通该开口的另一开口，以令该第一绝缘材与第二绝缘材作为该介电层，且于两该开口中形成导电柱。
CN202111326141.9A 2021-10-29 2021-11-10 电子封装件及其制法 Pending CN116072634A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110140357 2021-10-29
TW110140357A TWI774597B (zh) 2021-10-29 2021-10-29 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
CN116072634A true CN116072634A (zh) 2023-05-05

Family

ID=83807401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111326141.9A Pending CN116072634A (zh) 2021-10-29 2021-11-10 电子封装件及其制法

Country Status (3)

Country Link
US (1) US20230136541A1 (zh)
CN (1) CN116072634A (zh)
TW (1) TWI774597B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240071937A1 (en) * 2022-08-31 2024-02-29 Microsoft Technology Licensing, Llc Semiconductor interconnect bridge packaging

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714269B (zh) * 2019-09-19 2020-12-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI759698B (zh) * 2020-03-04 2022-04-01 矽品精密工業股份有限公司 電子封裝件及其承載結構
TWI728936B (zh) * 2020-11-12 2021-05-21 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
TW202318587A (zh) 2023-05-01
US20230136541A1 (en) 2023-05-04
TWI774597B (zh) 2022-08-11

Similar Documents

Publication Publication Date Title
KR101681031B1 (ko) 반도체 패키지 및 그 제조방법
US8741762B2 (en) Through silicon via dies and packages
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
JP5280014B2 (ja) 半導体装置及びその製造方法
TWI730879B (zh) 封裝結構及其製作方法
US10049973B2 (en) Electronic package and fabrication method thereof and substrate structure
US9875949B2 (en) Electronic package having circuit structure with plurality of metal layers, and fabrication method thereof
TW202038348A (zh) 天線整合式封裝結構及其製造方法
CN111952274B (zh) 电子封装件及其制法
US9899307B2 (en) Fan-out chip package with dummy pattern and its fabricating method
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
US11424219B2 (en) Package structure and method of fabricating the same
US20120146242A1 (en) Semiconductor device and method of fabricating the same
EP2880684B1 (en) Microelectronic assembly
KR20190139491A (ko) 반도체 패키지 및 그 제조 방법
CN114388471A (zh) 封装结构及其制作方法
CN116072634A (zh) 电子封装件及其制法
TWI807420B (zh) 電子裝置及其製造方法
CN110556354B (zh) 封装件基板及其制造方法
CN117524993A (zh) 电子封装件及其制法
CN117316884A (zh) 电子封装件及其制法
CN117673031A (zh) 电子封装件及其制法
CN115831948A (zh) 封装模块及其制造方法、电子装置
CN113140534A (zh) 封装结构和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination