CN117673031A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN117673031A
CN117673031A CN202211020517.8A CN202211020517A CN117673031A CN 117673031 A CN117673031 A CN 117673031A CN 202211020517 A CN202211020517 A CN 202211020517A CN 117673031 A CN117673031 A CN 117673031A
Authority
CN
China
Prior art keywords
electronic module
conductive
layer
electronic
electrical contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211020517.8A
Other languages
English (en)
Inventor
林欣柔
王隆源
高灃
陈秋铃
王泓凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN117673031A publication Critical patent/CN117673031A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种电子封装件及其制法，包括于封装层中嵌埋堆叠组件与多个导电柱，且于该封装层上形成布线结构，通过将第一电子模块与第二电子模块相互堆叠而形成该堆叠组件，并以第一导电通孔与第二导电通孔作为该第一电子模块与第二电子模块之间的电性连接路径，以缩短该第一电子模块与第二电子模块中的第一电子组件与第二电子组件之间的电性信号的传输距离。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体装置，尤指一种具电子组件堆叠结构的电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。同时，目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi-Chip Module，简称MCM)等覆晶型态的封装模块等。
图1为现有半导体封装件1的剖面示意图。如图1所示，该半导体封装件1于一封装层11中嵌埋多个半导体芯片1a,1b与多个导电柱13，且于该封装层11上侧形成电性连接该多个导电柱13的第一布线结构10，并于该封装层11下侧形成电性连接该多个半导体芯片1a,1b与多个导电柱13的第二布线结构12。
但是，现有半导体封装件1中，将多个半导体芯片1a,1b整合于单一堆叠组件的方式采用并排(side by side)方式，致使两个半导体芯片1a,1b之间的横向(如图1所示的箭头方向X)电性信号的传输距离过长，导致电性表现不佳，因而无法符合终端产品的效能需求。
因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，以至少部分地解决现有技术中的问题。
本发明的电子封装件，包括：封装层；一堆叠组件，其嵌埋于该封装层中，且该堆叠组件包含第一电子模块与堆叠于该第一电子模块上的第二电子模块，其中，该第一电子模块包含一第一包覆层、至少一嵌埋于该第一包覆层中的第一电子组件、多个嵌埋于该第一包覆层中的第一导电通孔、及至少一设于该第一包覆层上以电性连接该第一电子组件与该多个第一导电通孔的第一线路结构，且该第二电子模块包含一第二包覆层、至少一嵌埋于该第二包覆层中的第二电子组件、多个嵌埋于该第二包覆层中的第二导电通孔、及至少一设于该第二包覆层上以电性连接该第二电子组件与该多个第二导电通孔的第二线路结构，以令该多个第一导电通孔与该多个第二导电通孔电性导通；多个导电柱，其嵌埋于该封装层中；以及布线结构，其形成于该封装层上且电性连接该多个导电柱与该堆叠组件。
本发明还提供一种电子封装件的制法，包括：提供第一电子模块与第二电子模块，其中，该第一电子模块包含一第一包覆层、至少一嵌埋于该第一包覆层中的第一电子组件、多个嵌埋于该第一包覆层中的第一导电通孔、及至少一设于该第一包覆层上以电性连接该第一电子组件与该多个第一导电通孔的第一线路结构，且该第二电子模块包含一第二包覆层、至少一嵌埋于该第二包覆层中的第二电子组件、多个嵌埋于该第二包覆层中的第二导电通孔、及至少一设于该第二包覆层上以电性连接该第二电子组件与该多个第二导电通孔的第二线路结构；将该第一电子模块与该第二电子模块相互堆叠，以形成堆叠组件，并使该多个第一导电通孔与该多个第二导电通孔电性导通；将该堆叠组件设于一承载板上，且该承载板上形成有多个导电柱，其中，该堆叠组件以该第一电子模块及/或第二电子模块接置于该承载板上；形成封装层于该承载板上，以令该封装层包覆该多个导电柱与该堆叠组件；形成布线结构于该封装层上，以令该布线结构电性连接该多个导电柱与该堆叠组件；以及移除该承载板。
前述的制法中，还包括于该承载板上形成另一布线结构，以令该堆叠组件接置于该另一布线结构上。
前述的制法中，该承载板与该多个导电柱构成为一体成形的金属件。
前述的电子封装件及其制法中，该第一电子模块的构造与该第二电子模块的构造为相同。
前述的电子封装件及其制法中，该封装层、该第一包覆层与该第二包覆层的至少两者的材料为相同。
前述的电子封装件及其制法中，该封装层、该第一包覆层与该第二包覆层的至少两者的材料为相异。
前述的电子封装件及其制法中，该至少一第一线路结构为多个第一线路结构，以分别设于该第一包覆层的相对两侧上，且该至少一第二线路结构为多个第二线路结构，以分别设于该第二包覆层的相对两侧上。例如，该多个第一线路结构的其中一者具有多个第一电性接触垫，而另一者具有多个第一导电凸块，且该多个第二线路结构的其中一者具有多个第二导电凸块，而另一者具有多个第二电性接触垫，以令该第二电子模块以该多个第二导电凸块通过焊锡材料接置于该第一电子模块的该多个第一电性接触垫上。进一步，可以结合材包覆该多个第二导电凸块、焊锡材料与第一电性接触垫。或者，以封装材包覆该多个第二导电凸块、焊锡材料、第一电性接触垫与该第二电子模块。甚至于，先以结合材包覆该多个第二导电凸块、焊锡材料与第一电性接触垫，再以封装材包覆该结合材与该第二电子模块。
前述的电子封装件及其制法中，该第一线路结构或第二线路结构具有多个电性连接该布线结构的导电凸块。
前述的电子封装件及其制法中，该第一线路结构或第二线路结构具有多个电性连接该布线结构的电性接触垫。
由上可知，本发明的电子封装件及其制法中，主要通过将该第一电子模块与第二电子模块相互堆叠，并以该第一导电通孔与第二导电通孔作为该第一电子模块与第二电子模块之间的电性连接路径，以缩短该第一电子组件与第二电子组件之间的电性信号的传输距离，故相比于现有技术，本发明的电子封装件通过快速、低损耗的垂直电路导通路径，以提升电性表现，因而能符合终端产品的效能需求。
再者，该封装层可依据该堆叠组件的翘曲程度进行材料选用，使该封装层的翘曲型态能配合该堆叠组件而相互消弭，以提高后续将该电子封装件接置于电子装置上的良率。
附图说明
图1为现有半导体封装件的剖视示意图。
图2A至图2G为本发明的电子封装件的制法的第一实施例的剖视示意图。
图2B-1及图2B-2为图2B的其它不同态样的剖视示意图。
图3A及图3B为图2G的其它不同实施例的剖视示意图。
图4A至图4D为本发明的电子封装件的制法的第二实施例的剖视示意图。
主要组件符号说明
1 半导体封装件
1a,1b 半导体芯片
10,30 第一布线结构
11,31 封装层
12,32 第二布线结构
13,33,43 导电柱
2,3a,3b,4 电子封装件
2a 第一电子模块
2b 第二电子模块
2c 堆叠组件
20 第一线路结构
200 第一介电层
201 第一线路层
202,203 第一电性接触垫
204 第一导电凸块
21 第一电子组件
210 第一电极垫
211 第一绝缘膜
212 第一导电体
22 第二电子组件
220 第二电极垫
221 第二绝缘膜
222 第二导电体
23a 第一导电通孔
23b 第二导电通孔
24 第一包覆层
25 第二包覆层
26 第二线路结构
260 第二介电层
261 第二线路层
262,263 第二电性接触垫
264 第二导电凸块
27,29 焊锡材料
28a 结合层
28b 封装材
300 第一绝缘层
301 第一线路重布层
31a 第一表面
31b 第二表面
320 第二绝缘层
321 第二线路重布层
33b,43b,43a 端面
34 导电元件
340 凸块底下金属层
4a 金属件
40,9 承载板
90 离型层
91 结合层
X 箭头方向
S 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2G为本发明的电子封装件2的制法的第一实施例的剖面示意图。
如图2A所示，提供一第一电子模块2a，其包括：一第一包覆层24、至少一嵌埋于该第一包覆层24中的第一电子组件21、多个嵌埋于该第一包覆层24中的第一导电通孔23a、分别设于该第一包覆层24相对两侧的两第一线路结构20。
所述的第一包覆层24为绝缘材，如聚酰亚胺(Polyimide，简称PI)、干膜(dryfilm)、环氧树脂(epoxy)、封装胶体(molding compound)或其它封装材。
所述的第一电子组件21为主动组件、被动组件或其二者组合等，其中，该主动组件为例如半导体芯片，且该被动组件为例如电阻、电容及电感。于本实施例中，该第一电子组件21为半导体芯片，其具有多个第一电极垫210，以通过多个如铜凸块的第一导电体212电性连接该第一线路结构20，并以第一绝缘膜211包覆该些第一导电体212，且该第一电子组件21不具有硅穿孔(Through Silicon Via，简称TSV)结构。
所述的第一导电通孔23a贯穿该第一包覆层24以电性连接该两第一线路结构20，且该第一导电通孔23a可为如铜柱体的金属柱、焊锡凸块或其它可垂直电性导通信号的适当结构，并无特别限制。
所述的第一线路结构20电性连接该多个第一导电通孔23a与该多个第一电极垫210，且该第一线路结构20包含至少一第一介电层200及结合该第一介电层200的第一线路层201，并可使最外层的第一线路层201外露出该第一介电层200，供作为第一电性接触垫202,203，其中，该两第一线路结构20的其中一者的第一电性接触垫202为微垫(u-pad)规格，而该两第一线路结构20的另一者的第一电性接触垫203上形成有如微凸块(u-bump)规格的第一导电凸块204。
于本实施例中，通过线路重布层(redistribution layer，简称RDL)的制作方式形成该第一线路层201，其材料为铜，且形成该第一介电层200的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。应可理解地，该第一线路结构20亦可仅包括单一介电层及单一线路层。
如图2B所示，于该第一电子模块2a上堆叠一第二电子模块2b，以形成一堆叠组件2c，其中，该第一电子模块2a的构造与该第二电子模块2b的构造可相同或相异。
于本实施例中，该第一电子模块2a的构造与该第二电子模块2b的构造为相同，但该第一电子模块2a的尺寸(如体积或宽度)大于该第二电子模块2b的尺寸，其中，该第二电子模块2b包括：一第二包覆层25、至少一嵌埋于该第二包覆层25中的第二电子组件22、多个嵌埋于该第二包覆层25中的第二导电通孔23b、分别设于该第二包覆层25相对两侧的两第二线路结构26。
所述的第二包覆层25为绝缘材，如聚酰亚胺(PI)、干膜(dry film)、环氧树脂(epoxy)、封装胶体(molding compound)或其它封装材。
所述的第二电子组件22为主动组件、被动组件或其二者组合等，其中，该主动组件为例如半导体芯片，且该被动组件为例如电阻、电容及电感。于本实施例中，该第二电子组件22为半导体芯片，其具有多个第二电极垫220，以通过多个如铜凸块的第二导电体222电性连接该第二线路结构26，其中，以第二绝缘膜221包覆该些第二导电体222，且该第二电子组件22不具有硅穿孔(Through Silicon Via，简称TSV)结构。
所述的第二导电通孔23b贯穿该第二包覆层25以电性连接该两第二线路结构26，且该第二导电通孔23b可为如铜柱体的金属柱、焊锡凸块或其它可垂直电性导通信号的适当结构，并无特别限制。
所述的第二线路结构26电性连接该多个第二导电通孔23b与该多个第二电极垫220，且该第二线路结构26包含至少一第二介电层260及结合该第二介电层260的第二线路层261，并可使最外层的第二线路层261外露出该第二介电层260，供作为第二电性接触垫262,263，其中，该两第二线路结构26的其中一者的第二电性接触垫262为微垫(u-pad)规格，而该两第二线路结构26的另一者的第二电性接触垫263上形成有如微凸块(u-bump)规格的第二导电凸块264。
于本实施例中，通过线路重布层(redistribution layer，简称RDL)的制作方式形成该第二线路层261，其材料为铜，且形成该第二介电层260的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。应可理解地，该第二线路结构26亦可仅包括单一介电层及单一线路层。
再者，该第二电子模块2b以其第二导电凸块264通过焊锡材料27结合该第一电子模块2a的第一电性接触垫202，且可采用底胶或非导电性胶膜(Non-Conductive Film，简称NCF)的结合层28a(如图2B所示)包覆该些第二导电凸块264、焊锡材料27与第一电性接触垫202，以将该第一电子模块2a与该第二电子模块2b相互封装固定。或者，如图2B-1所示，可采用封装材28b包覆该些第二导电凸块264、焊锡材料27与第一电性接触垫202及该第二电子模块2b，以将该第二电子模块2b封装固定于该第一电子模块2a上。甚者，如图2B-2所示，将该结合层28a与该封装材28b并用，先以该结合层28a包覆该些第二导电凸块264、焊锡材料27与第一电性接触垫202，再以该封装材28b包覆该结合层28a与该第二电子模块2b。
另外，该封装材28b为封装胶体(molding compound)或其它，但无特别限制。应可理解地，该第一包覆层24、第二包覆层25与封装材28b的材料可相同或相异。
因此，通过该结合层28a及/或该封装材28b的设计(如搭配、材料及其它选择)，以利于调整该堆叠组件2c的翘曲程度，且通过该封装材28b的保护，使该堆叠组件2c形成一外观大致呈方正体的堆叠封装结构，将更有利于提升后续制程的稳定性及信赖性。
如图2C所示，提供一设于承载板9上的第一布线结构30，再于该第一布线结构30上形成多个导电柱33，并将该堆叠组件2c设于该第一布线结构30上。
于本实施例中，该承载件9例如为半导体材料(如硅或玻璃)的承载板，其上以例如涂布方式依序形成有一离型层90与一结合层91，使该第一布线结构30设于该结合层91上。
再者，该第一布线结构30包括至少一第一绝缘层300与设于该第一绝缘层300上的一第一线路重布层(redistribution layer，简称RDL)301。例如，形成该第一线路重布层301的材料为铜，且形成该第一绝缘层300的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)的介电材。
另外，该导电柱33设于该第一线路重布层301上以电性连接该第一线路重布层301，且形成该导电柱33的材料为如铜的金属材或焊锡材。例如，通过曝光显影方式，于该第一线路重布层301上电镀形成该些导电柱33。
另外，该堆叠组件2c采用图2B所示的实施例，且以其第二电子模块2b的第二电性接触垫262通过焊锡材料29接置于该第一线路重布层301上，并外露出该第一电子模块2a的第一导电凸块204。
如图2D所示，形成一封装层31于该第一布线结构30上，以令该封装层31包覆该堆叠组件2c与该些导电柱33，且令该些导电柱33与该些第一导电凸块204外露于该封装层31。
于本实施例中，该封装层31具有结合该第一布线结构30的第一表面31a与相对该第一表面31a的第二表面31b，且该封装层31为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)、封装胶体(molding compound)或其它封装材。例如，该封装层31的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该第一绝缘层300上。应可理解地，该封装层31、第一包覆层24、第二包覆层25与封装材28a的材料可相同或相异。
再者，可通过整平制程，使该封装层31的第二表面31b齐平该多个导电柱33的端面33b与该多个第一导电凸块204的端面，以令该多个导电柱33的端面33b与该多个第一导电凸块204的端面外露于该封装层31的第二表面31b。例如，该整平制程通过研磨方式，以移除该导电柱33的部分材料与该封装层31的部分材料。
如图2E所示，形成一第二布线结构32于该封装层31的第二表面31b上，且该第二布线结构32电性连接该些导电柱33与该堆叠组件2c的多个第一导电凸块204。
于本实施例中，该第二布线结构32包括多个第二绝缘层320、及设于该第二绝缘层320上的多个第二线路重布层321，且最外层的第二绝缘层320可作为防焊层，以令最外层的第二线路重布层321外露于该防焊层。或者，该第二布线结构32亦可仅包括单一第二绝缘层320及单一第二线路重布层321。
再者，形成该第二线路重布层321的材料为铜，且形成该第二绝缘层320的材料为如聚对二唑苯(PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)的介电材。
另外，形成多个如焊球的导电元件34于最外层的第二线路重布层321上，从而供后续接置如封装结构或其它结构(如另一封装件或芯片)的电子装置(图略)。例如，可形成一凸块底下金属层(Under Bump Metallurgy，简称UBM)340于最外层的第二线路重布层321上，以利于结合该导电元件34。
如图2F所示，将图2E的结构翻转，再移除该承载板9及其上的离型层90与结合层91，以外露该第一布线结构30。
如图2G所示，沿如图2F所示的切割路径S进行切单制程，以完成本发明的电子封装件2。
于本实施例中，该堆叠组件2c若采用图2B-1或图2B-2所示的实施例，将获得图3A所示的电子封装件3a及图3B所示的电子封装件3b。
因此，本发明的制法主要通过将该第一组件21与第二电子组件22所组成的第一电子模块2a与第二电子模块2b于相对该第一线路结构20的垂直方向上相互堆叠，并以该些第一导电通孔23a与第二导电通孔23b作为该第一电子模块2a与第二电子模块2b之间的电性连接路径，以缩短该第一电子组件21与第二电子组件22之间的电性信号的传输距离，故相比于现有技术，本发明的电子封装件2,3a,3b通过快速、低损耗(loss)的垂直电路导通路径，以提升电性表现，因而能符合终端产品的效能需求。
再者，该封装层31可依据该堆叠组件2c的翘曲程度进行材料选用，使该封装层31于移除该承载板9及其上的离型层90与结合层91后的翘曲型态能配合该堆叠组件2c而相互消弭，以提高后续将该电子封装件2,3a,3b接置于电子装置上的良率。例如，可调整第一包覆层24、第二包覆层25、封装材28b(如图2B-1或图2B-2的实施例)及封装层31等四种材料，使翘曲调整的自由度更高。
另外，该第一包覆层24的相对两侧均布设有第一线路结构20及/或该第二包覆层25的相对两侧均布设有第二线路结构26，可增加结构变化灵活性，使上下堆叠的第一与第二电子模块2a,2b中的第一与第二电子组件21,22的主动面(具有第一与第二电极垫210,220的表面)可依需求配置，如面对面(face to face)、背对背(back to back)或面对背(face to back)等，以随电性需求变化。
图4A至图4D为本发明的电子封装件4的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于该承载板的设计，故以下不再赘述相同处。
如图4A所示，接续图2B所示的制程，提供一金属件4a，其包含一承载板40及多个设于该承载板40上的导电柱43。接着，将堆叠组件2c以其第二电子模块2b接置于该承载板40上，再于该承载板40上形成该封装层31，以令该封装层31包覆该堆叠组件2c与该些导电柱43。
于本实施例中，该承载板40与该导电柱43为一体成形。例如，以蚀刻、雷射或其它方式移除一金属板体上的材料，以形成该金属件4a。
再者，该封装层31以其第一表面31a结合该承载板40，且可通过整平制程，使该封装层31的第二表面31b齐平该多个导电柱43的端面43b与第一电子模块2a的多个第一导电凸块204的端面，以令该多个导电柱43的端面43b与该多个第一导电凸块204的端面外露于该封装层31的第二表面31b。例如，该整平制程通过研磨方式，移除该导电柱33的部分材料与该封装层31的部分材料。
如图4B所示，形成第二布线结构32于该封装层31的第二表面31b上，并形成多个如焊球的导电元件34于最外层的第二线路重布层321上。
如图4C所示，移除该承载板40，以令该多个导电柱43与该多个第二电性接触垫262外露于该封装层31的第一表面31a。
于本实施例中，通过研磨方式移除该承载板40。例如，进行整平制程，使该封装层31的第一表面31a齐平该多个导电柱43的端面43a与该第二电性接触垫262的表面，以令该导电柱43与该第二电性接触垫262外露于该封装层31的第一表面31a。
如图4D所示，将图4C的结构翻转，再形成第一布线结构30于该封装层31的第一表面31a上，使该第一布线结构30电性连接该多个导电柱43与该多个第二电性接触垫262，以完成本发明的电子封装件4的制作。
于本实施例中，该些导电柱43的端面43a亦可作为外接点，因而无需制作该第一布线结构30。
因此，本发明的制法主要通过将该第一电子组件21与第二电子组件22所组成的第一电子模块2a与第二电子模块2b于相对该承载板40的垂直方向上相互堆叠，并以该些第一导电通孔23a与第二导电通孔23b作为该第一电子模块2a与第二电子模块2b之间的电性连接路径，以缩短该第一电子组件21与第二电子组件22之间的电性信号的传输距离，故相比于现有技术，本发明的电子封装件4通过快速、低损耗(loss)的垂直电路导通路径，以提升电性表现，因而能符合终端产品的效能需求。
再者，该封装层31可依据该堆叠组件2c的翘曲程度进行材料选用，使该封装层31于移除该承载板40后的翘曲型态能配合该堆叠组件2c而相互消弭，以提高后续将该电子封装件4接置于电子装置上的良率。
应可理解地，本发明于上述制法的第一实施例与第二实施例中，该堆叠组件2c亦可以其第一电子模块2a接置于该承载板9,40上。
本发明亦提供一种电子封装件2,3a,3b,4，包括：一封装层31、一堆叠组件2c、多个导电柱33,43、以及第一布线结构30与第二布线结构32。
所述的堆叠组件2c嵌埋于该封装层31中，且该堆叠组件2c包含第一电子模块2a与堆叠于该第一电子模块2a上的第二电子模块2b。
所述的第一电子模块2a包括：一第一包覆层24；至少一第一电子组件21，其嵌埋于该第一包覆层24中；多个第一导电通孔23a，其嵌埋于该第一包覆层24中；以及至少一第一线路结构20，其设于该第一包覆层24上以电性连接该第一电子组件21与该多个第一导电通孔23a。
所述的第二电子模块2b包括：一第二包覆层25；至少一第二电子组件22，其嵌埋于该第二包覆层25中；多个第二导电通孔23b，其嵌埋于该第二包覆层25中；以及至少一第二线路结构26，其设于该第二包覆层25上以电性连接该第二电子组件22与该多个第二导电通孔23b。
所述的导电柱33,43嵌埋于该封装层31中。
所述的第一布线结构30与第二布线结构32形成于该封装层31上且电性连接该多个导电柱33,43与该堆叠组件2c。
于一实施例中，该第一电子模块2a的构造与该第二电子模块2b的构造为相同。
于一实施例中，该封装层31、该第一包覆层24与该第二包覆层25的至少两者的材料为相同。
于一实施例中，该封装层31、该第一包覆层24与该第二包覆层25的至少两者的材料为相异。
于一实施例中，该至少一第一线路结构20为多个第一线路结构20，以分别设于该第一包覆层24的相对两侧上，且该至少一第二线路结构26为多个第二线路结构26，以分别设于该第二包覆层25的相对两侧上。例如，该多个第一线路结构20的其中一者具有多个第一电性接触垫202，而另一者具有多个第一导电凸块204，且该多个第二线路结构26的其中一者具有多个第二导电凸块264，而另一者具有多个第二电性接触垫262，以令该第二电子模块2b以该多个第二导电凸块264通过焊锡材料27接置于该第一电子模块2a的该多个第一电性接触垫202上。
进一步，于该电子封装件2,4中，该堆叠组件2c还包含包覆该多个第二导电凸块264、焊锡材料27与第一电性接触垫202的结合材28a。
或者，于该电子封装件3a中，该堆叠组件2c还包含包覆该多个第二导电凸块264、焊锡材料27与第一电性接触垫202的封装材28b。
甚至，于该电子封装件3b中，该堆叠组件2c还包含包覆该多个第二导电凸块264、焊锡材料27与第一电性接触垫202的结合材28a及包覆该结合材28a与该第二电子模块2b的封装材28b。
于一实施例中，该第一线路结构20(或第二线路结构26)具有多个电性连接该第二布线结构32的第一导电凸块204。
于一实施例中，该第二线路结构26(或第一线路结构20)具有多个电性连接该第一布线结构30的第二电性接触垫262。
综上所述，本发明的电子封装件及其制法，通过将该第一电子组件与第二电子组件所组成的第一电子模块与第二电子模块于垂直方向上相互堆叠，并以该第一导电通孔与第二导电通孔作为该第一电子模块与第二电子模块之间的电性连接路径，以缩短该第一电子组件与第二电子组件之间的电性信号的传输距离，故本发明的电子封装件通过快速、低损耗(loss)的垂直电路导通路径，以提升电性表现，因而能符合终端产品的效能需求。
再者，该封装层可依据该堆叠组件的翘曲程度进行材料选用，使该封装层的翘曲型态能配合该堆叠组件而相互消弭，以提高后续将该电子封装件接置于电子装置上的良率。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (24)

1.一种电子封装件，包括：
封装层；
一堆叠组件，其嵌埋于该封装层中，且该堆叠组件包含第一电子模块与堆叠于该第一电子模块上的第二电子模块，其中，该第一电子模块包含第一包覆层、嵌埋于该第一包覆层中的第一电子组件、嵌埋于该第一包覆层中的多个第一导电通孔、及至少一设于该第一包覆层上以电性连接该第一电子组件与该多个第一导电通孔的第一线路结构，且该第二电子模块包含第二包覆层、嵌埋于该第二包覆层中的第二电子组件、嵌埋于该第二包覆层中的多个第二导电通孔、及至少一设于该第二包覆层上以电性连接该第二电子组件与该多个第二导电通孔的第二线路结构，以令该多个第一导电通孔与该多个第二导电通孔电性导通；
多个导电柱，其嵌埋于该封装层中；以及
布线结构，其形成于该封装层上且电性连接该多个导电柱与该堆叠组件。
2.如权利要求1所述的电子封装件，其中，该第一电子模块的构造与该第二电子模块的构造为相同。
3.如权利要求1所述的电子封装件，其中，该封装层、该第一包覆层与该第二包覆层的至少两者的材料为相同。
4.如权利要求1所述的电子封装件，其中，该封装层、该第一包覆层与该第二包覆层的至少两者的材料为相异。
5.如权利要求1所述的电子封装件，其中，该至少一第一线路结构为多个第一线路结构，以分别设于该第一包覆层的相对两侧上，且该至少一第二线路结构为多个第二线路结构，以分别设于该第二包覆层的相对两侧上。
6.如权利要求5所述的电子封装件，其中，该多个第一线路结构的其中一者具有多个第一电性接触垫，而另一者具有多个第一导电凸块，且该多个第二线路结构的其中一者具有多个第二导电凸块，而另一者具有多个第二电性接触垫，以令该第二电子模块以该多个第二导电凸块通过焊锡材料接置于该第一电子模块的该多个第一电性接触垫上。
7.如权利要求6所述的电子封装件，其中，该堆叠组件还包含包覆该多个第二导电凸块、焊锡材料与第一电性接触垫的结合材。
8.如权利要求6所述的电子封装件，其中，该堆叠组件还包含包覆该多个第二导电凸块、焊锡材料、第一电性接触垫与该第二电子模块的封装材。
9.如权利要求6所述的电子封装件，其中，该堆叠组件还包含包覆该多个第二导电凸块、焊锡材料与第一电性接触垫的结合材及包覆该结合材与该第二电子模块的封装材。
10.如权利要求1所述的电子封装件，其中，该第一线路结构或第二线路结构具有多个电性连接该布线结构的导电凸块。
11.如权利要求1所述的电子封装件，其中，该第一线路结构或第二线路结构具有多个电性连接该布线结构的电性接触垫。
12.一种电子封装件的制法，包括：
提供第一电子模块与第二电子模块，其中，该第一电子模块包含第一包覆层、嵌埋于该第一包覆层中的第一电子组件、嵌埋于该第一包覆层中的多个第一导电通孔、及至少一设于该第一包覆层上以电性连接该第一电子组件与该多个第一导电通孔的第一线路结构，且该第二电子模块包含第二包覆层、嵌埋于该第二包覆层中的第二电子组件、嵌埋于该第二包覆层中的多个第二导电通孔、及至少一设于该第二包覆层上以电性连接该第二电子组件与该多个第二导电通孔的第二线路结构；
将该第一电子模块与该第二电子模块相互堆叠，以形成堆叠组件，并使该多个第一导电通孔与该多个第二导电通孔电性导通；
将该堆叠组件设于一承载板上，且该承载板上形成有多个导电柱，其中，该堆叠组件以该第一电子模块及/或第二电子模块接置于该承载板上；
形成封装层于该承载板上，以令该封装层包覆该多个导电柱与该堆叠组件；
形成布线结构于该封装层上，以令该布线结构电性连接该多个导电柱与该堆叠组件；以及
移除该承载板。
13.如权利要求12所述的电子封装件的制法，其中，该第一电子模块的构造与该第二电子模块的构造为相同。
14.如权利要求12所述的电子封装件的制法，其中，该封装层、该第一包覆层与该第二包覆层的至少两者的材料为相同。
15.如权利要求12所述的电子封装件的制法，其中，该封装层、该第一包覆层与该第二包覆层的至少两者的材料为相异。
16.如权利要求12所述的电子封装件的制法，其中，该至少一第一线路结构为多个第一线路结构，以分别设于该第一包覆层的相对两侧上，且该至少一第二线路结构为多个第二线路结构，以分别设于该第二包覆层的相对两侧上。
17.如权利要求16所述的电子封装件的制法，其中，该多个第一线路结构的其中一者具有多个第一电性接触垫，而另一者具有多个第一导电凸块，且该多个第二线路结构的其中一者具有多个第二导电凸块，而另一者具有多个第二电性接触垫，以令该第二电子模块以该多个第二导电凸块通过焊锡材料接置于该第一电子模块的该多个第一电性接触垫上。
18.如权利要求17所述的电子封装件的制法，其中，该制法还包括以结合材包覆该多个第二导电凸块、焊锡材料与第一电性接触垫。
19.如权利要求17所述的电子封装件的制法，其中，该制法还包括以封装材包覆该多个第二导电凸块、焊锡材料、第一电性接触垫与该第二电子模块。
20.如权利要求17所述的电子封装件的制法，其中，该制法还包括先以结合材包覆该多个第二导电凸块、焊锡材料与第一电性接触垫，再以封装材包覆该结合材与该第二电子模块。
21.如权利要求12所述的电子封装件的制法，其中，该第一线路结构或第二线路结构具有多个电性连接该布线结构的导电凸块。
22.如权利要求12所述的电子封装件的制法，其中，该第一线路结构或第二线路结构具有多个电性连接该布线结构的电性接触垫。
23.如权利要求12所述的电子封装件的制法，其中，该制法还包括于该承载板上形成另一布线结构，以令该堆叠组件接置于该另一布线结构上。
24.如权利要求12所述的电子封装件的制法，其中，该承载板与该多个导电柱构成为一体成形的金属件。
CN202211020517.8A 2022-08-09 2022-08-24 电子封装件及其制法 Pending CN117673031A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111129904 2022-08-09
TW111129904A TWI804411B (zh) 2022-08-09 2022-08-09 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
CN117673031A true CN117673031A (zh) 2024-03-08

Family

ID=87803425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211020517.8A Pending CN117673031A (zh) 2022-08-09 2022-08-24 电子封装件及其制法

Country Status (3)

Country Link
US (1) US20240055402A1 (zh)
CN (1) CN117673031A (zh)
TW (1) TWI804411B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570820B (zh) * 2009-06-09 2017-02-11 史達晶片有限公司 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
TWI600132B (zh) * 2015-11-19 2017-09-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI652787B (zh) * 2017-05-25 2019-03-01 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
US20240055402A1 (en) 2024-02-15
TWI804411B (zh) 2023-06-01
TW202407955A (zh) 2024-02-16

Similar Documents

Publication Publication Date Title
US11469208B2 (en) Method of manufacturing semiconductor package structure
US11018113B2 (en) Memory module, semiconductor package including the same, and manufacturing method thereof
US10121736B2 (en) Method of fabricating packaging layer of fan-out chip package
CN112117248B (zh) 电子封装件及其制法
CN111952274B (zh) 电子封装件及其制法
US20230361091A1 (en) Electronic package and manufacturing method thereof
CN114121869A (zh) 电子封装件及其制法
CN115312487A (zh) 电子封装件及其制法
US20220359425A1 (en) Semiconductor device package and method of manufacturing the same
CN217062063U (zh) 堆叠封装体
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
CN114628340A (zh) 电子封装件及其制法
CN114203686A (zh) 电子封装件及其制法
CN117673031A (zh) 电子封装件及其制法
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
CN114121833A (zh) 电子封装件及其制法与电子结构
CN117116895A (zh) 电子封装件及其制法
CN116759410A (zh) 电子封装件及其制法
CN116798962A (zh) 电子封装件及其制法
CN118039572A (zh) 电子封装件及其制法
CN117316884A (zh) 电子封装件及其制法
CN117672984A (zh) 电子封装件及其制法
CN115831948A (zh) 封装模块及其制造方法、电子装置
CN115377047A (zh) 电子封装件及其制法
CN117558689A (zh) 电子封装件及其制法与电子结构及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination