TW202407955A - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TW202407955A
TW202407955A TW111129904A TW111129904A TW202407955A TW 202407955 A TW202407955 A TW 202407955A TW 111129904 A TW111129904 A TW 111129904A TW 111129904 A TW111129904 A TW 111129904A TW 202407955 A TW202407955 A TW 202407955A
Authority
TW
Taiwan
Prior art keywords
electronic
layer
conductive
electronic module
component
Prior art date
Application number
TW111129904A
Other languages
English (en)
Other versions
TWI804411B (zh
Inventor
林欣柔
王隆源
高灃
陳秋鈴
王泓凱
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW111129904A priority Critical patent/TWI804411B/zh
Priority to CN202211020517.8A priority patent/CN117673031A/zh
Priority to US18/063,399 priority patent/US20240055402A1/en
Application granted granted Critical
Publication of TWI804411B publication Critical patent/TWI804411B/zh
Publication of TW202407955A publication Critical patent/TW202407955A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種電子封裝件，係於封裝層中嵌埋堆疊組件與複數導電柱，且於該封裝層上形成佈線結構，藉由將第一電子模組與第二電子模組相互堆疊而形成該堆疊組件，並以第一導電通孔與第二導電通孔作為該第一電子模組與第二電子模組之間的電性連接路徑，以縮短該第一電子模組與第二電子模組中之第一電子元件與第二電子元件之間的電性訊號之傳輸距離。

Description

電子封裝件及其製法
本發明係有關一種半導體裝置，尤指一種具電子元件堆疊結構之電子封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。同時，目前應用於晶片封裝領域之技術，包含有例如晶片尺寸構裝(Chip Scale Package，簡稱CSP)、晶片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多晶片模組封裝(Multi-Chip Module，簡稱MCM)等覆晶型態的封裝模組等。
圖1係為習知半導體封裝件1之剖面示意圖。如圖1所示，該半導體封裝件1係於一封裝層11中嵌埋複數半導體晶片1a,1b與複數導電柱13，且於該封裝層11上側形成電性連接該複數導電柱13之第一佈線結構10，並於該封裝層11下側形成電性連接該複數半導體晶片1a,1b與複數導電柱13之第二佈線結構12。
惟，習知半導體封裝件1中，將複數半導體晶片1a,1b整合於單一堆疊組件之方式係採用併排(side by side)方式，致使兩個半導體晶片1a,1b之 間的橫向(如圖1所示之箭頭方向X)電性訊號之傳輸距離過長，導致電性表現不佳，因而無法符合終端產品之效能需求。
因此，如何克服上述習知技術之問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明係提供一種電子封裝件，係包括：封裝層；一堆疊組件，係嵌埋於該封裝層中，且該堆疊組件係包含第一電子模組與堆疊於該第一電子模組上之第二電子模組，其中，該第一電子模組係包含一第一包覆層、至少一嵌埋於該第一包覆層中之第一電子元件、複數嵌埋於該第一包覆層中之第一導電通孔、及至少一設於該第一包覆層上以電性連接該第一電子元件與該複數第一導電通孔之第一線路結構，且該第二電子模組係包含一第二包覆層、至少一嵌埋於該第二包覆層中之第二電子元件、複數嵌埋於該第二包覆層中之第二導電通孔、及至少一設於該第二包覆層上以電性連接該第二電子元件與該複數第二導電通孔之第二線路結構，以令該複數第一導電通孔與該複數第二導電通孔電性導通；複數導電柱，係嵌埋於該封裝層中；以及佈線結構，係形成於該封裝層上且電性連接該複數導電柱與該堆疊組件。
本發明復提供一種電子封裝件之製法，係包括：提供第一電子模組與第二電子模組，其中，該第一電子模組係包含一第一包覆層、至少一嵌埋於該第一包覆層中之第一電子元件、複數嵌埋於該第一包覆層中之第一導電通孔、及至少一設於該第一包覆層上以電性連接該第一電子元件與該複數第一導電通孔之第一線路結構，且該第二電子模組係包含一第二包覆層、至少一嵌埋於該第 二包覆層中之第二電子元件、複數嵌埋於該第二包覆層中之第二導電通孔、及至少一設於該第二包覆層上以電性連接該第二電子元件與該複數第二導電通孔之第二線路結構；將該第一電子模組與該第二電子模組相互堆疊，以形成堆疊組件，並使該複數第一導電通孔與該複數第二導電通孔電性導通；將該堆疊組件設於一承載板上，且該承載板上形成有複數導電柱，其中，該堆疊組件以該第一電子模組及/或第二電子模組接置於該承載板上；形成封裝層於該承載板上，以令該封裝層包覆該複數導電柱與該堆疊組件；形成佈線結構於該封裝層上，以令該佈線結構電性連接該複數導電柱與該堆疊組件；以及移除該承載板。
前述之製法中，復包括於該承載板上形成另一佈線結構，以令該堆疊組件接置於該另一佈線結構上。
前述之製法中，該承載板與該複數導電柱係構成為一體成形之金屬件。
前述之電子封裝件及其製法中，該第一電子模組之構造與該第二電子模組之構造係相同。
前述之電子封裝件及其製法中，該封裝層、該第一包覆層與該第二包覆層之至少兩者之材質係相同。
前述之電子封裝件及其製法中，該封裝層、該第一包覆層與該第二包覆層之至少兩者之材質係相異。
前述之電子封裝件及其製法中，該至少一第一線路結構係為複數第一線路結構，以分別設於該第一包覆層之相對兩側上，且該至少一第二線路結構係為複數第二線路結構，以分別設於該第二包覆層之相對兩側上。例如，該複數第一線路結構之其中一者係具有複數第一電性接觸墊，而另一者係具有複數 第一導電凸塊，且該複數第二線路結構之其中一者係具有複數第二導電凸塊，而另一者係具有複數第二電性接觸墊，以令該第二電子模組以該複數第二導電凸塊藉由銲錫材料接置於該第一電子模組之該複數第一電性接觸墊上。進一步，可以結合材包覆該複數第二導電凸塊、銲錫材料與第一電性接觸墊。或者，以封裝材包覆該複數第二導電凸塊、銲錫材料、第一電性接觸墊與該第二電子模組。甚至於，先以結合材包覆該複數第二導電凸塊、銲錫材料與第一電性接觸墊，再以封裝材包覆該結合材與該第二電子模組。
前述之電子封裝件及其製法中，該第一線路結構或第二線路結構係具有複數電性連接該佈線結構之導電凸塊。
前述之電子封裝件及其製法中，該第一線路結構或第二線路結構係具有複數電性連接該佈線結構之電性接觸墊。
由上可知，本發明之電子封裝件及其製法中，主要藉由將該第一電子模組與第二電子模組相互堆疊，並以該第一導電通孔與第二導電通孔作為該第一電子模組與第二電子模組之間的電性連接路徑，以縮短該第一電子元件與第二電子元件之間的電性訊號之傳輸距離，故相較於習知技術，本發明之電子封裝件藉由快速、低損耗的垂直電路導通路徑，以提升電性表現，因而能符合終端產品之效能需求。
再者，該封裝層可依據該堆疊組件的翹曲程度進行材質選用，使該封裝層之翹曲型態能配合該堆疊組件而相互消弭，以提高後續將該電子封裝件接置於電子裝置上的良率。
1:半導體封裝件
1a,1b:半導體晶片
10,30:第一佈線結構
11,31:封裝層
12,32:第二佈線結構
13,33,43:導電柱
2,3a,3b,4:電子封裝件
2a:第一電子模組
2b:第二電子模組
2c:堆疊組件
20:第一線路結構
200:第一介電層
201:第一線路層
202,203:第一電性接觸墊
204:第一導電凸塊
21:第一電子元件
210:第一電極墊
211:第一絕緣膜
212:第一導電體
22:第二電子元件
220:第二電極墊
221:第二絕緣膜
222:第二導電體
23a:第一導電通孔
23b:第二導電通孔
24:第一包覆層
25:第二包覆層
26:第二線路結構
260:第二介電層
261:第二線路層
262,263:第二電性接觸墊
264:第二導電凸塊
27,29:銲錫材料
28a:結合層
28b:封裝材
300:第一絕緣層
301:第一線路重佈層
31a:第一表面
31b:第二表面
320:第二絕緣層
321:第二線路重佈層
33b,43b,43a:端面
34:導電元件
340:凸塊底下金屬層
4a:金屬件
40,9:承載板
90:離型層
91:結合層
X:箭頭方向
S:切割路徑
圖1係為習知半導體封裝件之剖視示意圖。
圖2A至圖2G係為本發明之電子封裝件之製法之第一實施例之剖視示意圖。
圖2B-1及圖2B-2係為圖2B之其它不同態樣之剖視示意圖。
圖3A及圖3B係為圖2G之其它不同態樣之剖視示意圖。
圖4A至圖4D係為本發明之電子封裝件之製法之第二實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」、「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A至圖2G係為本發明之電子封裝件2之製法之第一實施例之剖面示意圖。
如圖2A所示，提供一第一電子模組2a，其包括：一第一包覆層24、至少一嵌埋於該第一包覆層24中之第一電子元件21、複數嵌埋於該第一包覆層24中之第一導電通孔23a、分別設於該第一包覆層24相對兩側之兩第一線路結構20。
所述之第一包覆層24係為絕緣材，如聚醯亞胺(Polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)、封裝膠體(molding compound)或其它封裝材。
所述之第一電子元件21係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。於本實施例中，該第一電子元件21係為半導體晶片，其具有複數第一電極墊210，以藉由複數如銅凸塊之第一導電體212電性連接該第一線路結構20，並以第一絕緣膜211包覆該些第一導電體212，且該第一電子元件21不具有矽穿孔(Through Silicon Via，簡稱TSV)結構。
所述之第一導電通孔23a係貫穿該第一包覆層24以電性連接該兩第一線路結構20，且該第一導電通孔23a可為如銅柱體之金屬柱、銲錫凸塊或其它可垂直電性導通訊號之適當結構，並無特別限制。
所述之第一線路結構20係電性連接該複數第一導電通孔23a與該複數第一電極墊210，且該第一線路結構20係包含至少一第一介電層200及結合該第一介電層200之第一線路層201，並可使最外層之第一線路層201外露出該第一介電層200，供作為第一電性接觸墊202,203，其中，該兩第一線路結構20之其中一者之第一電性接觸墊202係為微墊(u-pad)規格，而該兩第一線路 結構20之另一者之第一電性接觸墊203上係形成有如微凸塊(u-bump)規格之第一導電凸塊204。
於本實施例中，透過線路重佈層(redistribution layer，簡稱RDL)之製作方式形成該第一線路層201，其材質係為銅，且形成該第一介電層200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材。應可理解地，該第一線路結構20亦可僅包括單一介電層及單一線路層。
如圖2B所示，於該第一電子模組2a上堆疊一第二電子模組2b，以形成一堆疊組件2c，其中，該第一電子模組2a之構造與該第二電子模組2b之構造可相同或相異。
於本實施例中，該第一電子模組2a之構造與該第二電子模組2b之構造係相同，但該第一電子模組2a之尺寸(如體積或寬度)大於該第二電子模組2b之尺寸，其中，該第二電子模組2b係包括：一第二包覆層25、至少一嵌埋於該第二包覆層25中之第二電子元件22、複數嵌埋於該第二包覆層25中之第二導電通孔23b、分別設於該第二包覆層25相對兩側之兩第二線路結構26。
所述之第二包覆層25係為絕緣材，如聚醯亞胺(PI)、乾膜(dry film)、環氧樹脂(epoxy)、封裝膠體(molding compound)或其它封裝材。
所述之第二電子元件22係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。於本實施例中，該第二電子元件22係為半導體晶片，其具有複數第二電極墊220，以藉由複數如銅凸塊之第二導電體222電性連接該第二線路結構26， 其中，以第二絕緣膜221包覆該些第二導電體222，且該第二電子元件22不具有矽穿孔(Through Silicon Via，簡稱TSV)結構。
所述之第二導電通孔23b係貫穿該第二包覆層25以電性連接該兩第二線路結構26，且該第二導電通孔23b可為如銅柱體之金屬柱、銲錫凸塊或其它可垂直電性導通訊號之適當結構，並無特別限制。
所述之第二線路結構26係電性連接該複數第二導電通孔23b與該複數第二電極墊220，且該第二線路結構26係包含至少一第二介電層260及結合該第二介電層260之第二線路層261，並可使最外層之第二線路層261外露出該第二介電層260，供作為第二電性接觸墊262,263，其中，該兩第二線路結構26之其中一者之第二電性接觸墊262係為微墊(u-pad)規格，而該兩第二線路結構26之另一者之第二電性接觸墊263上係形成有如微凸塊(u-bump)規格之第二導電凸塊264。
於本實施例中，透過線路重佈層(redistribution layer，簡稱RDL)之製作方式形成該第二線路層261，其材質係為銅，且形成該第二介電層260之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材。應可理解地，該第二線路結構26亦可僅包括單一介電層及單一線路層。
再者，該第二電子模組2b係以其第二導電凸塊264藉由銲錫材料27結合該第一電子模組2a之第一電性接觸墊202，且可採用底膠或非導電性膠膜(Non-Conductive Film，簡稱NCF)之結合層28a(如圖2B所示)包覆該些第二導電凸塊264、銲錫材料27與第一電性接觸墊202，以將該第一電子模組2a與該第二電子模組2b相互封裝固定。或者，如圖2B-1所示，可採用封裝 材28b包覆該些第二導電凸塊264、銲錫材料27與第一電性接觸墊202及該第二電子模組2b，以將該第二電子模組2b封裝固定於該第一電子模組2a上。甚者，如圖2B-2所示，將該結合層28a與該封裝材28b併用，先以該結合層28a包覆該些第二導電凸塊264、銲錫材料27與第一電性接觸墊202，再以該封裝材28b包覆該結合層28a與該第二電子模組2b。
又，該封裝材28b係為封裝膠體(molding compound)或其它，但無特別限制。應可理解地，該第一包覆層24、第二包覆層25與封裝材28b之材質可相同或相異。
因此，藉由該結合層28a及/或該封裝材28b之設計(如搭配、材質及其它選擇)，以利於調整該堆疊組件2c之翹曲程度，且藉由該封裝材28b之保護，使該堆疊組件2c形成一外觀大致呈方正體之堆疊封裝結構，將更有利於提升後續製程之穩定性及信賴性。
如圖2C所示，提供一設於承載板9上之第一佈線結構30，再於該第一佈線結構30上形成複數導電柱33，並將該堆疊組件2c設於該第一佈線結構30上。
於本實施例中，該承載件9例如為半導體材質(如矽或玻璃)之承載板，其上以例如塗佈方式依序形成有一離型層90與一結合層91，使該該第一佈線結構30設於該結合層91上。
再者，該第一佈線結構30係包括至少一第一絕緣層300與設於該第一絕緣層300上之一第一線路重佈層(redistribution layer，簡稱RDL)301。例如，形成該第一線路重佈層301之材質係為銅，且形成該第一絕緣層300之材 質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)之介電材。
又，該導電柱33設於該第一線路重佈層301上以電性連接該第一線路重佈層301，且形成該導電柱33之材質係為如銅之金屬材或銲錫材。例如，藉由曝光顯影方式，於該第一線路重佈層301上電鍍形成該些導電柱33。
另外，該堆疊組件2c係採用圖2B所示之態樣，且以其第二電子模組2b之第二電性接觸墊262藉由銲錫材料29接置於該第一線路重佈層301上，並外露出該第一電子模組2a之第一導電凸塊204。
如圖2D所示，形成一封裝層31於該第一佈線結構30上，以令該封裝層31包覆該堆疊組件2c與該些導電柱33，且令該些導電柱33與該些第一導電凸塊204外露於該封裝層31。
於本實施例中，該封裝層31係具有結合該第一佈線結構30之第一表面31a與相對該第一表面31a之第二表面31b，且該封裝層31係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)、封裝膠體(molding compound)或其它封裝材。例如，該封裝層31之製程可選擇液態封膠(liquid compound)、噴塗(injection)、壓合(lamination)或模壓(compression molding)等方式形成於該第一絕緣層300上。應可理解地，該封裝層31、第一包覆層24、第二包覆層25與封裝材28a之材質可相同或相異。
再者，可藉由整平製程，使該封裝層31之第二表面31b齊平該複數導電柱33之端面33b與該複數第一導電凸塊204之端面，以令該複數導電柱33之端面33b與該複數第一導電凸塊204之端面外露於該封裝層31之第二表面 31b。例如，該整平製程係藉由研磨方式，以移除該導電柱33之部分材質與該封裝層31之部分材質。
如圖2E所示，形成一第二佈線結構32於該封裝層31之第二表面31b上，且該第二佈線結構32電性連接該些導電柱33與該堆疊組件2c之複數第一導電凸塊204。
於本實施例中，該第二佈線結構32係包括複數第二絕緣層320、及設於該第二絕緣層320上之複數第二線路重佈層321，且最外層之第二絕緣層320可作為防銲層，以令最外層之第二線路重佈層321外露於該防銲層。或者，該第二佈線結構32亦可僅包括單一第二絕緣層320及單一第二線路重佈層321。
再者，形成該第二線路重佈層321之材質係為銅，且形成該第二絕緣層320之材質係為如聚對二唑苯(PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)之介電材。
又，形成複數如銲球之導電元件34於最外層之第二線路重佈層321上，俾供後續接置如封裝結構或其它結構(如另一封裝件或晶片)之電子裝置(圖略)。例如，可形成一凸塊底下金屬層(Under Bump Metallurgy，簡稱UBM)340於最外層之第二線路重佈層321上，以利於結合該導電元件34。
如圖2F所示，將圖2E之結構翻轉，再移除該承載板9及其上之離型層90與結合層91，以外露該第一佈線結構30。
如圖2G所示，沿如圖2F所示之切割路徑S進行切單製程，以完成本發明之電子封裝件2。
於本實施例中，該堆疊組件2c若採用圖2B-1或圖2B-2所示之態樣，將獲得圖3A所示之電子封裝件3a及圖3B所示之電子封裝件3b。
因此，本發明之製法主要藉由將該第一元件21與第二電子元件22所組成之第一電子模組2a與第二電子模組2b於相對該第一線路結構20之垂直方向上相互堆疊，並以該些第一導電通孔23a與第二導電通孔23b作為該第一電子模組2a與第二電子模組2b之間的電性連接路徑，以縮短該第一電子元件21與第二電子元件22之間的電性訊號之傳輸距離，故相較於習知技術，本發明之電子封裝件2,3a,3b藉由快速、低損耗(loss)的垂直電路導通路徑，以提升電性表現，因而能符合終端產品之效能需求。
再者，該封裝層31可依據該堆疊組件2c的翹曲程度進行材質選用，使該封裝層31於移除該承載板9及其上之離型層90與結合層91後之翹曲型態能配合該堆疊組件2c而相互消弭，以提高後續將該電子封裝件2,3a,3b接置於電子裝置上的良率。例如，可調整第一包覆層24、第二包覆層25、封裝材28b(如圖2B-1或圖2B-2之態樣)及封裝層31等四種材質，使翹曲調整的自由度更高。
又，該第一包覆層24之相對兩側均佈設有第一線路結構20及/或該第二包覆層25之相對兩側均佈設有第二線路結構26，可增加結構變化靈活性，使上下堆疊之第一與第二電子模組2a,2b中的第一與第二電子元件21,22的主動面(具有第一與第二電極墊210,220之表面)可依需求配置，如面對面(face to face)、背對背(back to back)或面對背(face to back)等，以隨電性需求變化。
圖4A至圖4D係為本發明之電子封裝件4之製法之第二實施例之剖面示意圖。本實施例與第一實施例之差異在於該承載板之設計，故以下不再贅述相同處。
如圖4A所示，接續圖2B所示之製程，提供一金屬件4a，其包含一承載板40及複數設於該承載板40上之導電柱43。接著，將堆疊組件2c以其 第二電子模組2b接置於該承載板40上，再於該承載板40上形成該封裝層31，以令該封裝層31包覆該堆疊組件2c與該些導電柱43。
於本實施例中，該承載板40與該導電柱43係一體成形。例如，以蝕刻、雷射或其它方式移除一金屬板體上之材質，以形成該金屬件4a。
再者，該封裝層31以其第一表面31a結合該承載板40，且可藉由整平製程，使該封裝層31之第二表面31b齊平該複數導電柱43之端面43b與第一電子模組2a之複數第一導電凸塊204之端面，以令該複數導電柱43之端面43b與該複數第一導電凸塊204之端面外露於該封裝層31之第二表面31b。例如，該整平製程係藉由研磨方式，移除該導電柱33之部分材質與該封裝層31之部分材質。
如圖4B所示，形成第二佈線結構32於該封裝層31之第二表面31b上，並形成複數如銲球之導電元件34於最外層之第二線路重佈層321上。
如圖4C所示，移除該承載板40，以令該複數導電柱43與該複數第二電性接觸墊262外露於該封裝層31之第一表面31a。
於本實施例中，係藉由研磨方式移除該承載板40。例如，進行整平製程，使該封裝層31之第一表面31a齊平該複數導電柱43之端面43a與該第二電性接觸墊262之表面，以令該導電柱43與該第二電性接觸墊262外露於該封裝層31之第一表面31a。
如圖4D所示，將圖4C之結構翻轉，再形成第一佈線結構30於該封裝層31之第一表面31a上，使該第一佈線結構30電性連接該複數導電柱43與該複數第二電性接觸墊262，以完成本發明之電子封裝件4之製作。
於本實施例中，該些導電柱43之端面43a亦可作為外接點，因而無需製作該第一佈線結構30。
因此，本發明之製法主要藉由將該第一電子元件21與第二電子元件22所組成之第一電子模組2a與第二電子模組2b於相對該承載板40之垂直方向上相互堆疊，並以該些第一導電通孔23a與第二導電通孔23b作為該第一電子模組2a與第二電子模組2b之間的電性連接路徑，以縮短該第一電子元件21與第二電子元件22之間的電性訊號之傳輸距離，故相較於習知技術，本發明之電子封裝件4藉由快速、低損耗(loss)的垂直電路導通路徑，以提升電性表現，因而能符合終端產品之效能需求。
再者，該封裝層31可依據該堆疊組件2c的翹曲程度進行材質選用，使該封裝層31於移除該承載板40後之翹曲型態能配合該堆疊組件2c而相互消弭，以提高後續將該電子封裝件4接置於電子裝置上的良率。
應可理解地，本發明於上述製法之第一實施例與第二實施例中，該堆疊組件2c亦可以其第一電子模組2a接置於該承載板9,40上。
本發明亦提供一種電子封裝件2,3a,3b,4，係包括：一封裝層31、一堆疊組件2c、複數導電柱33,43、以及第一佈線結構30與第二佈線結構32。
所述之堆疊組件2c係嵌埋於該封裝層31中，且該堆疊組件2c係包含第一電子模組2a與堆疊於該第一電子模組2a上之第二電子模組2b。
所述之第一電子模組2a係包括：一第一包覆層24；至少一第一電子元件21，係嵌埋於該第一包覆層24中；複數第一導電通孔23a，係嵌埋於該第一包覆層24中；以及至少一第一線路結構20，係設於該第一包覆層24上以電性連接該第一電子元件21與該複數第一導電通孔23a。
所述之第二電子模組2b係包括：一第二包覆層25；至少一第二電子元件22，係嵌埋於該第二包覆層25中；複數第二導電通孔23b，係嵌埋於該第二包覆層25中；以及至少一第二線路結構26，係設於該第二包覆層25上以電性連接該第二電子元件22與該複數第二導電通孔23b。
所述之導電柱33,43係嵌埋於該封裝層31中。
所述之第一佈線結構30與第二佈線結構32係形成於該封裝層31上且電性連接該複數導電柱33,43與該堆疊組件2c。
於一實施例中，該第一電子模組2a之構造與該第二電子模組2b之構造係相同。
於一實施例中，該封裝層31、該第一包覆層24與該第二包覆層25之至少兩者之材質係相同。
於一實施例中，該封裝層31、該第一包覆層24與該第二包覆層25之至少兩者之材質係相異。
於一實施例中，該至少一第一線路結構20係為複數第一線路結構20，以分別設於該第一包覆層24之相對兩側上，且該至少一第二線路結構26係為複數第二線路結構26，以分別設於該第二包覆層25之相對兩側上。例如，該複數第一線路結構20之其中一者係具有複數第一電性接觸墊202，而另一者係具有複數第一導電凸塊204，且該複數第二線路結構26之其中一者係具有複數第二導電凸塊264，而另一者係具有複數第二電性接觸墊262，以令該第二電子模組2b以該複數第二導電凸塊264藉由銲錫材料27接置於該第一電子模組2a之該複數第一電性接觸墊202上。
進一步，於該電子封裝件2,4中，該堆疊組件2c復包含包覆該複數第二導電凸塊264、銲錫材料27與第一電性接觸墊202之結合材28a。
或者，於該電子封裝件3a中，該堆疊組件2c復包含包覆該複數第二導電凸塊264、銲錫材料27與第一電性接觸墊202之封裝材28b。
甚至，於該電子封裝件3b中，該堆疊組件2c復包含包覆該複數第二導電凸塊264、銲錫材料27與第一電性接觸墊202之結合材28a及包覆該結合材28a與該第二電子模組2b之封裝材28b。
於一實施例中，該第一線路結構20(或第二線路結構26)係具有複數電性連接該第二佈線結構32之第一導電凸塊204。
於一實施例中，該第二線路結構26(或第一線路結構20)係具有複數電性連接該第一佈線結構30之第二電性接觸墊262。
綜上所述，本發明之電子封裝件及其製法，係藉由將該第一電子元件與第二電子元件所組成之第一電子模組與第二電子模組於垂直方向上相互堆疊，並以該第一導電通孔與第二導電通孔作為該第一電子模組與第二電子模組之間的電性連接路徑，以縮短該第一電子元件與第二電子元件之間的電性訊號之傳輸距離，故本發明之電子封裝件藉由快速、低損耗(loss)的垂直電路導通路徑，以提升電性表現，因而能符合終端產品之效能需求。
再者，該封裝層可依據該堆疊組件的翹曲程度進行材質選用，使該封裝層之翹曲型態能配合該堆疊組件而相互消弭，以提高後續將該電子封裝件接置於電子裝置上的良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對 上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:電子封裝件
2a:第一電子模組
2b:第二電子模組
2c:堆疊組件
20:第一線路結構
21:第一電子元件
22:第二電子元件
23a:第一導電通孔
23b:第二導電通孔
26:第二線路結構
28a:結合層
30:第一佈線結構
31:封裝層
32:第二佈線結構
33:導電柱
34:導電元件

Claims (24)

  1. 一種電子封裝件，係包括：
    封裝層；
    一堆疊組件，係嵌埋於該封裝層中，且該堆疊組件係包含第一電子模組與堆疊於該第一電子模組上之第二電子模組，其中，該第一電子模組係包含第一包覆層、嵌埋於該第一包覆層中之第一電子元件、嵌埋於該第一包覆層中之複數第一導電通孔、及至少一設於該第一包覆層上以電性連接該第一電子元件與該複數第一導電通孔之第一線路結構，且該第二電子模組係包含第二包覆層、嵌埋於該第二包覆層中之第二電子元件、嵌埋於該第二包覆層中之複數第二導電通孔、及至少一設於該第二包覆層上以電性連接該第二電子元件與該複數第二導電通孔之第二線路結構，以令該複數第一導電通孔與該複數第二導電通孔電性導通；
    複數導電柱，係嵌埋於該封裝層中；以及
    佈線結構，係形成於該封裝層上且電性連接該複數導電柱與該堆疊組件。
  2. 如請求項1所述之電子封裝件，其中，該第一電子模組之構造與該第二電子模組之構造係相同。
  3. 如請求項1所述之電子封裝件，其中，該封裝層、該第一包覆層與該第二包覆層之至少兩者之材質係相同。
  4. 如請求項1所述之電子封裝件，其中，該封裝層、該第一包覆層與該第二包覆層之至少兩者之材質係相異。
  5. 如請求項1所述之電子封裝件，其中，該至少一第一線路結構係為複數第一線路結構，以分別設於該第一包覆層之相對兩側上，且該至少一第二線路結構係為複數第二線路結構，以分別設於該第二包覆層之相對兩側上。
  6. 如請求項5所述之電子封裝件，其中，該複數第一線路結構之其中一者係具有複數第一電性接觸墊，而另一者係具有複數第一導電凸塊，且該複數第二線路結構之其中一者係具有複數第二導電凸塊，而另一者係具有複數第二電性接觸墊，以令該第二電子模組以該複數第二導電凸塊藉由銲錫材料接置於該第一電子模組之該複數第一電性接觸墊上。
  7. 如請求項6所述之電子封裝件，其中，該堆疊組件復包含包覆該複數第二導電凸塊、銲錫材料與第一電性接觸墊之結合材。
  8. 如請求項6所述之電子封裝件，其中，該堆疊組件復包含包覆該複數第二導電凸塊、銲錫材料、第一電性接觸墊與該第二電子模組之封裝材。
  9. 如請求項6所述之電子封裝件，其中，該堆疊組件復包含包覆該複數第二導電凸塊、銲錫材料與第一電性接觸墊之結合材及包覆該結合材與該第二電子模組之封裝材。
  10. 如請求項1所述之電子封裝件，其中，該第一線路結構或第二線路結構係具有複數電性連接該佈線結構之導電凸塊。
  11. 如請求項1所述之電子封裝件，其中，該第一線路結構或第二線路結構係具有複數電性連接該佈線結構之電性接觸墊。
  12. 一種電子封裝件之製法，係包括：
    提供第一電子模組與第二電子模組，其中，該第一電子模組係包含第一包覆層、嵌埋於該第一包覆層中之第一電子元件、嵌埋於該第一包覆層中之複數第一導電通孔、及至少一設於該第一包覆層上以電性連接該第一電子元件與該複數第一導電通孔之第一線路結構，且該第二電子模組係包含第二包覆層、嵌埋於該第二包覆層中之第二電子元件、嵌埋於該第二包覆層中之複數第二導電通孔、及
    至少一設於該第二包覆層上以電性連接該第二電子元件與該複數第二導電通孔之第二線路結構；
    將該第一電子模組與該第二電子模組相互堆疊，以形成堆疊組件，並使該複數第一導電通孔與該複數第二導電通孔電性導通；
    將該堆疊組件設於一承載板上，且該承載板上形成有複數導電柱，其中，該堆疊組件以該第一電子模組及/或第二電子模組接置於該承載板上；
    形成封裝層於該承載板上，以令該封裝層包覆該複數導電柱與該堆疊組件；
    形成佈線結構於該封裝層上，以令該佈線結構電性連接該複數導電柱與該堆疊組件；以及
    移除該承載板。
  13. 如請求項12所述之電子封裝件之製法，其中，該第一電子模組之構造與該第二電子模組之構造係相同。
  14. 如請求項12所述之電子封裝件之製法，其中，該封裝層、該第一包覆層與該第二包覆層之至少兩者之材質係相同。
  15. 如請求項12所述之電子封裝件之製法，其中，該封裝層、該第一包覆層與該第二包覆層之至少兩者之材質係相異。
  16. 如請求項12所述之電子封裝件之製法，其中，該至少一第一線路結構係為複數第一線路結構，以分別設於該第一包覆層之相對兩側上，且該至少一第二線路結構係為複數第二線路結構，以分別設於該第二包覆層之相對兩側上。
  17. 如請求項16所述之電子封裝件之製法，其中，該複數第一線路結構之其中一者係具有複數第一電性接觸墊，而另一者係具有複數第一導電 凸塊，且該複數第二線路結構之其中一者係具有複數第二導電凸塊，而另一者係具有複數第二電性接觸墊，以令該第二電子模組以該複數第二導電凸塊藉由銲錫材料接置於該第一電子模組之該複數第一電性接觸墊上。
  18. 如請求項17所述之電子封裝件之製法，復包括以結合材包覆該複數第二導電凸塊、銲錫材料與第一電性接觸墊。
  19. 如請求項17所述之電子封裝件之製法，復包括以封裝材包覆該複數第二導電凸塊、銲錫材料、第一電性接觸墊與該第二電子模組。
  20. 如請求項17所述之電子封裝件之製法，復包括先以結合材包覆該複數第二導電凸塊、銲錫材料與第一電性接觸墊，再以封裝材包覆該結合材與該第二電子模組。
  21. 如請求項12所述之電子封裝件之製法，其中，該第一線路結構或第二線路結構係具有複數電性連接該佈線結構之導電凸塊。
  22. 如請求項12所述之電子封裝件之製法，其中，該第一線路結構或第二線路結構係具有複數電性連接該佈線結構之電性接觸墊。
  23. 如請求項12所述之電子封裝件之製法，復包括於該承載板上形成另一佈線結構，以令該堆疊組件接置於該另一佈線結構上。
  24. 如請求項12所述之電子封裝件之製法，其中，該承載板與該複數導電柱係構成為一體成形之金屬件。
TW111129904A 2022-08-09 2022-08-09 電子封裝件及其製法 TWI804411B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111129904A TWI804411B (zh) 2022-08-09 2022-08-09 電子封裝件及其製法
CN202211020517.8A CN117673031A (zh) 2022-08-09 2022-08-24 电子封装件及其制法
US18/063,399 US20240055402A1 (en) 2022-08-09 2022-12-08 Electronic package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111129904A TWI804411B (zh) 2022-08-09 2022-08-09 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TWI804411B TWI804411B (zh) 2023-06-01
TW202407955A true TW202407955A (zh) 2024-02-16

Family

ID=87803425

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129904A TWI804411B (zh) 2022-08-09 2022-08-09 電子封裝件及其製法

Country Status (3)

Country Link
US (1) US20240055402A1 (zh)
CN (1) CN117673031A (zh)
TW (1) TWI804411B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570820B (zh) * 2009-06-09 2017-02-11 史達晶片有限公司 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
TWI600132B (zh) * 2015-11-19 2017-09-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI652787B (zh) * 2017-05-25 2019-03-01 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
CN117673031A (zh) 2024-03-08
US20240055402A1 (en) 2024-02-15
TWI804411B (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
TWI698966B (zh) 電子封裝件及其製法
US10121736B2 (en) Method of fabricating packaging layer of fan-out chip package
TWI649839B (zh) 電子封裝件及其基板構造
TWI733569B (zh) 電子封裝件及其製法
CN107403785B (zh) 电子封装件及其制法
TWI728936B (zh) 電子封裝件及其製法
TW202245185A (zh) 電子封裝件及其製法
US20230395571A1 (en) Electronic package and manufacturing method thereof
CN217062063U (zh) 堆叠封装体
TWI802726B (zh) 電子封裝件及其承載基板與製法
TWI804411B (zh) 電子封裝件及其製法
TW202245202A (zh) 電子模組及其製法與電子封裝件
TW202224122A (zh) 電子封裝件及其製法
TWI790945B (zh) 電子封裝件及其製法
TWI738525B (zh) 電子封裝件及其製法
TWI807420B (zh) 電子裝置及其製造方法
TWI753561B (zh) 電子封裝件及其製法
TWI832571B (zh) 電子封裝件及其製法
TWI807363B (zh) 半導體封裝件之製法
TWI831241B (zh) 電子封裝件及其製法
US20230343691A1 (en) Electronic package
TWI760726B (zh) 電子封裝件及其製法與導電結構
US20230369229A1 (en) Electronic package and manufacturing method thereof
TW202412239A (zh) 電子封裝件及其製法
TW202406031A (zh) 電子封裝件及其製法