TWI807420B

TWI807420B - 電子裝置及其製造方法

Info

Publication number: TWI807420B
Application number: TW110134403A
Authority: TW
Inventors: 賴昶均
Original assignee: 大陸商青島新核芯科技有限公司
Priority date: 2021-09-15
Filing date: 2021-09-15
Publication date: 2023-07-01
Also published as: TW202314961A

Abstract

一種封裝模組及其製造方法暨電子裝置，包括於一內部配置有導電柱的中介層上形成一開口，以容置一電子元件，再以封裝層包覆該電子元件，之後形成一電性連接該導電柱的線路結構於該中介層與該電子元件上，以藉由整合現有線路製程與覆晶製程，即可製作出線路結構與完成垂直堆疊各該封裝模組，以降低製作成本。

Description

電子裝置及其製造方法

本發明係有關一種半導體裝置，尤指一種堆疊多晶片封裝的封裝模組及其製造方法暨電子裝置。

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前應用於晶片封裝領域之技術，包含有例如晶片尺寸構裝(Chip Scale Package，簡稱CSP)、晶片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多晶片模組封裝(Multi-Chip Module，簡稱MCM)等覆晶型態的封裝模組，或將晶片立體堆疊化整合為三維積體電路(3D IC)晶片堆疊技術等。

然而，於習知技術中，製作成本較低的半導體裝置僅能製作出大尺寸封裝規格，而無法滿足微小化的需求，且無法採用較高規格的記憶體元件(如DDR5)，致使功能受限，因而無法滿足多功能的需求。

又，儘管現有半導體裝置可採用例如高頻寬記憶體(High Bandwidth Memory，簡稱HBM)來滿足多功能需求，但其製作過程複雜且製作成本太高，封測代工廠難以獨立完成。

因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之課題。

有鑑於習知技術之問題，本發明提供一種封裝模組，係包括：中介層，其具有開口；至少一導電柱，其貫穿設置於該中介層中；電子元件，其設置於該開口中，且設置有多個導電凸塊；封裝層，其形成於該開口中，以至少圍繞該電子元件；以及線路結構，其設置於該中介層與該電子元件上，並電性連接該導電柱，其中，該導電柱相對於該線路結構的端面具有對應的導電體。

前述之封裝模組中，該線路結構包含一設置於該中介層與該電子元件上的線路層，以及覆蓋該線路層的絕緣保護層。例如，該導電體與該導電凸塊為焊錫材料，且該絕緣保護層為非導電性膠膜；或該導電體與該導電凸塊為金屬塊，且該絕緣保護層為異方性導電膜。

本發明亦提供一種封裝模組之製造方法，步驟包括：提供一中介層，其內配置有至少一導電柱；於該中介層上形成一開口；將具有該開口的該中介層設置於一承載件上；將至少一電子元件設置於外露出該開口的該承載件上，其中，該電子元件設置有多個導電凸塊；於該開口中形成封裝層，以結合該電子元件與該中介層；形成線路結構於該中介層與該電子元件上，並使該線路結構電性連接該導電柱，其中，該導電柱相對於該線路結構的端面具有對應的導電體；以及移除該承載件，以露出該多個導電凸塊及該導電體。

前述之製造方法，還包括於形成該封裝層後，進行薄化製程，以移除該封裝層上方的部分材質，使得該導電柱的另一端面外露於該中介層的表面，且該電子元件外露於該封裝層。

前述之製造方法中，該線路結構包含一設置於該中介層與該電子元件上的線路層、及覆蓋該線路層的絕緣保護層。例如，該導電體與該導電凸塊為焊錫材料，且該絕緣保護層為非導電性膠膜；或該導電體與該導電凸塊為金屬塊，且該絕緣保護層為異方性導電膜。

本發明另提供一種電子裝置，係包括：至少兩個前述的封裝模組，其中，該至少兩個封裝模組互相堆疊，位於上方的該至少兩個封裝模組的其中一封裝模組上的多個導電凸塊及多個導電體透過位於下方的該至少兩個封裝模組的另一封裝模組的線路結構電性連接該另一封裝模組的電子元件與導電柱；電子元件，其以覆晶方式電性連接該其中一封裝模組的線路結構；以及包覆層，其至少圍繞該電子元件及包覆該至少兩個封裝模組。

由上可知，本發明之封裝模組及其製造方法暨電子裝置，主要藉由整合現有線路製程與覆晶製程，即可製作出線路結構與完成垂直堆疊各該封裝模組，以實現多層堆疊的封裝結構，且能降低製作該電子裝置或封裝模組的成本。

10、20、30:中介層

10b、20b:第二表面

2:電子裝置

2a:第一封裝模組

2b:第二封裝模組

2c:第三封裝模組

20a:第一表面

200:開口

21:電子元件

21a:作用面

21b:非作用面

210、410:導電凸塊

22:導電柱

22a、22b:端面

220:開孔

23:導電體

24:封裝層

24a:表面

25:線路結構

250:線路層

251:絕緣保護層

26:電子元件

27:包覆層

9:承載件

90:結合層

L:切割路徑

圖1為本發明的電子裝置的剖面示意圖。

圖2A至圖2F為本發明的封裝模組的製造方法的剖面示意圖。

圖3A至圖3D為本發明的電子裝置的製造方法的剖面示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

圖1為本發明的電子裝置2的剖面示意圖。如圖1所示，該電子裝置2包括：多個相互堆疊的第一封裝模組2a、第二封裝模組2b與第三封裝模組2c、一配置於第三封裝模組2c上的電子元件26、以及一用以圍繞該電子元件26並包覆該第一封裝模組2a、該第二封裝模組2b與該第三封裝模組2c的包覆層27。其中，該電子元件26電性連接該第三封裝模組2c。值得注意的是，該電子裝置2中的封裝模組的數量至少為兩個，且其數量可根據使用者需求增加，亦不以圖2的實施例為限。

該第一封裝模組2a至少包含一中介層20、形成於該中介層20中的開口200、一設置於該開口200中的電子元件21、多個形成於該中介層20中的導電柱22、一填充於該開口200中以至少圍繞該電子元件21的封裝層24、以及一形成於該中介層20上的線路結構25。其中，第二封裝模組2b與第三封裝模組2c的組成與第一封裝模組2a相同，在此不加以描述以精簡說明。

於本實施例中，該些導電柱22上下貫通該中介層20。此外，該第一封裝模組2a、該第二封裝模組2b及該第三封裝模組2c以覆晶方式藉由多個導電體23相互堆疊，且每個封裝模組中的電子元件21能藉由其下方封裝模組的線路結構25佈線連接至上方封裝模組的導電柱22，以形成垂直方向的線路導通路徑。另外，該第一封裝模組2a、該第二封裝模組2b及該第三封裝模組2c之間的電性連接及絕緣連接可視金屬材而選擇相對應的方式。

該包覆層27為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、如環氧樹脂(epoxy)的封裝膠體或封裝材(molding compound)，其可用壓合(lamination)或模壓(molding)的方式包覆該第一封裝模組2a、該第二封裝模組2b及該第三封裝模組2c。

因此，本發明的電子裝置2藉由前述該些封裝模組的設計，以整合現有線路製程與覆晶製程，即可製作出線路結構25與完成垂直堆疊該些封裝模組，故本發明的電子裝置2能進一步地實現多層堆疊的封裝結構，且模組化製作的流程亦有利於降低製作成本。

圖2A至圖2F為本發明的封裝模組2a的製造方法的剖面示意圖。

如圖2A所示，提供一具有多個導電柱22的中介層10，以作為中介板(interposer)。

於本實施例中，該中介層10為半導體板材，如矽板或玻璃板，其具有相對的第一表面20a與第二表面10b，並於該第一表面20a上嵌埋該些導電柱22，其中，該些導電柱22於目前並未連通至該第二表面10b。於本實施例中，可採用矽穿孔(Through Silicon Via，簡稱TSV)製程製作該導電柱22，其主要先於該中介層20的第一表面20a上以蝕刻或雷射方式形成多個開孔220，再填充如銅材的金屬材於該些開孔220中，以供作為該導電柱22。應可理解地，該中介層20也可為其它板材，如絕緣板體，並不限於上述。

此外，該導電柱22的端面22a外露於該中介層20的第一表面20a，以於該導電柱22的外露端面22a上可依需求形成導電體23。例如，該導電體23可為焊錫材料或其它金屬材料的球狀(或凸塊狀)。

如圖2B所示，形成至少一開口(cavity)200於該中介層10中。其中，該開口200貫通該中介層20的第一表面20a與第二表面10b，且被剩餘的中介層30所圍繞。於本實施例中，該開口200可採用機鑽等方式形成。

如圖2C所示，將具有開口200的中介層30設置於一承載件(carrier)9上，再將至少一電子元件21設置於外露出該開口200的承載件9上。於本實施例中，該承載件9可為任意合適的材料所構成(例如為半導體材質的板體等)，其上可依需求形成有一如離形膜或粘膠的結合層90。

此外，具有開口200的中介層30以其第一表面20a結合至該承載件9的結合層90上，且使該導電體23埋入該結合層90中。

另外，該電子元件21為主動元件、被動元件或其二者組合等，其中，該主動元件為例如半導體晶片，且該被動元件為例如電阻、電容及電感。於本實施例中，該電子元件21為半導體晶片，其具有相對的作用面21a與非作用面21b，且其作用面21a上配置有多個導電凸塊210，使該電子元件21以其作用面21a結合至該承載件9上，以令該些導電凸塊210埋入該結合層90中，且令該非作用面21b外露於該開口200。

接著，形成一封裝層(未示於圖2C中)於該承載件9上，以令該封裝層覆蓋中介層30及該開口200中的該電子元件21與外露於該開口200中的該承載件9。

於本實施例中，該封裝層為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)，其可用壓合(lamination)或模壓(molding)的方式形成於該承載件9上、中介層30上及該開口200中。應可理解地，形成該封裝層的材質與該包覆層27的材質可相同或相異。

如圖2D所示，藉由薄化製程(如研磨、切割、蝕刻或其它方式)移除該封裝層24上方的部分材質，以令該導電柱22的另一端面22b外露於該中介層20的第二表面20b，且該電子元件21的非作用面21b外露於該封裝層24。其中，於進行薄化製程中，為了使該中介層20的第二表面20b、該導電柱22的另一端面22b與該電子元件21的非作用面21b齊平該封裝層24的表面24a，可一併移除該中介層10的部分材質、該導電柱22的部分材質與該封裝層24的部分材質，甚至移除該電子元件21的非作用面21b的部分材質中介層。

如圖2E所示，形成一線路結構25於該中介層20、該電子元件21及封裝層24上，以完成位於最底層的該第一封裝模組2a的製作。於本實施例中，該線路結構25包括一設置於該中介層20與該電子元件21上的線路層250及一覆蓋該線路層250的絕緣保護層251。例如，該線路層250可採用線路重布層(redistribution layer，簡稱RDL)規格，其材質為銅，且該絕緣保護層251為非導電性膠膜(Non-Conductive Film，簡稱NCF)或異方性導電膜(Anisotropic Conductive Film，簡稱ACF)。

於本發明的實施例中，當欲製作該第二封裝模組2b及該第三封裝模組2c時，如圖2F所示，更進一步地移除該承載件9及其上的結合層90，以外露出該中介層20的第一表面20a、導電體23、電子元件21的作用面21a及導電凸塊210。

圖3A至圖3C為本發明的電子裝置2的製造方法的剖面示意圖。

如圖3A所示，首先，根據圖2A至圖2E的步驟形成該第一封裝模組2a，再於該第一封裝模組2a上堆疊該第二封裝模組2b，其中，該第一封裝模組2a的線路結構25電性連接該第二封裝模組2b的導電柱22與電子元件21。

另外，該第二封裝模組2b以其中介層20的第一表面20a朝向該第一封裝模組2a，並使得該第二封裝模組2b的導電體23及導電凸塊210埋入設置於該承載件9上的該第一封裝模組2a的絕緣保護層251中，以令該第二封裝模組2b的導電體23及導電凸塊210電性連接該第一封裝模組2a的線路層250。

此外，該第一封裝模組2a、該第二封裝模組2b之間的電性連接及絕緣連接可視金屬材而選擇相對應的方式。例如，若該導電體23與該導電凸塊210為焊錫材料，則該絕緣保護層251可為非導電性膠膜(NCF)；或者，若該導電體23與該導電凸塊210為如銅塊的金屬塊，以形成純金屬接點(Metal/Metal interface)，則該絕緣保護層251可為異方性導電膜(ACF)。

如圖3B所示，於堆疊該第一封裝模組2a、該第二封裝模組2b及該第三封裝模組2c後，將一電子元件26配置於最上側的第三封裝模組2c上。於本實施例中，該電子元件26為主動元件，如半導體晶片，其配置有多個導電凸塊410，使該電子元件26以覆晶方式結合至最上側的該第三封裝模組2c上，以令該些導電凸塊410埋入最上側的該第三封裝模組2c的絕緣保護層251中且電性連接最上側的該第三封裝模組2c的線路層250。此外，可依據該封裝層24的薄化需求與堆疊能力，以達到多層封裝模組的堆疊。

如圖3C所示，形成一包覆層27於該承載件9上，以令該包覆層27包覆該第一封裝模組2a、該第二封裝模組2b、該第三封裝模組2c及該電子元件26。值得注意的是，該包覆層27於覆蓋該第一封裝模組 2a、該第二封裝模組2b、該第三封裝模組2c後，可視用戶對於保護性或厚度考量的需求選擇薄化移除包覆層27的一部份，此時，該電子元件26於薄化後可能處於全部被包覆、部份露出或者部份被移除的狀態。

接著，沿如圖3C所示的切割路徑L進行切單製程，且移除該承載件9及其上的結合層90，以獲取如圖3D所示的多個該電子裝置2。

因此，本發明的電子裝置2的製作方法，主要藉由整合現有RDL製程與覆晶製程，即可製作出線路結構25與完成垂直堆疊各該封裝模組，故本發明的電子裝置2能進一步地實現多層堆疊的封裝結構，，且能降低製作該電子裝置2的成本。

綜上所述，本發明的封裝模組及其製造方法暨電子裝置，適用於各種具垂直封裝結構或形式的產品，尤其是適用需配置同質性晶片(如記憶體)的整合。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。