TWI649839B - 電子封裝件及其基板構造 - Google Patents

電子封裝件及其基板構造 Download PDF

Info

Publication number
TWI649839B
TWI649839B TW106108535A TW106108535A TWI649839B TW I649839 B TWI649839 B TW I649839B TW 106108535 A TW106108535 A TW 106108535A TW 106108535 A TW106108535 A TW 106108535A TW I649839 B TWI649839 B TW I649839B
Authority
TW
Taiwan
Prior art keywords
substrate
silicon
patent application
scope
item
Prior art date
Application number
TW106108535A
Other languages
English (en)
Other versions
TW201836078A (zh
Inventor
鄭子企
羅育民
陳漢宏
林長甫
黃富堂
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106108535A priority Critical patent/TWI649839B/zh
Priority to CN201710181197.7A priority patent/CN108630646A/zh
Priority to US15/590,111 priority patent/US10361150B2/en
Publication of TW201836078A publication Critical patent/TW201836078A/zh
Application granted granted Critical
Publication of TWI649839B publication Critical patent/TWI649839B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種用於3D封裝之基板構造，係包括上側用以承載晶片之含矽基板、以及形成於該含矽基板下側之線路結構，係令該線路結構用以結合銲球之電性接觸墊之規格等同於一般封裝基板於植球墊之規格，以省略習知封裝基板之相關製程。

Description

電子封裝件及其基板構造
本發明係有關一種半導體封裝製程，尤指一種電子封裝件及其基板構造。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前應用於晶片封裝領域之技術，例如晶片尺寸構裝(Chip Scale Package，簡稱CSP)、晶片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多晶片模組封裝(Multi-Chip Module，簡稱MCM)等覆晶型態的封裝模組、或將晶片立體堆疊化整合為三維積體電路(3D IC)晶片堆疊技術等。
第1圖係為習知三維積體電路晶片堆疊之半導體封裝件1之剖面示意圖。首先，提供一具有相對之轉接側10a與置晶側10b之矽中介板(Through Silicon interposer，簡稱TSI)10，且該矽中介板10具有複數連通該置晶側10b與轉接側10a之導電矽穿孔(Through-silicon via，簡稱TSV)100，並於該置晶側10b上形成線路結構11以供接置一具有較小銲錫凸塊130間距之半導體晶片13，再將該矽中介 板10以其轉接側10a透過複數導電元件101設於一具有較大線距之封裝基板18上，並使該封裝基板18電性連接該些導電矽穿孔100，其中，各該導電元件101之間的距離T係為40至70微米，該導電元件101之寬度D係為25至50微米。接著，形成封裝膠體14於該封裝基板18上，以令該封裝膠體14包覆該半導體晶片13與該矽中介板10。最後，形成複數銲球12於該封裝基板18之下側植球墊180，以供接置於一電路板19上，其中，各該植球墊180(或銲球12)之間的距離R係為200至1500微米，且該植球墊180(或銲球12)之最大寬度W係為150至800微米。
前述半導體封裝件1中，由於該半導體晶片13因應需求微小化，致使該矽中介板10之轉接側10a(或置晶側10b)之面積亦越來越小，而當該矽中介板10之轉接側10a(或置晶側10b)之面積極小時，該封裝基板18將影響該半導體封裝件1之翹曲程度。
詳言之，該封裝基板18係為有機材質，故該封裝基板18與該矽中介板10之熱膨脹係數(CTE)不匹配(mismatch)，因而容易發生熱應力不均勻之情況，致使熱循環(thermal cycle)時該封裝基板18產生極大之翹曲(warpage)，以致於發生植球狀況不佳(即該銲球12掉落)、銲球12不沾錫(non-wetting)或該封裝基板18裂開等可靠度問題，進而導致應用該半導體封裝件1之終端電子產品(如電腦、手機等)產生可靠度問題。
再者，該封裝基板18之厚度L極厚(約為100至500微米)，致使習知半導體封裝件1之整體高度會超過1mm(目前封裝件之厚度需求需小於1mm)，且該矽中介板10需藉由該些導電元件101設於該封裝基板18上，致使該半導體封裝件1之整體厚度難以降低，導致應用該半導體封裝件1之電子產品難以符合微小化之需求。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種基板構造，係包括：含矽基板，係具有相對之第一側與第二側以及複數形成於該含矽基板中之導電柱；以及線路結構，係形成於該含矽基板之第一側上且電性連接該導電柱，並具有複數電性接觸墊，其中，各該電性接觸墊之寬度係為150至800微米，且各該電性接觸墊之間的距離係為200至1500微米。
前述之基板構造中，該線路結構係包含有至少一介電層、設於該介電層上之線路層及複數設於該介電層中並電性連接該線路層之導電盲孔，且最外側之該線路層具有該些電性接觸墊。
前述之基板構造中，該含矽基板之長度係為5至125mm，較佳為10至90mm。
前述之基板構造中，該含矽基板之寬度係為5至125mm，較佳為10至90mm。
前述之基板構造中，該含矽基板係定義有相鄰接之穿孔區塊與基板區塊，該基板區塊位於該穿孔區塊周圍，且該些導電柱係位於該穿孔區塊。例如，該些電性接觸墊係位於該穿孔區塊與該基板區塊。較佳地，該穿孔區塊相對該含矽基板之第一側之面積係小於該基板區塊相對該含矽基板之第一側之面積。
前述之基板構造中，較佳地，各該電性接觸墊之間的距離較佳為250至1350微米。
前述之基板構造中，較佳地，各該電性接觸墊之寬度較佳為180至750微米。
前述之基板構造中，復包括形成於該線路結構上之絕緣保護層，且令該些電性接觸墊外露於該絕緣保護層。
前述之基板構造中，復包括形成於該含矽基板之第二側上之絕緣保護層，且令該些導電柱外露於該絕緣保護層。
前述之基板構造中，復包括線路部，係形成於該含矽基板之第二側上且電性連接該導電柱。
本發明亦提供一種電子封裝件，係包括：前述之基板構造；以及電子元件，係設於該含矽基板之第二側上且電性連接該導電柱。
前述之電子封裝件中，復包括形成於該含矽基板之第二側與該電子元件之間之包覆層。
前述之電子封裝件中，復包括第一封裝材，係形成於該含矽基板上且包覆該電子元件，且該第一封裝材可選擇性形成於該含矽基板之第二側與該電子元件之間；或者， 該電子元件之部分表面外露於該第一封裝材。較佳地，該第一封裝材復延伸至該含矽基板之側面。進一步地，該第一封裝材復延伸至該線路結構上。
另一方面，復包括形成於該第一封裝材上之第二封裝材。較佳地，該第二封裝材復延伸至該含矽基板之側面；進一步地，該第二封裝材復延伸至該線路結構上；或者，該電子元件之部分表面外露於該第一與第二封裝材。
前述之電子封裝件中，復包括複數導電元件，係設置且電性連接至該些電性接觸墊。
由上可知，本發明之電子封裝件及其基板構造，主要藉由省略習知封裝基板之設計，使該含矽基板透過該線路結構而能以該些電性接觸墊直接結合電路板，且由於該電子元件與該含矽基板兩者之CTE極匹配，故相較於習知技術，本發明之電子封裝件能避免發生翹曲狀況，以有效提升可靠度，進而提升應用本發明之電子封裝件之終端電子產品之可靠度。
再者，本發明之電子封裝件因省略習知封裝基板，故可大幅降低該電子封裝件之厚度，因而利於降低該電子封裝件之厚度，致使應用本發明之電子封裝件之電子產品能輕易符合微小化之需求。
又，對於封裝製程而言，本發明之電子封裝件因省略習知封裝基板，故能省略習知矽中介板接置於封裝基板之步驟，因而能降低製程時間，進而提高產能。
另外，對於終端產品而言，因省略習知封裝基板，且 本發明之電性接觸墊之佈設規格與習知植球墊之佈設規格大致相同，故僅需針對該含矽基板與該主機板之線路配置進行設計，而無需考量習知封裝基板之線路配置，因而能降低製程時間與製作成本，進而能提高產能及提升終端產品之經濟效益。
1‧‧‧半導體封裝件
10‧‧‧矽中介板
10a‧‧‧轉接側
10b‧‧‧置晶側
100‧‧‧導電矽穿孔
101,22,32‧‧‧導電元件
11,21‧‧‧線路結構
12‧‧‧銲球
13‧‧‧半導體晶片
130‧‧‧銲錫凸塊
14‧‧‧封裝膠體
18‧‧‧封裝基板
180‧‧‧植球墊
19‧‧‧電路板
2,3,4‧‧‧電子封裝件
2a‧‧‧基板構造
20‧‧‧含矽基板
20a‧‧‧第一側
20b‧‧‧第二側
20c,21c‧‧‧側面
200‧‧‧導電柱
201‧‧‧絕緣層
210,410‧‧‧介電層
211,411‧‧‧線路層
212,412‧‧‧導電盲孔
213‧‧‧電性接觸墊
23‧‧‧電子元件
23a‧‧‧作用面
23b‧‧‧非作用面
230‧‧‧電極墊
231‧‧‧導電凸塊
232‧‧‧包覆層
24,34‧‧‧第一封裝材
25‧‧‧第二封裝材
250‧‧‧第二開口
26‧‧‧第一絕緣保護層
260‧‧‧第一開孔
27‧‧‧第二絕緣保護層
270‧‧‧第二開孔
32a‧‧‧導電柱
32b‧‧‧銲錫材料
340‧‧‧第一開口
41‧‧‧線路部
49‧‧‧主機板
A‧‧‧穿孔區塊
a‧‧‧長度
B‧‧‧基板區塊
D,b,W,d‧‧‧寬度
L‧‧‧厚度
T,t,R‧‧‧距離
第1圖係為習知半導體封裝件之剖面示意圖；第2A至2E圖係為本發明之電子封裝件之製法的剖面示意圖；第2A’圖係為對應第2A圖的下視示意圖；第2C圖係為對應第2C’圖之另一實施例之剖面示意圖；第3圖係為對應第2D圖之另一實施例之剖面示意圖；第4圖係為對應第2D圖之其它實施例之剖面示意圖；第5A圖係為對應第3圖之另一實施例之剖面示意圖；以及第5B圖係為對應第2E圖之另一實施例之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝 之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”、“第一”、“第二”、及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2E圖係為本發明之電子封裝件2之製法的剖面示意圖。
如第2A圖所示，提供一含矽基板20，其具有相對之第一側20a與第二側20b，且於該含矽基板20中形成有複數連通該第一與第二側20a,20b之導電柱200。
於本實施例中，該含矽基板20係為如矽中介板體、玻璃或其它基材等之含有矽材之板體，且該導電柱200係為金屬柱，如銅柱。例如，於製作該些導電柱200時，係透過導電矽穿孔(Through-silicon via，簡稱TSV)之製程，先於該含矽基板20之表面上形成複數穿孔，再形成一絕緣層201於該穿孔之孔壁上，之後將導電材(如銅材)填入該穿孔中，以令該導電材形成該導電柱200，且經由整平製程，使該導電柱200之端面齊平該含矽基板20之表面。應可理解地，亦可依需求採用不同之製程製作該導電柱200，並不限於上述。
再者，該含矽基板20係為矩形體，如第2A’圖所示，其長度a係為3至125mm，較佳為10至90mm，且其寬度b係為3至125mm，較佳為10至90mm。
又，該含矽基板20係定義有內、外鄰接之穿孔區塊A與基板區塊B，該基板區塊B位於該穿孔區塊A周圍，且該些導電柱200係位於該穿孔區塊A。具體地，如第2A’圖所示，該含矽基板20之第一側20a之面積可為50x50mm2，且該穿孔區塊A位於該第一側20a之形狀可為面積約5x5mm2之矩形，使該穿孔區塊A位於該第一側20a之面積小於該基板區塊B位於該第一側20a之面積。
另外，該第一側20a可視為轉接側，且該第二側20b視為置晶側。
如第2B圖所示，於該含矽基板20之第一側20a上接觸形成一線路結構21，以形成一基板構造2a。
於本實施例中，該線路結構21係以線路重佈層(Redistribution layer，簡稱RDL)製程依需求佈設，例如位於該穿孔區塊A與該基板區塊B上，故無特別限制。
再者，該線路結構21係包含至少一介電層210、設於該介電層210上之線路層211、及複數設於該介電層210中並電性連接該線路層211之導電盲孔212，且該線路層211包含有複數電性接觸墊213，並使該線路層211藉由部分該導電盲孔212電性連接該導電柱200，其中，各該電性接觸墊213之間的距離t係為200至1500微米，較佳為250至1350微米，且各該電性接觸墊213之最大寬度d係 為150至800微米，較佳為180至750微米。
又，形成該介電層210之材質係為預浸材(prepreg)、感光介質、聚醯亞胺(polyimide，簡稱PI)或聚對二唑苯(Polybenzoxazole，簡稱PBO)或其它合適材質。
另外，該些電性接觸墊213之佈設規格與習知植球墊180之佈設規格大致相同，亦即兩者之距離t,R之大小與寬度d,W之尺寸幾乎一致。
如第2C圖所示，設置至少一電子元件23於該含矽基板20之第二側20b上，並令該電子元件23電性連接該些導電柱200，且形成複數導電元件22於該含矽基板20之第一側20a之線路結構21上，使該些導電元件22位於該穿孔區塊A與該基板區塊B上並電性連接該線路結構21之電性接觸墊213，其中，各該導電元件22之間的距離與各該導電元件22之最大寬度係大致等於該些電性接觸墊213之佈設規格。
於本實施例中，該電子元件23係為半導體材，其可為主動元件、被動元件或其二者組合，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。具體地，該電子元件23係為主動元件，其具有相對之作用面23a與非作用面23b，該作用面23a具有複數電極墊230，且該些電極墊230藉由複數如銲錫材料之導電凸塊231以覆晶方式設於該含矽基板20之第二側20b上並電性連接該些導電柱200，再形成如底膠之包覆層232於該含矽基板20之第二側20b與該電子元件23之間以包覆該些導電凸 塊231；或者，該電子元件可藉由複數銲線(圖略)以打線方式電性連接該些導電柱200；亦或，該電子元件可直接接觸該些導電柱200。然而，有關該電子元件電性連接該導電柱200之方式不限於上述。
再者，該些導電元件22係為銲錫材料，其佈設規格與習知銲球12之佈設規格大致相同，亦即兩者之間距與寬度幾乎一致。或者，如2C’圖所示(或如第3圖所示之電子封裝件3)，該些導電元件32亦可包含導電柱32a及形成該些導電柱32a上之銲錫材料32b，其中，該導電柱32a係為如銅或其它材質之金屬柱。
又，於形成該些導電元件22前，可選擇性先於該線路結構21上形成第一絕緣保護層26，且該第一絕緣保護層26中形成有複數第一開孔260，以令該些電性接觸墊213外露於該些第一開孔260，俾供該些導電元件22形成於外露出該些第一開孔260之電性接觸墊213上；或者，該第一絕緣保護層26形成有一開口(圖未示)，以令該些電性接觸墊213外露於該開口。
另外，如第2C’圖所示，可選擇性於該含矽基板20之第二側20b上以RDL製程形成一線路部41，且該線路部41係包含至少一介電層410、設於該介電層410上之線路層411、及複數設於該介電層410中並電性連接該線路層411與導電柱200之導電盲孔412。
如第2D圖所示，接續第2C圖之製程，形成第一封裝材24於該含矽基板20之第二側20b上，以令該第一封裝 材24包覆該電子元件23。
於本實施例中，形成該第一封裝材24之材質係為絕緣材，例如，聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)。
再者，如第3圖所示，亦可將該第一封裝材24形成於該含矽基板20之第二側20b與該電子元件23之間以包覆該些導電凸塊231，而無需形成該包覆層232。
又，於設置該電子元件23前，可先於該含矽基板20之第二側20b上形成第二絕緣保護層27，且該第二絕緣保護層27形成有複數第二開孔270，以令該些導電柱200之端面外露於該些第二開孔270，俾供該些導電凸塊231接置於外露出該些第二開孔270之導電柱200上。或者，接續第2C’圖之製程，如第4圖所示之電子封裝件4，該第二絕緣保護層27形成於該線路部41之介電層410上，以令該線路部41之線路層411之部分表面外露於該些第二開孔270，俾供該些導電凸塊231接置於外露出該些第二開孔270之線路層411上。
另一方面，如第2E圖所示，亦可選擇性形成第二封裝材25於該第一封裝材24上。於本實施例中，形成該第二封裝材25之材質係為絕緣材，例如，聚醯亞胺(PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)，故該第二封裝材25之材質與該第一封裝材24之材質可相同或不相同。具體地，該第二封裝材25可依需求延伸至該含矽基板20之側面20c與該線路結構21之側 面20c上，甚至延伸至該些導電元件22之部分表面上，且令該些導電元件22外露於該第二封裝材25，俾供接置於一如第4圖所示之主機板49(或如第1圖之電路板19)之電子裝置上，藉此，增加該些導電元件22之結構強度。
應可理解地，如第3圖所示，於製作第一封裝材34時，亦可令該第一封裝材34延伸至該含矽基板20之側面20c與該線路結構21之側面20c上，甚至延伸至該些導電元件32之部分表面上，且令該些導電元件32外露於該第一封裝材34，俾供接置於一如第4圖所示之主機板49之電子裝置上。或者，如第5A圖所示，該第一封裝材34延伸至該線路結構21(或該第一絕緣保護層26)上而未接觸該些導電元件32，以令該些導電元件32外露於該第一封裝材34，例如，該第一封裝材34形成有一容置所有該導電元件32之第一開口340。
再者，如第3圖所示，可選擇性使該電子元件23之部分表面外露於該第一封裝材34，例如，該電子元件23之非作用面23b齊平該第一封裝材34之表面。
同理可知，如第5B圖所示，第2E圖所示之第二封裝材25亦可形成有一容置所有該導電元件32之第二開口250，使該第二封裝材25延伸至該線路結構21(或該第一絕緣保護層26)上而未接觸該導電元件22，以令該些導電元件22外露於該第二封裝材25；或者，如第5B圖所示，第2E圖所示之電子元件21之非作用面21b齊平該第一封裝材24之表面與第二封裝材25之表面，使該電子元件23 之非作用面23b外露於該第一與第二封裝材24,25。
綜上所述，本發明之電子封裝件2,3,4及其基板構造2a係藉由將一般矽中介板進行基板化(如透過該基板區塊B之設計)，以省略習知封裝基板，使該含矽基板20能藉由該線路結構21之電性接觸墊213結合至如主機板49之外部裝置上，亦即該基板構造2a取代習知矽中介板與封裝基板，且由於該電子元件23與該含矽基板20係為半導體材質，因而兩者之CTE極匹配(match)，故相較於習知技術，本發明之電子封裝件2,3,4能避免發生翹曲狀況，以有效提升可靠度，進而提升應用本發明之電子封裝件2,3,4之終端電子產品之可靠度。
再者，本發明之電子封裝件2,3,4因省略習知封裝基板，故可大幅降低該電子封裝件2,3,4之厚度，且該含矽基板20可直接結合該線路結構21(即省略如第1圖所示之習知導電元件101之設置)，更利於降低該電子封裝件2,3,4之厚度，因而應用本發明之電子封裝件2,3,4之電子產品能輕易符合微小化之需求。
又，對於封裝製程而言，本發明之電子封裝件2,3,4因省略習知封裝基板，故能省略習知矽中介板10接置於封裝基板18之步驟，因而能降低製程時間，進而提高產能(throughput)。
另外，對於終端產品而言，因省略習知封裝基板，且本發明之電性接觸墊213之佈設規格與習知植球墊12之佈設規格大致相同，故僅需針對該含矽基板20(或該線路結 構21)與該主機板49之線路配置進行設計，而無需考量習知封裝基板18之線路配置，因而能降低製程時間與製作成本，進而能提高產能及提升終端產品之經濟效益。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (25)

  1. 一種基板構造，係包括：含矽基板，係具有相對之第一側與第二側以及複數形成於該含矽基板中之導電柱；以及線路結構，係形成於該含矽基板之第一側上且電性連接該導電柱，且該線路結構包含有至少一介電層、設於該介電層上之線路層及複數設於該介電層中並電性連接該線路層之導電盲孔，且最外側之該線路層具有複數電性接觸墊，其中，各該電性接觸墊之寬度係為150至800微米，且各該電性接觸墊之間的距離係為200至1500微米。
  2. 如申請專利範圍第1項所述之基板構造，其中，該含矽基板之長度係為3至125mm。
  3. 如申請專利範圍第2項所述之基板構造，其中，該含矽基板之長度較佳為10至90mm。
  4. 如申請專利範圍第1項所述之基板構造，其中，該含矽基板之寬度係為3至125mm。
  5. 如申請專利範圍第4項所述之基板構造，其中，該含矽基板之寬度較佳為10至90mm。
  6. 如申請專利範圍第1項所述之基板構造，其中，該含矽基板係定義有相鄰接之穿孔區塊與基板區塊，該基板區塊位於該穿孔區塊周圍，且該些導電柱係位於該穿孔區塊。
  7. 如申請專利範圍第6項所述之基板構造，其中，該些電性接觸墊係位於該穿孔區塊與該基板區塊。
  8. 如申請專利範圍第6項所述之基板構造，其中，該穿孔區塊相對該含矽基板之第一側之面積係小於該基板區塊相對該含矽基板之第一側之面積。
  9. 如申請專利範圍第1項所述之基板構造，其中，各該電性接觸墊之間的距離較佳為250至1350微米。
  10. 如申請專利範圍第1項所述之基板構造，其中，各該電性接觸墊之寬度較佳為180至750微米。
  11. 如申請專利範圍第1項所述之基板構造，復包括絕緣保護層，係形成於該線路結構上，且令該些電性接觸墊外露於該絕緣保護層。
  12. 如申請專利範圍第1項所述之基板構造，復包括絕緣保護層，係形成於該含矽基板之第二側上，且令該些導電柱外露於該絕緣保護層。
  13. 如申請專利範圍第1項所述之基板構造，復包括線路部，係形成於該含矽基板之第二側上且電性連接該導電柱。
  14. 一種電子封裝件，係包括：如申請專利範圍第1至13項之其中一者所述之基板構造；以及電子元件，係設於該含矽基板之第二側上且電性連接該導電柱。
  15. 如申請專利範圍第14項所述之電子封裝件，復包括形成於該含矽基板之第二側與該電子元件之間之包覆層。
  16. 如申請專利範圍第14項所述之電子封裝件，復包括第一封裝材，係形成於該含矽基板上且包覆該電子元件。
  17. 如申請專利範圍第16項所述之電子封裝件，其中，該第一封裝材復形成於該含矽基板之第二側與該電子元件之間。
  18. 如申請專利範圍第16項所述之電子封裝件，其中，該第一封裝材復延伸至該含矽基板之側面。
  19. 如申請專利範圍第18項所述之電子封裝件，其中，該第一封裝材復延伸至該線路結構上。
  20. 如申請專利範圍第16項所述之電子封裝件，復包括形成於該第一封裝材上之第二封裝材。
  21. 如申請專利範圍第20項所述之電子封裝件，其中，該第二封裝材復延伸至該含矽基板之側面。
  22. 如申請專利範圍第21項所述之電子封裝件，其中，該第二封裝材復延伸至該線路結構上。
  23. 如申請專利範圍第20項所述之電子封裝件，其中，該電子元件之部分表面外露於該第一與第二封裝材。
  24. 如申請專利範圍第16項所述之電子封裝件，其中，該電子元件之部分表面外露於該第一封裝材。
  25. 如申請專利範圍第14項所述之電子封裝件，復包括複數導電元件，係設置且電性連接至該些電性接觸墊。
TW106108535A 2017-03-15 2017-03-15 電子封裝件及其基板構造 TWI649839B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106108535A TWI649839B (zh) 2017-03-15 2017-03-15 電子封裝件及其基板構造
CN201710181197.7A CN108630646A (zh) 2017-03-15 2017-03-24 电子封装件及其基板构造
US15/590,111 US10361150B2 (en) 2017-03-15 2017-05-09 Substrate construction and electronic package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106108535A TWI649839B (zh) 2017-03-15 2017-03-15 電子封裝件及其基板構造

Publications (2)

Publication Number Publication Date
TW201836078A TW201836078A (zh) 2018-10-01
TWI649839B true TWI649839B (zh) 2019-02-01

Family

ID=63521257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108535A TWI649839B (zh) 2017-03-15 2017-03-15 電子封裝件及其基板構造

Country Status (3)

Country Link
US (1) US10361150B2 (zh)
CN (1) CN108630646A (zh)
TW (1) TWI649839B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
KR20200026344A (ko) * 2018-08-29 2020-03-11 삼성전자주식회사 반도체 패키지
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US20210235581A1 (en) * 2019-04-23 2021-07-29 Qing Ding Precision Electronics (Huaian) Co.,Ltd Adapter board and method for making adaptor board
CN111095544B (zh) * 2019-09-06 2022-02-18 深圳市汇顶科技股份有限公司 集成装置及其制备方法
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313255A1 (en) * 2011-06-09 2012-12-13 Vage Oganesian 3D Integration Microelectronic Assembly For Integrated Circuit Devices And Method Of Making Same
US20140284817A1 (en) * 2013-03-21 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
US9224697B1 (en) * 2013-12-09 2015-12-29 Xilinx, Inc. Multi-die integrated circuits implemented using spacer dies
TW201606959A (zh) * 2014-08-08 2016-02-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW201613053A (en) * 2014-08-19 2016-04-01 Intel Corp Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226888B (zh) * 2008-02-15 2010-09-15 日月光半导体制造股份有限公司 散热型芯片封装工艺及其构造
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法
US20140254120A1 (en) * 2009-10-23 2014-09-11 Fujikura Ltd. Device packaging structure and device packaging method
US8435834B2 (en) * 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US9633869B2 (en) * 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
US9397035B2 (en) * 2013-11-20 2016-07-19 Yuci Shen Integrated ingot for TSV substrates and method for making the same
US9355927B2 (en) * 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
TWI560818B (en) * 2014-12-05 2016-12-01 Siliconware Precision Industries Co Ltd Electronic package and the manufacture thereof
TWI654723B (zh) * 2015-02-06 2019-03-21 矽品精密工業股份有限公司 封裝結構之製法
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI614848B (zh) * 2015-08-20 2018-02-11 矽品精密工業股份有限公司 電子封裝結構及其製法
IT201600084419A1 (it) * 2016-08-10 2018-02-10 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313255A1 (en) * 2011-06-09 2012-12-13 Vage Oganesian 3D Integration Microelectronic Assembly For Integrated Circuit Devices And Method Of Making Same
US20140284817A1 (en) * 2013-03-21 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
US9224697B1 (en) * 2013-12-09 2015-12-29 Xilinx, Inc. Multi-die integrated circuits implemented using spacer dies
TW201606959A (zh) * 2014-08-08 2016-02-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW201613053A (en) * 2014-08-19 2016-04-01 Intel Corp Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication

Also Published As

Publication number Publication date
CN108630646A (zh) 2018-10-09
US10361150B2 (en) 2019-07-23
TW201836078A (zh) 2018-10-01
US20180269142A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
TWI649839B (zh) 電子封裝件及其基板構造
TWI645527B (zh) 電子封裝件及其製法
TWI496270B (zh) 半導體封裝件及其製法
TWI570842B (zh) 電子封裝件及其製法
TWI544599B (zh) 封裝結構之製法
TWI698966B (zh) 電子封裝件及其製法
US20150325556A1 (en) Package structure and method for fabricating the same
TWI647796B (zh) 電子封裝件及其製法
TWI733569B (zh) 電子封裝件及其製法
TWI791881B (zh) 電子封裝件及其組合式基板與製法
US20240162169A1 (en) Electronic package and fabrication method thereof
TWM455255U (zh) 具中介層之封裝基板及其封裝結構
TW202123404A (zh) 電子封裝件及其製法
TW201707174A (zh) 電子封裝件及其製法
TWI734401B (zh) 電子封裝件
TWI765778B (zh) 電子封裝件及其製法
TWI567843B (zh) 封裝基板及其製法
TWI600132B (zh) 電子封裝件及其製法
TWI714269B (zh) 電子封裝件及其製法
TWI802726B (zh) 電子封裝件及其承載基板與製法
TWI832508B (zh) 電子封裝件
TWI819440B (zh) 電子封裝件及其製法
TWI847245B (zh) 電子封裝件及其製法
TWI605544B (zh) 基板結構及其製法
TW202412239A (zh) 電子封裝件及其製法