TWI714269B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI714269B
TWI714269B TW108133836A TW108133836A TWI714269B TW I714269 B TWI714269 B TW I714269B TW 108133836 A TW108133836 A TW 108133836A TW 108133836 A TW108133836 A TW 108133836A TW I714269 B TWI714269 B TW I714269B
Authority
TW
Taiwan
Prior art keywords
circuit structure
electronic
electronic component
layer
accommodating space
Prior art date
Application number
TW108133836A
Other languages
English (en)
Other versions
TW202114110A (zh
Inventor
許有毅
楊志仁
江政嘉
林均翰
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW108133836A priority Critical patent/TWI714269B/zh
Priority to CN201910922486.7A priority patent/CN112530901A/zh
Application granted granted Critical
Publication of TWI714269B publication Critical patent/TWI714269B/zh
Publication of TW202114110A publication Critical patent/TW202114110A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種電子封裝件係包括：具有導電柱之第一線路結構、設於該第一線路結構上且具有容置空間之第一電子元件、設於該容置空間中之第二電子元件、包覆該第一電子元件與該導電柱之包覆層、以及形成於該包覆層上之第二線路結構，藉以整合複數電子元件於單一封裝件中。本發明復提供該電子封裝件之製法。

Description

電子封裝件及其製法
本發明係有關一種封裝技術，尤指一種半導體封裝件及其製法。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂開發出不同的立體封裝技術，例如，扇出式封裝堆疊(Fan Out Package on package，簡稱FO PoP)等，以配合各種晶片上大幅增加之輸入/出埠數量，進而將不同功能之積體電路整合於單一封裝結構，此種封裝方式能發揮系統封裝(SiP)異質整合特性，可將不同功用之電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆疊設計達到系統的整合，適合應用於各種輕薄型電子產品。
第1圖係為習知用於PoP之半導體封裝件1的剖面示意圖。如第1圖所示，該半導體封裝件1係包括一具有至少一線路層101之封裝基板10、以及藉由覆晶方式結合於該線路層101上之一半導體元件11。
具體地，該半導體元件11具有相對之作用面11a與非作用 面11b，該作用面11a具有複數電極墊110，以藉由複數如銲錫凸塊12電性連接該電極墊110與該線路層101，並形成底膠13於該半導體元件11與該線路層101之間，以包覆該些銲錫凸塊12。
再者，該封裝基板10上形成有一封裝膠體15，以包覆該底膠13及該半導體元件11，且於該封裝膠體15中形成複數導電通孔14，且令該導電通孔14之端面外露於該封裝膠體15，俾供後續藉由銲球(圖略)結合一如半導體晶片、矽中介板或封裝結構等之電子裝置(圖略)。
然而，習知半導體封裝件1中，若需要更多功能時，於該封裝基板10上需設置更多種類之半導體元件11，此時將增加該封裝基板10之設置面積或增加整體封裝高度(如該封裝膠體15之高度)，因而導致該半導體封裝件1的尺寸增大。
因此，如何克服習知技術之種種缺點，實為目前各界亟欲解決之技術問題。
鑒於上述習知技術之缺失，本發明提供一種電子封裝件，係包括：第一線路結構，係具有相對之第一側與第二側，且該第一側上形成有至少一電性連接該第一線路結構之導電柱；第一電子元件，係結合並電性連接至該第一線路結構之第一側上，其中，該第一電子元件形成有容置空間；第二電子元件，係設於該第一電子元件之容置空間中且未電性連接該第一電子元件；以及包覆層，係形成於該第一線路結構之第一側上，以包覆該第一電子元件與該導電柱，且令該導電柱之端面與該第二電子元件 外露於該包覆層。
本發明復提供一種電子封裝件之製法，係包括：提供一具有相對之第一側與第二側之第一線路結構，其中，該第一側上設有電性連接該第一線路結構之導電柱與第一電子元件；於該第一電子元件上形成容置空間；設置第二電子元件於該第一電子元件之容置空間中，且該第二電子元件未電性連接該第一電子元件；以及形成包覆層於該第一線路結構之第一側上，並令該包覆層包覆該第一電子元件與該導電柱，且使該導電柱之端面與該第二電子元件外露於該包覆層。
前述之電子封裝件及其製法中，該第一電子元件係以覆晶方式設於該第一線路結構之第一側上。
前述之電子封裝件及其製法中，該容置空間係為形成於該第一電子元件上之凹部。
前述之電子封裝件及其製法中，該容置空間中設有屏蔽層，以令該第二電子元件結合於該屏蔽層上。例如，該容置空間中設有隔離層，以令該屏蔽層結合於該隔離層上。
前述之電子封裝件及其製法中，復包括形成複數導電元件於該第一線路結構之第二側上。
前述之電子封裝件及其製法中，復包括形成第二線路結構於該包覆層上，以令該第二線路結構電性連接該導電柱與該第二電子元件。例如，復包括形成複數導電元件於該第二線路結構上。
由上可知，本發明之電子封裝件及其製法，主要藉由該第二電子元件設於該第一電子元件之容置空間中，以利於整合多種晶片於單一 封裝件中，且能縮小該電子封裝件之尺寸。
再者，藉由該屏蔽層設於該容置空間中，使該第二電子元件不會受外界影響，進而提升該電子封裝件之可靠度。
又，藉由在該包覆層之上、下方形成第一與第二線路結構，而無需使用傳統的封裝基板，故可減少該電子封裝件之厚度，並降低生產成本。
另外，藉由該第一與第二線路結構之接觸墊(即該第一與第二線路重佈層之外露表面)作為外接點，可利於控制各該接觸墊之間的距離，以符合細間距的需求，且能避免各該導電元件之間發生橋接。
1‧‧‧半導體封裝件
10‧‧‧封裝基板
101‧‧‧線路層
11‧‧‧半導體元件
11a,21a,22a‧‧‧作用面
11b,21b,22b‧‧‧非作用面
110,210,220‧‧‧電極墊
12‧‧‧銲錫凸塊
13‧‧‧底膠
14‧‧‧導電通孔
15‧‧‧封裝膠體
2‧‧‧電子封裝件
20‧‧‧第一線路結構
20a‧‧‧第一側
20b‧‧‧第二側
200‧‧‧第一絕緣層
201‧‧‧第一線路重佈層
202‧‧‧開孔
21‧‧‧第一電子元件
211,221‧‧‧導電凸塊
22‧‧‧第二電子元件
23‧‧‧導電柱
23a‧‧‧端面
24‧‧‧屏蔽層
25‧‧‧包覆層
25a‧‧‧第一表面
25b‧‧‧第二表面
26‧‧‧第二線路結構
260,260’‧‧‧第二絕緣層
261‧‧‧第二線路重佈層
27,27’‧‧‧導電元件
270‧‧‧凸塊底下金屬層
28‧‧‧隔離層
8‧‧‧支撐板
9‧‧‧承載板
H,h‧‧‧高度
L‧‧‧切割路徑
S‧‧‧容置空間
第1圖係為習知半導體封裝件的剖面示意圖；以及第2A至2H圖係為本發明之電子封裝件之製法的剖面示意圖，其中，第2E’圖係為第2E圖之另一實施例示意圖，第2H’圖係為第2H圖之另一實施例示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀， 並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2H圖係為本發明之電子封裝件2之製法的剖面示意圖。
如第2A圖所示，提供一設於承載板9上之第一線路結構20，該第一線路結構20具有相對之第一側20a與第二側20b，該第一側20a上設有至少一第一電子元件21及複數導電柱23，且該第二側20b結合至該承載板9上。
於本實施例中，該承載板9係為如玻璃之半導體材質之圓形或方形板體，且該第一線路結構20係包括至少一第一絕緣層200與設於該第一絕緣層200上之第一線路重佈層(redistribution layer，簡稱RDL)201。例如，形成該第一線路重佈層201之材質係為銅，且形成該第一絕緣層200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)之介電材。
又，該第一電子元件21係為半導體元件係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。例如，該第一電子元件21係為半導體晶片，其具 有相對之作用面21a與非作用面21b，該作用面21a具有複數電極墊210，且該第一電子元件21以其電極墊210藉由複數導電凸塊211以覆晶方式電性連接該第一線路重佈層201。
另外，該導電柱23設於該第一線路重佈層201上以電性連接該第一線路重佈層201，且形成該導電柱23之材質係為如銅之金屬材或銲錫材。
如第2B圖所示，形成一包覆層25於該第一線路結構20之第一側20a上，以令該包覆層25包覆該第一電子元件21與該些導電柱23，其中，該包覆層25係具有相對之第一表面25a與第二表面25b，且該第一表面25a係結合於該第一線路結構20之第一側20a上。
於本實施例中，該包覆層25係為絕緣材，如聚醯亞胺(Polyimide，簡稱PI)、環氧樹脂(epoxy)之封裝膠體或封裝材(molding compound)，其可用模壓(molding)、壓合(lamination)或塗佈(coating)之方式形成於該第一線路結構20之第一側20a上。
再者，藉由整平製程，如研磨方式，移除該導電柱23之部分材質與該包覆層25之第二表面25b之部分材質，以令該導電柱23之端面23a與該第一電子元件21之非作用面21b外露(如齊平)於該包覆層25之第二表面25b。
如第2C圖所示，形成至少一容置空間S於該第一電子元件21之非作用面21b上。
於本實施例中，該第一電子元件21之部分區域(如非作用面21b之部分區域)並無電路配置，故可以蝕刻、雷射、研磨或其它方式移除 該第一電子元件21之部分材質，以形成凹部，俾供作為該容置空間S。
如第2D圖所示，形成一隔離層28於該容置空間S中，再形成至少一屏蔽層24於該隔離層28上。
於本實施例中，該隔離層28係為絕緣材，且該屏蔽層24係為金屬層或其它適當構造。
再者，該隔離層28與該屏蔽層24係沿該容置空間S之壁面及底部延伸佈設，而未填滿該容置空間S。
如第2E圖所示，置放至少一第二電子元件22於該容置空間S中，以令該第二電子元件22結合於該屏蔽層24上。
於本實施例中，該第二電子元件22係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。例如，該第二電子元件22係為半導體晶片，其具有相對之作用面22a與非作用面22b，該作用面22a設有複數電極墊220，並於該電極墊220上形成如銅柱或錫球之導電凸塊221，且該第二電子元件22係以其非作用面22b結合於該屏蔽層24上，以令該第二電子元件22之作用面22a外露於該包覆層25之第二表面25b。
再者，該第二電子元件22未凸出該容置空間S，例如，該導電凸塊221之表面與該第二電子元件22之非作用面22b之間的高度H等於該容置空間S中具有該屏蔽層24之壁面之長度；或者，如第2E’圖所示，該第二電子元件22之作用面22a與該第二電子元件22之非作用面22b之間的高度h等於該容置空間S中具有該屏蔽層24之壁面之長度，使該導電凸塊221凸出該容置空間S。
又，該第二電子元件22與該第一電子元件21之間係間隔有該屏蔽層24與該隔離層28。
如第2F圖所示，接續第2E圖所示之製程，形成一第二線路結構26於該包覆層25之第二表面25b上，且該第二線路結構26電性連接該些導電柱23與該第二電子元件22之導電凸塊221，而該第二線路結構26未電性連接該屏蔽層24。
於本實施例中，該第二線路結構26係包括複數第二絕緣層260、及設於該第二絕緣層260上之複數第二線路重佈層261，且最外層之第二絕緣層260’可作為防銲層，以令最外層之第二線路重佈層261外露於該防銲層。或者，該第二線路結構26亦可僅包括單一第二絕緣層260及單一第二線路重佈層261。
再者，形成該第二線路重佈層261之材質係為銅，且形成該第二絕緣層260,260’之材質係為如聚對二唑苯(PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)之介電材或如綠漆之防銲材。
又，該第二絕緣層260係填入該容置空間S中以包覆該第二電子元件22。
如第2G圖所示，形成複數如銲球之導電元件27於最外層之第二線路重佈層261上，俾供後續接置如封裝結構或其它結構(如另一封裝件或晶片)之電子裝置(圖略)。
於本實施例中，可形成一凸塊底下金屬層(Under Bump Metallurgy，簡稱UBM，圖略)於最外層之第二線路重佈層261上，以利 於結合該導電元件27。例如，先於最外層之第二絕緣層260’上形成複數開孔，再於該開孔中形成UBM，以結合該導電元件27。
如第2H圖所示，移除該承載板9，再形成複數開孔202於該第一線路結構20之第二側20b上之第一絕緣層200上，以令部分該第一線路層201外露於該些開孔202中。之後，沿如第2G圖所示之切割路徑L進行切單製程，以完成本發明之電子封裝件2。
於本實施例中，可形成複數如銲球之導電元件27’於該第一線路結構20之第二側20b之開孔202中，如第2H’圖所示，俾供後續接置如封裝結構或其它結構(如另一封裝件或晶片)之電子裝置(圖略)。例如，可形成一凸塊底下金屬層(UBM)270於最外層之第二線路重佈層261上，以利於結合該導電元件27’。具體地，如第2H’圖所示，可於第2F圖所示之製程後，先設置一支撐板8於該第二線路結構26上，再移除該承載板9，以形成該些導電元件27’於該開孔中202之第一線路層201上，之後才移除該支撐板8，以進行第2G至2H圖所示之相關製程。
因此，本發明之電子封裝件2之製法係藉由將該第二電子元件22設於該第一電子元件21之容置空間S中，使該電子封裝件2內具有多種功能之晶片，故相較於習知技術，本發明之電子封裝件2不僅可提供更多功能，且可縮小該電子封裝件2之尺寸。
再者，藉由該屏蔽層24位於該第二電子元件22之周圍，使該第二電子元件22不會受外界影響，進而能提升該電子封裝件2之可靠度。另一方面，藉由該屏蔽層24位於該第一電子元件21與第二電子元件22之間，使該第一與第二電子元件21,22不會相互影響，提升該電子封裝 件2之可靠度。
又，該包覆層25之第一與第二表面25a,25b上均形成有線路結構(即該第一與第二線路結構20,26)，因而無需使用習知封裝基板，故可減少該電子封裝件2之厚度，並降低生產成本(即免用習知封裝基板)。
另外，藉由該第一與第二線路結構20,26之接觸墊(即該第一與第二線路重佈層201,261結合導電元件27’,27之處)作為外接點，可利於控制各該接觸墊之間的距離，以符合細間距的需求，且能避免各該導電元件27,27’之間發生橋接。
本發明亦提供一種電子封裝件2，其包括：一第一線路結構20、一第一電子元件21、一第二電子元件22、一包覆層25以及一第二線路結構26。
所述之第一線路結構20係具有相對之第一側20a與第二側20b，該第一側20a上形成有複數導電柱23，且該導電柱23電性連接該第一線路結構20。
所述之第一電子元件21係結合並電性連接至該第一線路結構20，其中，該第一電子元件21形成有一容置空間S。
所述之第二電子元件22係設於該第一電子元件21之容置空間S中且未電性連接該第一電子元件21。
所述之包覆層25係形成於該第一線路結構20之第一側20a上，以令該包覆層25包覆該第一電子元件21與該些導電柱23，且令該導電柱23之端面23a與該第二電子元件22之作用面22a外露於該包覆層25。
所述之第二線路結構26係形成於該包覆層25上，且該第二線路結構26電性連接該導電柱23與該第二電子元件22。
於一實施例中，該第一電子元件21係以覆晶方式設於該第一線路結構20之第一側20a上。
於一實施例中，該容置空間S係為形成於該第一電子元件21上之凹部。
於一實施例中，該容置空間S中設有一屏蔽層24，以令該第二電子元件22結合於該屏蔽層24上。進一步，該容置空間S中設有一隔離層28，以令該屏蔽層24結合於該隔離層28上。
於一實施例中，該電子封裝件2復包括複數導電元件27’，係形成於該第一線路結構20之第二側20b上。
於一實施例中，該電子封裝件2復包括複數導電元件27，係形成於該第二線路結構26上。
綜上所述，本發明之電子封裝件及其製法，係藉由該第一電子元件之容置空間之設計，以將第二電子元件置放於該容置空間中，因而整合多種晶片於單一封裝件中，故不僅使該電子封裝件的尺寸較小，且能增加外接點之數量。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧電子封裝件
20‧‧‧第一線路結構
20a‧‧‧第一側
20b‧‧‧第二側
200‧‧‧第一絕緣層
201‧‧‧第一線路重佈層
202‧‧‧開孔
21‧‧‧第一電子元件
22‧‧‧第二電子元件
23‧‧‧導電柱
24‧‧‧屏蔽層
25‧‧‧包覆層
26‧‧‧第二線路結構
27‧‧‧導電元件
28‧‧‧隔離層
S‧‧‧容置空間

Claims (14)

  1. 一種電子封裝件，係包括：第一線路結構，係具有相對之第一側與第二側，且該第一側上形成有至少一電性連接該第一線路結構之導電柱；第一電子元件，係結合並電性連接至該第一線路結構之第一側上，其中，該第一電子元件形成有凹部，以作為容置空間；第二電子元件，係設於該第一電子元件之容置空間中且未電性連接該第一電子元件；以及包覆層，係形成於該第一線路結構之第一側上，以包覆該第一電子元件與該導電柱，且令該導電柱之端面與該第二電子元件外露於該包覆層。
  2. 如申請專利範圍第1項所述之電子封裝件，其中，該第一電子元件係以覆晶方式設於該第一線路結構之第一側上。
  3. 如申請專利範圍第1項所述之電子封裝件，其中，該容置空間中設有屏蔽層，以供該第二電子元件結合於該屏蔽層上。
  4. 如申請專利範圍第3項所述之電子封裝件，其中，該容置空間中復設有隔離層，以供該屏蔽層結合於該隔離層上。
  5. 如申請專利範圍第1項所述之電子封裝件，復包括形成於該第一線路結構之第二側上之複數導電元件。
  6. 如申請專利範圍第1項所述之電子封裝件，復包括形成於該包覆層上之第二線路結構，且令該第二線路結構電性連接該導電柱與該第二電子元件。
  7. 如申請專利範圍第6項所述之電子封裝件，復包括形成於該第二線路結構上之複數導電元件。
  8. 一種電子封裝件之製法，係包括：提供一具有相對之第一側與第二側之第一線路結構，其中，該第一側上設有電性連接該第一線路結構之導電柱與第一電子元件；於該第一電子元件上形成凹部，以作為容置空間；設置第二電子元件於該第一電子元件之容置空間中，且該第二電子元件未電性連接該第一電子元件；以及形成包覆層於該第一線路結構之第一側上，以令該包覆層包覆該第一電子元件與該導電柱，且使該導電柱之端面與該第二電子元件外露於該包覆層。
  9. 如申請專利範圍第8項所述之電子封裝件之製法，其中，該第一電子元件係以覆晶方式設於該第一線路結構之第一側上。
  10. 如申請專利範圍第8項所述之電子封裝件之製法，其中，該容置空間中設有屏蔽層，以令該第二電子元件結合於該屏蔽層上。
  11. 如申請專利範圍第10項所述之電子封裝件之製法，其中，該容置空間中復設有隔離層，且令該屏蔽層結合於該隔離層上。
  12. 如申請專利範圍第8項所述之電子封裝件之製法，復包括形成複數導電元件於該第一線路結構之第二側上。
  13. 如申請專利範圍第8項所述之電子封裝件之製法，復包括形成第二線路結構於該包覆層上，且令該第二線路結構電性連接該導電柱與該第二電子元件。
  14. 如申請專利範圍第13項所述之電子封裝件之製法，復包括形成複數導電元件於該第二線路結構上。
TW108133836A 2019-09-19 2019-09-19 電子封裝件及其製法 TWI714269B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108133836A TWI714269B (zh) 2019-09-19 2019-09-19 電子封裝件及其製法
CN201910922486.7A CN112530901A (zh) 2019-09-19 2019-09-27 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108133836A TWI714269B (zh) 2019-09-19 2019-09-19 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TWI714269B true TWI714269B (zh) 2020-12-21
TW202114110A TW202114110A (zh) 2021-04-01

Family

ID=74670050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133836A TWI714269B (zh) 2019-09-19 2019-09-19 電子封裝件及其製法

Country Status (2)

Country Link
CN (1) CN112530901A (zh)
TW (1) TWI714269B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774597B (zh) * 2021-10-29 2022-08-11 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201620088A (zh) * 2014-11-25 2016-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
US20160155702A1 (en) * 2014-12-02 2016-06-02 Subtron Technology Co., Ltd. Package structure and manufacturing method thereof
TW201729359A (zh) * 2016-02-05 2017-08-16 矽品精密工業股份有限公司 電子封裝件及其製法
TW201832324A (zh) * 2017-02-16 2018-09-01 矽品精密工業股份有限公司 封裝結構及其製法
WO2019115171A1 (en) * 2017-12-12 2019-06-20 RF360 Europe GmbH Electric device with two or more chip components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201620088A (zh) * 2014-11-25 2016-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
US20160155702A1 (en) * 2014-12-02 2016-06-02 Subtron Technology Co., Ltd. Package structure and manufacturing method thereof
TW201729359A (zh) * 2016-02-05 2017-08-16 矽品精密工業股份有限公司 電子封裝件及其製法
TW201832324A (zh) * 2017-02-16 2018-09-01 矽品精密工業股份有限公司 封裝結構及其製法
WO2019115171A1 (en) * 2017-12-12 2019-06-20 RF360 Europe GmbH Electric device with two or more chip components

Also Published As

Publication number Publication date
CN112530901A (zh) 2021-03-19
TW202114110A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
TWI645527B (zh) 電子封裝件及其製法
TWI725452B (zh) 電子封裝件及其製法
TWI569390B (zh) 電子封裝件及其製法
TWI649839B (zh) 電子封裝件及其基板構造
TWI730917B (zh) 電子封裝件及其製法
TWI740305B (zh) 電子封裝件及其製法
CN111952274B (zh) 电子封装件及其制法
TWI791881B (zh) 電子封裝件及其組合式基板與製法
TWI579984B (zh) 電子封裝件及其製法
TWI647798B (zh) 電子封裝件及其製法
TWI714269B (zh) 電子封裝件及其製法
TWI600132B (zh) 電子封裝件及其製法
TWI765778B (zh) 電子封裝件及其製法
TWI753561B (zh) 電子封裝件及其製法
TWI718801B (zh) 電子封裝件之製法
TW202029448A (zh) 電子封裝件及其封裝基板與製法
TWI788230B (zh) 電子封裝件及其製法
TWI818458B (zh) 電子封裝件及其製法
TWI826091B (zh) 電子封裝件及其製法
TWI760227B (zh) 電子封裝件及其製法
TWI809787B (zh) 電子封裝件及其製法
TWI767770B (zh) 電子封裝件及其製法
TWI778406B (zh) 電子封裝件及其製法
TW202326985A (zh) 電子封裝件及其製法
TW202412239A (zh) 電子封裝件及其製法