TW201832324A - 封裝結構及其製法 - Google Patents
封裝結構及其製法 Download PDFInfo
- Publication number
- TW201832324A TW201832324A TW106105041A TW106105041A TW201832324A TW 201832324 A TW201832324 A TW 201832324A TW 106105041 A TW106105041 A TW 106105041A TW 106105041 A TW106105041 A TW 106105041A TW 201832324 A TW201832324 A TW 201832324A
- Authority
- TW
- Taiwan
- Prior art keywords
- package structure
- carrier
- electronic component
- cover member
- structure according
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 46
- 238000005253 cladding Methods 0.000 claims description 30
- 239000011247 coating layer Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 9
- 230000017525 heat dissipation Effects 0.000 abstract description 5
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 10
- 238000000465 moulding Methods 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- SZUVGFMDDVSKSI-WIFOCOSTSA-N (1s,2s,3s,5r)-1-(carboxymethyl)-3,5-bis[(4-phenoxyphenyl)methyl-propylcarbamoyl]cyclopentane-1,2-dicarboxylic acid Chemical compound O=C([C@@H]1[C@@H]([C@](CC(O)=O)([C@H](C(=O)N(CCC)CC=2C=CC(OC=3C=CC=CC=3)=CC=2)C1)C(O)=O)C(O)=O)N(CCC)CC(C=C1)=CC=C1OC1=CC=CC=C1 SZUVGFMDDVSKSI-WIFOCOSTSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 229940126543 compound 14 Drugs 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一種封裝結構之製法，係於一承載件上接置一遮蓋件，以遮蔽至少一位於該承載件上之電子元件，且該承載件以複數導電元件結合至金屬架上，俾藉由該遮蓋件之設計，提高該封裝結構之散熱效率，並對該電子元件提供EMI屏蔽的效果。本發明復提供該封裝結構。
Description
本發明係關於一種封裝結構，特別是關於一種堆疊之封裝結構及其製法。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品之開發亦朝向高密度、高性能以及輕、薄、短、小之趨勢，為此，業界發展出各式整合多晶片的封裝態樣，以期能符合電子產品輕薄短小與高密度的要求。
第1圖係為習知半導體封裝結構1的剖視示意圖。如第1圖所示，該半導體封裝結構1之製法係於一基板10之上、下兩側設置半導體元件11與被動元件11’，再以封裝膠體14包覆該些半導體元件11與被動元件11’，並使該基板10之接點(I/O)100外露於該封裝膠體(molding compound)14，之後形成複數銲球13於該些接點100上，以於後續製程中，該半導體封裝結構1透過該銲球13接置如電路板或另一線路板之電子裝置(圖略)。
惟，習知半導體封裝結構1中，由於該封裝膠體14的模壓(molding)範圍縮減以外露該些接點100，因而需視 該半導體封裝結構1之尺寸而使用特定尺寸之模壓模具，故單一模壓模具無法適用於各種半導體封裝結構1之尺寸，因而增加生產成本。
又，該些半導體元件11與被動元件11’包覆於該封裝膠體14中，致使該些半導體元件11與被動元件11’之散熱效果不佳。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明係提供一種封裝結構，係包括：承載件；電子元件，係接置於該承載件上；複數導電元件，係接置於該承載件上；遮蓋件，係接置於該承載件上並覆蓋該電子元件；以及金屬架，係包含有複數電性接觸墊，以供該複數導電元件結合至該複數電性接觸墊上。
本發明復提供一種封裝結構之製法，係包括：提供一包含承載件以及接置於該承載件上之電子元件與複數導電元件的電子組件；接置遮蓋件於該承載件上以覆蓋該電子元件；以及將該電子組件透過該導電元件結合至一包含有複數電性接觸墊之金屬架上，以供該複數導電元件接置於該複數電性接觸墊上。
前述之封裝結構及其製法中，該金屬架係為導線架。
前述之封裝結構及其製法中，該金屬架復包含對應該電子元件位置之板體，且令該複數電性接觸墊位於該板體 之周圍。該板體係結合至該遮蓋件上。
前述之封裝結構及其製法中，該遮蓋件藉由中介層結合至該電子元件上。
前述之封裝結構及其製法中，復包括支撐件，係接置於該承載件上，以令該遮蓋件抵靠於該支撐件上。例如，該支撐件設於兩該電子元件之間，且該支撐件接地。
前述之封裝結構及其製法中，復包括包覆層，係形成於該承載件與該金屬架之間，以包覆該遮蓋件與該些導電元件，且令該電性接觸墊外露出該包覆層。例如，該遮蓋件外露該包覆層或未外露該包覆層；或者，該電性接觸墊外露於該包覆層之側面。
前述之封裝結構及其製法中，該承載件具有相對之第一側及第二側，且該電子元件包含有分別接置於該第一側及第二側上之第一電子元件及第二電子元件，以供遮蓋件接置於該第二側上並覆蓋該第二電子元件。例如，該承載件之第一側形成有包覆層；或者，該金屬架係設於該承載件之第一側及/或第二側上。
另外，前述之封裝結構及其製法中，該遮蓋件電性連接該承載件。該遮蓋件係覆蓋複數該電子元件。該遮蓋件設於兩該電子元件之間。該遮蓋件接地。
由上可知，本發明之封裝結構及其製法中，主要藉由將電子組件透過複數導電元件結合於包含有複數電性接觸墊之金屬架上，使該金屬架之電性接觸墊作為電性接點，故相較於習知技術，本發明可利用通用模壓模具形成包覆 電子元件件之包覆層，而無需配合封裝結構之尺寸選擇不同模具，因而能有效降低生產成本。
再者，藉由在承載件上設置覆蓋電子元件之遮蓋件之設計，可提高該封裝結構之散熱效率，並對該電子元件提供EMI屏蔽的效果。
1‧‧‧半導體封裝結構
10‧‧‧基板
100‧‧‧接點
11‧‧‧半導體元件
11’‧‧‧被動元件
13‧‧‧銲球
14‧‧‧封裝膠體
2,3,3’,3”,4‧‧‧封裝結構
2a‧‧‧電子組件
20‧‧‧承載件
20a‧‧‧第一側
20b‧‧‧第二側
200‧‧‧線路層
21,21’,41‧‧‧第一電子元件
210,220‧‧‧導電凸塊
22,42‧‧‧第二電子元件
221‧‧‧底膠
23,23’,23”‧‧‧導電元件
24‧‧‧第一包覆層
25,25”,45‧‧‧金屬架
250‧‧‧電性接觸墊
251‧‧‧板體
26‧‧‧第二包覆層
26a‧‧‧第一表面
26b‧‧‧第二表面
26c‧‧‧側面
27,47‧‧‧支撐件
28‧‧‧遮蓋件
280,29‧‧‧中介層
第1圖係為習知半導體封裝結構之剖面示意圖；第2A至2C圖係為本發明之封裝結構之製法之剖面示意圖；第3A圖係為對應第2C圖之後續製程之剖面示意圖；第3B圖係為對應第3A圖之另一實施例之剖面示意圖；第3C圖係為對應第3A圖之又一實施例之剖面示意圖；第4圖係為對應第2C圖之另一實施例之剖面示意圖；第5A圖係為對應第2C圖之下視示意圖；以及第5B圖係為對應第5A圖之另一實施例之示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定 條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」、及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2C圖係為本發明之封裝結構2之製法之剖面示意圖。
如第2A圖所示，提供一電子組件2a，其包含一承載件20、以及設於該承載件20上之第一電子元件21,21’、第二電子元件22、導電元件23與支撐件27。
所述之承載件20係具有相對之第一側20a與第二側20b。於本實施例中，該承載件20例如為具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，其具有複數線路層200，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。應可理解地，該承載件20亦可為其它可供承載如晶片等電子元件之承載單元，例如導線架(leadframe)，並不限於上述。
所述之第一電子元件21,21’係設於該承載件20之第一側20a上。於本實施例中，該第一電子元件21,21’係為主動元件(如標號21)、被動元件(如標號21’)或其二者組合等，其中，該主動元件係例如半導體晶片，且該被 動元件係例如電阻、電容及電感。例如，該第一電子元件21係藉由複數如銲錫材料之導電凸塊210以覆晶方式設於該線路層200上並電性連接該線路層200；或者，該第一電子元件21可藉由複數銲線(圖略)以打線方式電性連接該線路層200；亦或，該第一電子元件21’可直接接觸該線路層200。然而，有關該第一電子元件21,21’電性連接該承載件20之方式不限於上述。
於該承載件20上設置第一電子元件21,21’後，復可形成包覆該第一電子元件21,21’之第一包覆層24。於本實施例中，形成該第一包覆層24之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)。於其它實施例中，該電子組件2a可不形成該第一包覆層24。
於形成該第一包覆層24後可於該承載件20上設置第二電子元件22、導電元件23及支撐件27。
所述之第二電子元件22係設於該承載件20之第二側20b上。於本實施例中，該第二電子元件22係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。例如，該第二電子元件22係藉由複數如銲錫材料之導電凸塊220以覆晶方式設於該線路層200上；或者，該第二電子元件22可藉由複數銲線(圖略)以打線方式電性連接該線路層200。然而，有關該第二電子元件22電性連接該承載件20之方式不限於上述。
所述之導電元件23係設於該承載件20之第二側20b之線路層200上。於本實施例中，該導電元件23係為銲球(solder ball)，但不限於上述。
所述之支撐件27係設於該承載件20之第二側20b上，並位於該第二電子元件22之周圍。於本實施例中，該支撐件27係為金屬框架(或其它材質框架)並電性連接(如接地)該承載件20，且該導電元件23位於該支撐件27外側。
如第2B圖所示，形成底膠221於該第二電子元件22與該承載件20之第二側20b之間，以包覆該些導電凸塊220。接著，設置一遮蓋件28於該承載件20之第二側20b上以覆蓋該第二電子元件22。
於本實施例中，該遮蓋件28係為金屬蓋，其抵靠該支撐件27以利於架設並電性連接(如接地)該承載件20，且藉由一中介層280以結合至該第二電子元件22上。例如，該中介層280係例如為薄膜(film)、環氧樹脂(epoxy)或熱介面材料(thermal interface material，簡稱TIM)。
如第2C圖所示，將該電子組件2a以其導電元件23結合至一金屬架25上，且該遮蓋件28亦結合至該金屬架25上，以形成一封裝結構2。
於本實施例中，該金屬架25係例如為導線架(leadframe)，其包含一板體251及複數位於該板體251周圍且相分離之電性接觸墊250，並令該些電性接觸墊250結合各該導電元件23，且該板體251係對應該第二電子元 件22之位置，以令該遮蓋件28藉由另一中介層29結合至該板體251上。具體地，該板體251係與該些電性接觸墊250相分離，且如第5A圖所示，該些電性接觸墊250係圍繞該板體251之周圍。應可理解地，於該板體251之周圍可環繞多圈之電性接觸墊250，如第5B圖所示之兩環圈。
再者，於後續製程中，可於該些電性接觸墊250上形成有如銲球之銲錫材料(圖略)，俾供接置如電路板或另一線路板之電子裝置。
因此，本發明之封裝結構製法係藉由該遮蓋件28接地之設計，可對該第二電子元件22提供電磁干擾(Electromagnetic Interference，簡稱EMI)屏蔽(shielding)的效果。
再者，該封裝結構2可藉由該板體251傳導該第二電子元件22之熱量，以提升散熱效果。
於其它實施例中，如第3A圖所示，可於後續製程中，選擇性地形成一第二包覆層26於該承載件20第二側20b與該金屬架25之間，使該第二包覆層26包覆該遮蓋件28與該些導電元件23。
於本實施例中，形成該第二包覆層26之材質係為聚醯亞胺(polyimide，簡稱PI)、環氧樹脂(epoxy)或封裝材(molding compound)，且該第二包覆層26具有相對之第一表面26a與第二表面26b，使該第二包覆層26以其第二表面26b結合該承載件20之第二側20b，且該金屬架25嵌設於該第二包覆層26之第一表面26a，並使該些電性接觸 墊250外露於該第二包覆層26之第一表面26a(例如，該些電性接觸墊250之下表面齊平該第二包覆層26之第一表面26a)，以於該些電性接觸墊250之外露表面上形成有如銲球之銲錫材料(圖略)，俾供接置如電路板或另一線路板之電子裝置。
應可理解地，該第二包覆層26之材質與該第一包覆層24之材質可相同或不相同。
再者，若於第2A圖之製程中，該電子組件2a未形成該第一包覆層24，則於形成該第二包覆層26時，該第二包覆層26復包覆該些第一電子元件21,21’，如第3B圖所示，以形成另一封裝結構3’。
又，如第3C圖所示，設置於該承載件20上之導電元件23’,23”亦可為銅核心球(Cu core ball)、被動元件或金屬件(如柱狀、塊狀或針狀)等。具體地，左側之導電元件23’係為銅核心球，而右側之導電元件23”係為被動元件，例如電阻、電容及電感，圖中係以去耦合電容(decoupling capacitor)為例。
另外，該承載件20之第一側20a之線路層200上亦可形成導電元件23，如第3C圖所示，且結合至另一金屬架25”。
於另一實施例中，亦可省略該支撐件27，而令遮蓋件28結合至該第二電子元件22上，如第3C圖所示。
因此，本發明之封裝結構之製法係藉由該金屬架25作為電性接點，故無需配合該封裝結構2,3,3’,3”之尺寸 而使用特定尺寸之模壓模具，亦即可透過通用之模壓模具形成該第二包覆層26，而降低生產成本。
於其它實施例中，該支撐件27(或該遮蓋件28)可包圍(覆蓋)複數第二電子元件42，如第4圖所示，另可於兩該第二電子元件42之間設置支撐件47(或該遮蓋件28)，並使該支撐件47(或該遮蓋件28)接地，以提供各該第二電子元件42之間EMI屏蔽的效果。
再者，該金屬架45可不具有板體251，使該遮蓋件28外露該第二包覆層26(圖未示)或未外露該第二包覆層26(如第4圖所示)。
又，該電性接觸墊250亦可外露於該第二包覆層26之側面26c，如第4或5A圖所示，以成為類似四方平面無引腳封裝(Quad Flat No-leads，簡稱QFN)結構。
本發明復提供一種封裝結構2,3,3’,3”,4，其包括：一承載件20、第一電子元件21,21’、第二電子元件22,42、複數導電元件23,23’,23”、至少一金屬架25,25”,45以及一遮蓋件28。
所述之承載件20係具有相對之第一側20a與第二側20b。
所述之第一電子元件21,21’係接置於該承載件20之第一側20a上。所述之第二電子元件22,42係接置於該承載件20之第二側20b上。
所述之導電元件23,23’,23”係接置於該承載件20之第一側20a及/或該第二側20b上。
所述之金屬架25,25”,45係包含有複數結合至該些導電元件23上之電性接觸墊250。
所述之遮蓋件28係接置於該承載件20之第二側20b上並覆蓋該第二電子元件22,42。
於一實施例中，該金屬架25,25”,45係為導線架。
於一實施例中，該金屬架25復包含對應該第二電子元件22位置之板體251。例如，該電性接觸墊250與該板體251相分離。或者，該板體251係結合至該遮蓋件28上，例如，該板體251藉由一中介層29結合至該遮蓋件28上。
於一實施例中，該遮蓋件28藉由一中介層280結合至該第二電子元件22上。
於一實施例中，由第4圖可推知，該遮蓋件28係覆蓋複數第二電子元件42。
於一實施例中，該封裝結構2,3,3’,4復包括一支撐件27,47，係接置於該承載件20之第二側20b上，以令該遮蓋件28抵靠於該支撐件27上。例如，該支撐件47係位於至少兩該第二電子元件42之間。
於一實施例中，該封裝結構3,3’,3”,4復包括一第二包覆層26，係形成於該承載件20與該金屬架25,45之間，以包覆該遮蓋件28與該些導電元件23,23’,23”。例如，該電性接觸墊250係外露於該第二包覆層26之第一表面26a(及側面26c)。
綜上所述，本發明之封裝結構及其製法，係藉由該金屬架作為電性接點，故可使用通用模壓模具形成該第二包 覆層，而降低生產成本。
再者，藉由該支撐件(或該遮蓋件)可提高電子元件之散熱效率，並提供電子元件EMI屏蔽的效果。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改，且前述各實施例之內容可再相互組合應用。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
Claims (36)
- 一種封裝結構，係包括：承載件；電子元件，係接置於該承載件上；複數導電元件，係接置於該承載件上；遮蓋件，係接置於該承載件上並覆蓋該電子元件；以及金屬架，係包含有複數電性接觸墊，以供該複數導電元件結合至該複數電性接觸墊上。
- 如申請專利範圍第1項所述之封裝結構，其中，該金屬架係為導線架。
- 如申請專利範圍第1項所述之封裝結構，其中，該金屬架復包含有對應該電子元件位置之板體，且令該複數電性接觸墊位於該板體周圍。
- 如申請專利範圍第3項所述之封裝結構，其中，該板體係結合至該遮蓋件上。
- 如申請專利範圍第1項所述之封裝結構，其中，該遮蓋件藉由中介層結合至該電子元件上。
- 如申請專利範圍第1項所述之封裝結構，復包括接置於該承載件上之支撐件，且令該遮蓋件抵靠於該支撐件上。
- 如申請專利範圍第6項所述之封裝結構，其中，該支撐件設於兩該電子元件之間。
- 如申請專利範圍第6項所述之封裝結構，其中，該支撐 件接地。
- 如申請專利範圍第1項所述之封裝結構，復包括包覆層，係形成於該承載件與該金屬架之間，以包覆該遮蓋件與該複數導電元件，且令該電性接觸墊外露出該包覆層。
- 如申請專利範圍第9項所述之封裝結構，其中，該遮蓋件外露該包覆層或未外露該包覆層。
- 如申請專利範圍第9項所述之封裝結構，其中，該電性接觸墊外露於該包覆層之側面。
- 如申請專利範圍第1項所述之封裝結構，其中，該承載件具有相對之第一側及第二側，且該電子元件包含有分別接置於該第一側及第二側上之第一電子元件及第二電子元件，以供遮蓋件接置於該第二側上並覆蓋該第二電子元件。
- 如申請專利範圍第12項所述之封裝結構，其中，該承載件之第一側形成有包覆層。
- 如申請專利範圍第12項所述之封裝結構，其中，該金屬架係設於該承載件之第一側及/或第二側上。
- 如申請專利範圍第1項所述之封裝結構，其中，該遮蓋件電性連接該承載件。
- 如申請專利範圍第1項所述之封裝結構，其中，該遮蓋件係覆蓋複數該電子元件。
- 如申請專利範圍第1項所述之封裝結構，其中，該遮蓋件設於兩該電子元件之間。
- 如申請專利範圍第1項所述之封裝結構，其中，該遮蓋件接地。
- 一種封裝結構之製法，係包括：提供一包含承載件以及接置於該承載件上之電子元件與複數導電元件的電子組件；接置遮蓋件於該承載件上以覆蓋該電子元件；以及將該電子組件透過該複數導電元件結合至一包含有複數電性接觸墊之金屬架上，以供該複數導電元件接置於該複數電性接觸墊上。
- 如申請專利範圍第19項所述之封裝結構之製法，其中，該金屬架係為導線架。
- 如申請專利範圍第19項所述之封裝結構之製法，其中，該金屬架復包含有對應該電子元件位置之板體，且令該複數電性接觸墊位於該板體周圍。
- 如申請專利範圍第21項所述之封裝結構之製法，其中，該板體係結合至該遮蓋件上。
- 如申請專利範圍第19項所述之封裝結構之製法，其中，該遮蓋件藉由中介層結合至該電子元件上。
- 如申請專利範圍第19項所述之封裝結構之製法，復包括於該承載件上接置支撐件，以令該遮蓋件抵靠於該支撐件上。
- 如申請專利範圍第24項所述之封裝結構之製法，其中，該支撐件設於兩該電子元件之間。
- 如申請專利範圍第24項所述之封裝結構之製法，其 中，該支撐件接地。
- 如申請專利範圍第19項所述之封裝結構之製法，復包括於該承載件與該金屬架之間形成包覆該遮蓋件與該複數導電元件之包覆層，且令該電性接觸墊外露出該包覆層。
- 如申請專利範圍第27項所述之封裝結構之製法，其中，該遮蓋件外露該包覆層或未外露該包覆層。
- 如申請專利範圍第27項所述之封裝結構之製法，其中，該電性接觸墊外露於該包覆層之側面。
- 如申請專利範圍第19項所述之封裝結構之製法，其中，該承載件具有相對之第一側及第二側，且該電子元件包含有分別接置於該第一側及第二側上之第一電子元件及第二電子元件，以供遮蓋件接置於該第二側上並覆蓋該第二電子元件。
- 如申請專利範圍第30項所述之封裝結構之製法，其中，該承載件之第一側形成有包覆層。
- 如申請專利範圍第30項所述之封裝結構之製法，其中，該金屬架係設於該承載件之第一側及/或第二側上。
- 如申請專利範圍第19項所述之封裝結構之製法，其中，該遮蓋件電性連接該承載件。
- 如申請專利範圍第19項所述之封裝結構之製法，其中，該遮蓋件係覆蓋複數該電子元件。
- 如申請專利範圍第19項所述之封裝結構之製法，其中，該遮蓋件設於兩該電子元件之間。
- 如申請專利範圍第19項所述之封裝結構之製法，其中，該遮蓋件接地。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106105041A TWI645518B (zh) | 2017-02-16 | 2017-02-16 | 封裝結構及其製法 |
| CN201710120094.XA CN108447829B (zh) | 2017-02-16 | 2017-03-02 | 封装结构及其制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106105041A TWI645518B (zh) | 2017-02-16 | 2017-02-16 | 封裝結構及其製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201832324A true TW201832324A (zh) | 2018-09-01 |
| TWI645518B TWI645518B (zh) | 2018-12-21 |
Family
ID=63190710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106105041A TWI645518B (zh) | 2017-02-16 | 2017-02-16 | 封裝結構及其製法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108447829B (zh) |
| TW (1) | TWI645518B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI714269B (zh) * | 2019-09-19 | 2020-12-21 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TWI732509B (zh) * | 2020-04-01 | 2021-07-01 | 矽品精密工業股份有限公司 | 電子封裝件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201123396A (en) * | 2009-12-24 | 2011-07-01 | Chipsip Technology Co Ltd | Package structure with shielding |
| US9911715B2 (en) * | 2013-12-20 | 2018-03-06 | Cyntec Co., Ltd. | Three-dimensional package structure and the method to fabricate thereof |
| US9190367B1 (en) * | 2014-10-22 | 2015-11-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and semiconductor process |
| TWI581380B (zh) * | 2015-07-20 | 2017-05-01 | 矽品精密工業股份有限公司 | 封裝結構及屏蔽件與其製法 |
-
2017
- 2017-02-16 TW TW106105041A patent/TWI645518B/zh active
- 2017-03-02 CN CN201710120094.XA patent/CN108447829B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI714269B (zh) * | 2019-09-19 | 2020-12-21 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TWI732509B (zh) * | 2020-04-01 | 2021-07-01 | 矽品精密工業股份有限公司 | 電子封裝件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108447829A (zh) | 2018-08-24 |
| TWI645518B (zh) | 2018-12-21 |
| CN108447829B (zh) | 2020-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI663701B (zh) | 電子封裝件及其製法 | |
| TWI590392B (zh) | 電子封裝件及其製法 | |
| TWI611542B (zh) | 電子封裝結構及其製法 | |
| TWI652787B (zh) | 電子封裝件及其製法 | |
| US9907186B1 (en) | Electronic package structure and method for fabricating the same | |
| TW201415587A (zh) | 半導體裝置的熱能管理結構及其製造方法 | |
| TW201501265A (zh) | 層疊式封裝件及其製法 | |
| TW201812932A (zh) | 電子封裝件及其製法 | |
| TW201434121A (zh) | 封裝基板及其製法暨半導體封裝件及其製法 | |
| TW201318118A (zh) | 半導體封裝件及其製法 | |
| TWI640068B (zh) | 電子封裝件及其製法 | |
| TWI645518B (zh) | 封裝結構及其製法 | |
| TWI732509B (zh) | 電子封裝件 | |
| TWI767243B (zh) | 電子封裝件 | |
| TWI587465B (zh) | 電子封裝件及其製法 | |
| TWI610402B (zh) | 電子封裝結構及其製法 | |
| TW201904011A (zh) | 電子封裝件及其製法 | |
| TWI637536B (zh) | 電子封裝結構及其製法 | |
| TW201508877A (zh) | 半導體封裝件及其製法 | |
| TWI628756B (zh) | 封裝結構及其製作方法 | |
| TW201725656A (zh) | 晶片封裝結構及其製作方法 | |
| TWI591788B (zh) | 電子封裝件之製法 | |
| TW201822331A (zh) | 電子封裝件 | |
| TWI615927B (zh) | 電子封裝件暨基板結構及其製法 | |
| TW201709438A (zh) | 電子封裝件及其製法 |