CN110556354B - 封装件基板及其制造方法 - Google Patents

封装件基板及其制造方法 Download PDF

Info

Publication number
CN110556354B
CN110556354B CN201811011785.7A CN201811011785A CN110556354B CN 110556354 B CN110556354 B CN 110556354B CN 201811011785 A CN201811011785 A CN 201811011785A CN 110556354 B CN110556354 B CN 110556354B
Authority
CN
China
Prior art keywords
support member
layer
package substrate
conductive trace
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811011785.7A
Other languages
English (en)
Other versions
CN110556354A (zh
Inventor
金相勳
吴隆
高永国
金圭默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110556354A publication Critical patent/CN110556354A/zh
Application granted granted Critical
Publication of CN110556354B publication Critical patent/CN110556354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

本公开的实施例提供一种封装件基板及其制造方法，所述封装件基板包括：支撑部件，具有位于彼此相反的位置的第一面及第二面，并包括连接所述第一面及第二面的腔室，并包括具有至少从所述第一面突出的部分的布线结构；平坦化层，布置于所述支撑部件的第一面，并具有与所述布线结构的突出的部分的表面实质上平坦的共面；导电迹线，布置在所述平坦化层上而与所述布线结构连接，且具有位于与所述腔室重叠的区域的接触部分；连接部件，以覆盖所述导电迹线的方式布置于所述支撑部件的第一面，并具有与所述导电迹线连接的再布线层。

Description

封装件基板及其制造方法
技术领域
本公开涉及一种封装件基板及其制造方法。
背景技术
最近，关于半导体封装件的技术开发呈现出小型化及薄型化趋势。尤其，应用于移动设备等的应用程序处理器(Application processor；AP)封装件基板的厚度处于持续减小的趋势。例如，在确保对于AP芯片的厚度的裕度的范围内，降低封装件的厚度的尝试在持续进行。
但是，减少的封装件基板的厚度在基板工序及封装件组装工序中达到了设备驱动困难的水平(例如，翘曲控制等)，据此需要新的方式和结构的封装件制造方案。
发明内容
本公开所要解决的技术课题之一是提供如下的封装件基板及其制造方法：具有适合实现相对深的芯片贴装空间(腔室)的结构。
本公开的一实施例提供如下的封装件基板，包括：支撑部件，具有如下的布线结构，具有位于彼此相反的位置的第一面及第二面，并包括连接所述第一面及第二面的腔室，并包括具有至少从所述第一面突出的部分的布线结构；平坦化层，布置于所述支撑部件的第一面，并与所述布线结构的突出的部分的表面实质上具有平坦的共面；导电迹线，布置在所述平坦化层上而与所述布线结构连接，且具有位于与所述腔室重叠的区域的接触部分；连接部件，以覆盖所述导电迹线的方式布置于所述支撑部件的第一面，并具有与所述导电迹线连接的再布线层。
本公开的一实施例提供如下的封装件基板，包括：支撑部件，具有位于彼此相反的位置的第一面及第二面，并包括连接所述第一面及第二面的腔室，并包括具有从所述第一面及第二面分别突出的第一布线图案及第二布线图案的布线结构；第一平坦化层及第二平坦化层，分别布置于所述支撑部件的第一面及第二面，所述第一平坦化层与所述布线结构的突出的第一布线图案的表面实质上具有平坦的共面，所述第二平坦化层与所述布线结构的突出的第二布线图案的表面实质上具有平坦的共面；导电迹线，布置在所述第一平坦化层上而与所述第一布线图案连接，且具有位于与所述腔室重叠的区域的接触部分；连接部件，具有绝缘部件和再布线层，所述绝缘部件以覆盖所述导电迹线的方式布置于所述支撑部件的第一面上，所述再布线层布置于所述绝缘部件而与所述导电迹线连接；以及绝缘树脂层，以使所述第二布线图案暴露的方式布置于所述支撑部件的第二面上。
本公开的一实施例提供如下的封装件基板，包括：支撑部件，具有位于彼此相反的位置的第一面及第二面，并包括连接所述第一面及第二面的腔室，并具有连接所述第一面及第二面的布线结构；导电迹线，与所述布线结构连接，并具有位于与所述腔室重叠的区域的接触部分；连接部件，具有绝缘部件和再布线层，所述绝缘部件以覆盖所述导电迹线的方式布置于所述支撑部件的第一面，所述再布线层布置于所述绝缘部件且与所述导电迹线连接；绝缘树脂层，布置于所述腔室的内部侧壁及所述支撑部件的第二面；上部布线层，布置在所述绝缘树脂层中的位于所述支撑部件的第二面的区域上，并连接于所述支撑部件的布线结构。
本公开的一实施例提供如下的封装件基板制造方法，包括如下步骤：制备支撑部件，所述支撑部件具有位于彼此相反的位置的第一面及第二面，并具有分别位于所述第一面及第二面的第一布线图案及第二布线图案以及连接所述第一布线图案及第二布线图案的贯通过孔；在所述支撑部件形成连接所述第一面及第二面的腔室；在所述支撑部件的腔室布置金属块，其中，所述金属块的一面位于所述支撑部件的第一面的高度级；利用包封用树脂将所述金属块固定于所述支撑部件的腔室；形成导电迹线，所述导电迹线在所述支撑部件的第一面与所述第一布线图案连接，并具有位于所述金属块的一面的接触部分；以覆盖所述导电迹线的方式，在所述支撑部件的第一面形成具有连接于所述导电迹线的再布线层的连接部件；以及从所述支撑部件去除所述金属块。
在根据一实施例的封装件基板，通过在支撑部件的不平坦的表面提前应用平坦化层，从而能够形成如下的导电迹线：提供用于与在后续工序中贴装的半导体芯片(如，焊盘)连接的接触部分。
在根据一实施例的封装件基板中，能够利用在提前形成的腔室临时固定金属块的包封树脂(或绝缘树脂层)形成封装件的上部布线层，从而能够简化制造工序。
本发明的多样且有益的优点及效果不限于上述内容，可以在说明本发明的具体实施例的过程中更容易地理解。
附图说明
图1是示出根据本公开的一实施例的封装件基板的示意性剖面图。
图2是将图1的封装件基板沿着I-I’线切割而示出的平面图。
图3是示出利用图示于图1的基板的半导体封装件的示意性剖面图。
图4a至图4d是示出根据本公开的一实施例的封装件基板的制造方法中的支撑部件形成过程的主要工序的剖面图。
图5a至图5d是示出根据本公开的一实施例的封装件基板的制造方法中的连接部件形成过程的主要工序的剖面图。
图6a至图6d是示出根据本公开的一实施例的封装件基板的制造方法中的金属块去除过程的主要工序的剖面图。
图7是示出在根据本公开的一实施例的封装件基板贴装半导体芯片的状态的剖面图。
图8a及图8b是示出根据本公开的一实施例的封装件基板的制造方法中的金属块去除过程的主要工序的剖面图。
图9是示出在根据本公开的一实施例的封装件基板贴装半导体芯片的状态的剖面图。
图10a至图10c是示出根据本公开的一实施例的封装件基板的制造方法中的上部布线层形成过程的主要工序的剖面图。
图11是示出在根据本公开的一实施例的封装件基板贴装半导体芯片的状态的剖面图。
具体实施方式
以下，参照附图对本公开进行说明。在附图中，要素的形状及大小等可能为了更明确的说明而被夸张或缩小。
图1是示出根据本公开的一实施例的封装件基板的示意性剖面图，图2是将图1的封装件基板沿着I-I’线切割而示出的平面图。
参照图1及图2，根据本实施例的封装件基板100包括：支撑部件110，具有位于彼此相反位置的第一面110A及第二面110B，且具有连接所述第一面110A及第二面110B的腔室110H；导电迹线(conductive trace)R0，提供于所述支撑部件110的第一面110A且具有位于与所述腔室110H重叠的区域的接触部分148b；连接部件140，以覆盖所述导电迹线R0的方式布置于所述支撑部件110的第一面110A，且具有与所述导电迹线R0连接的再布线层R。
所述支撑部件110包括连接第一面110A及第二面110B的布线结构112a、112b、113。本实施例中采用的布线结构可以包括：第一布线图案112a及第二布线图案112b，分别布置于所述第一面110A及第二面110B；贯通过孔113，连接所述第一布线图案112a及第二布线图案112b。至少第一布线图案112a具有从第一面110A突出的结构。在本实施例中，示出了第一布线图案112a及第二布线图案112b具有分别从第一面110A及第二面110B突出的结构的形态。
向所述支撑部件110的第一面110A及第二面110B导入第一平坦化层(planarization layer)119a及第二平坦化层119b。第一平坦化层119a及第二平坦化层119b可以具有与所述布线结构的突出的部分，即与第一布线图案112a及第二布线图案112b的上表面实质上平坦的共面。第一平坦化层119a及第二平坦化层119b可以利用能够提供平坦度的固化性绝缘物质形成。例如，第一平坦化层119a及第二平坦化层119b可以包括预浸料(prepreg)、味之素复合层(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺-三嗪(Bismaleimide Triazine)等绝缘树脂。
所述导电迹线R0具有布置在所述第一平坦化层119a上而与所述布线结构(尤其，第一布线图案112a)连接的布线部分146a、148a及所述接触部分148b。所述布线部分146a、148a的一部分可以构成为连接所述接触部分148b。所述接触部分148b可以如上所述地布置于与腔室110H重叠的区域，并且可以作为用于将要贴装于腔室110H的半导体芯片的连接焊盘的接触区域被提供(参照图3)。
所述导电迹线R0与支撑部件110的布线结构连接，并且可以与所述连接部件140的再布线层R一同构成用于扇出(fan out)的再布线结构。所述导电迹线R0可以理解为是整体再布线结构中的第一高度级(level)的再布线要素。相反，不同于再布线层R，本实施例中采用的导电迹线R0并非由再布线图案142a、142b及再布线过孔143a、143b构成，而可以提供为与再布线图案142a、142b类似的二维平面结构。具体地，导电迹线R0可以构成为通过直接面接触而与下位高度级的连接对象(例如，第一布线图案112a)连接，由此代替通过过孔而与下位高度级的连接对象(例如，第一布线图案112a)连接。
参照图2，示出了对应于导电迹线R0的接触部分148b的一部分的布局。导电迹线R0的接触部分148b构成为二维平面图案，并且在本示例中可以利用开放区域O从接地处等其他区域148G分离而形成。导电迹线R0的布线部分146a、148a也可以构成为与此类似的二维平面图案。
为了形成由二维平面图案构成的导电迹线R0，需要平坦的表面。本实施例中，即使支撑部件110的第一面110A因第一布线图案112a而具有突出的表面，也由于借助第一平坦化层119a提供平坦化的表面，因此也可以容易地形成作为二维结构体的导电迹线R0(参照图5a)。
本实施例中采用的导电迹线R0可以包括与所述第一布线图案112a连接的第一金属层146a以及布置于所述第一金属层146a上的第二金属层148。如图1所示，位于与腔室110H重叠的区域的接触部分仅包括第二金属层148b，其他部分(布线部分)可以包括与所述第一布线图案112a连接的第一金属层146a以及布置在所述第一金属层146a上的第二金属层148a。
如上所述，本实施例中所述导电迹线R0的接触部分可以在没有所述第一金属层的情况下仅由所述第二金属层148b提供。其结果，所述接触部分可以具有比所述导电迹线R0的其他布线部分凹陷的结构。导电迹线R0不限于本实施例中示出的结构，可以由单层结构(参照图9)或者在整个区域由相同的多层结构(参照图11)形成。
所述第二金属层148可以是与所述第一金属层146a具有刻蚀选择比的金属。在特定示例中，所述第一金属层146a可以被用作用于所述第二金属层148的镀覆籽晶层。例如，第一金属层146a可以包括镍(Ni)、钛(Ti)或其合金，并且第二金属层148可以包括铜(Cu)。在图5a中对构成导电迹线R0的第一金属层及第二金属层的条件及功能进行更加详细的说明。
支撑部件110可以提高封装件基板100的刚性。在支撑部件110被导入如第一布线图案112a、第二布线图案112b及贯通过孔113等的布线结构，因此可以用作封装叠加(Package on Package，POP)类型的扇出封装件(参照图3)。
支撑部件110可以包括如环氧树脂的热固性树脂、如聚酰亚胺的热塑性树脂、或者这些树脂与无机填料混合或者与无机填料一同浸渍于如玻璃纤维(Glass Fiber,GlassCloth,Glass Fabric)的芯材而成的树脂。所述树脂例如可以使用预浸料(prepreg)、味之素复合层(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺-三嗪(BismaleimideTriazine)等。
根据本实施例的封装件基板100可以包括布置于支撑部件110的第二面110B及腔室110H的内部侧壁的绝缘树脂层131。所述绝缘树脂层131为用于支撑作为临时结构物的金属块的包封件，其可以是去除金属块之后残留的树脂层(参照图6c)。
如图1所示，所述绝缘树脂层131可以分为位于腔室110H的内部侧壁的部分131a以及位于支撑部件110的第二面110B的部分131b。
本实施例中，位于支撑部件110的第二面110B的部分131b可以用作用于形成上部布线层117、118的绝缘层。还可以包括与所述支撑部件110的布线结构(尤其，第二布线图案112b)连接的上部布线层117、118。上部布线层可以包括上部布线过孔117和上部布线图案118。
待贴装于腔室110H的半导体芯片的高度可以高于所述支撑部件110的第二面110B。最终腔室110H的深度由于追加提供的上部布线层117、118等而变深，因此考虑到这种增加的高度，半导体芯片可以具有大于支撑部件110的厚度的高度。
所述绝缘树脂层131中的位于所述支撑部件的第二面的部分131b可以具有实质上平坦的表面。据此，可以容易地形成上部布线层117、118。在此情况下，可以省略用于突出的第二布线图案112b的第二平坦化层119b。例如，绝缘树脂层131可以使用如环氧树脂的热固性树脂、如聚酰亚胺的热塑性树脂等。在具体示例中，绝缘树脂层131可以使用预浸料、ABF、FR-4、BT等。在特定示例中，也可以是感光性绝缘(Photo Imagable Dielectric:PID)树脂。
连接部件140可以包括绝缘部件141及形成于所述绝缘部件141的再布线层R。如上所述，所述连接部件140以覆盖所述导电迹线R0的方式布置于所述支撑部件110的第一面110A，再布线层R可以连接于所述导电迹线R0。
在本实施例中，构成连接部件的绝缘部件141包括第一绝缘层141a及第二绝缘层141b，再布线层R可以包括分别形成于第一绝缘层141a及第二绝缘层141b的2层的再布线结构R1、R2。
具体地，本实施例中采用的再布线层R1包括：第一再布线图案142a，布置于所述第一绝缘层141a上；第一再布线过孔143a，贯通所述第一绝缘层141a并连接导电迹线R0和第一再布线图案142a；第二再布线图案142b，布置在所述第二绝缘层141b上；第二再布线过孔143b，贯通所述第二绝缘层141b并连接第一再布线图案142a和第二再布线图案142b。
如上所述，所述再布线层R可以通过导电迹线R0电连接于半导体芯片120的连接焊盘120P以及支撑部件110的第一布线图案112a。本实施例中采用的再布线层R被例示为2层的再布线结构，但是与此不同地，可以具有单层或其他数量的多层的再布线结构。
例如，所述绝缘部件141除了上述的绝缘性树脂之外也可以使用PID树脂等感光性绝缘物质。在使用感光性物质的情况下，所述绝缘部件141可以更薄地形成，并且可以更容易地达成再布线过孔143a、143b的微细的节距(pitch)。例如，所述第一绝缘层141a及第二绝缘层141b可以使除了第一再布线图案142a及第二再布线图案142b之外的图案之间的厚度为约1μm至10μm。
第一再布线图案142a及第二再布线图案142b可以根据相应层的设计而执行多种功能。例如，第一再布线图案142a及第二再布线图案142b可以包括接地(GrouND:GND)图案、电源(PoWeR:PWR)图案、信号(Signal:S)图案。在此，信号图案可以包括除了接地图案、电源图案等以外的各种信号，如数据信号等。并且，可以包括过孔焊盘图案、电连接结构体焊盘图案等。例如，第一再布线图案142a及第二再布线图案142b可以包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金等导电物质。例如，第一再布线图案142a及第二再布线图案142b的厚度可以为大约0.5μm至大约15μm。
第一再布线过孔143a及第二再布线过孔143b被用作将位于其他高度级的要素(如，导电迹线与再布线图案或其他绝缘层的再布线图案)沿着垂直方向连接的要素(层间连接要素)。例如，第一再布线过孔143a及第二再布线过孔143b可以包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金等导电物质。
第一再布线过孔143a及第二再布线过孔143b可以由导电物质完全填充，或者可以由导电物质沿过孔的壁而形成。并且，第一再布线过孔143a及第二再布线过孔143b可以具有圆锥形状或圆筒形状等多样的其他形状。
可以通过所述导电迹线R0和连接部件140的再布线层R使半导体芯片的几十个至几百个连接焊盘120P再布线，并且可以通过电连接结构体170A、170B而与功能对应地与外部物理连接和/或电连接。
凸块下金属(UBM)层160可以提高第一电连接结构体170A的连接可靠性而改善半导体封装件基板100的板级可靠性。UBM层160布置于第一钝化层150A并与连接部件140的第二再布线图案142b连接。第一电连接结构体170A可以将半导体封装件基板100与外部物理连接和/或电连接。例如，扇出半导体封装件基板100可以通过第一电连接结构体170A贴装于电子设备的主板。
与此类似地，为了实现POP结构，半导体封装件基板100可以包括布置于第二钝化层150B上而连接于上部布线图案118的第二电连接结构体170B。
第一电连接结构体170A及第二电连接结构体170B可以由导电物质，例如Sn-Al-Cu等低熔点合金形成，但不限于此。第一电连接结构体170A及第二电连接结构体170B可以是焊盘(land)、球(ball)、销(pin)形状等。第一电连接结构体170A和第二电连接结构体170B可以由多层或单层形成。在由多层形成的情况下，可以包括铜柱(pillar)及低熔点合金。第一电连接结构体170A及第二电连接结构体170B的数量、间距、布置形态等不受特殊限定，并且普通的技术人员可以根据设计事项足以进行变形。
图3是示出包括图示于图1的半导体封装件的封装叠加(Package on Package)模块的示意性剖面图。
参照图3，根据本实施例的半导体装置500包括：下部封装件200，在封装件基板100的腔室100H贴装有半导体芯片120；中介层(interposer)250，布置在所述下部封装件200上；上部封装件300，布置在所述中介层250上。
在下部封装件200，半导体芯片120可以布置于腔室110H内。所述半导体芯片120可以从支撑部件110的内部侧壁相隔预定间距而布置。
半导体芯片120可以具有布置在连接焊盘120P上的导电凸块125。导电凸块125可以具有用于与稍微凹陷的连接部分148b连接的结构(如，柱形状)。并且，所述半导体芯片120和所述连接部件140可以借助布置于其间的粘接层127而附着。例如，所述半导体芯片120的接合可以利用热压接合(thermal compression bonding)执行。在本实施例中，半导体芯片120的活性面(形成有连接焊盘120P的面)可以不与腔室110H的底面直接相接。
半导体芯片120可以基于有源晶片而形成。在此情况下，作为形成主体的母材可以使用硅(Si)、锗(Ge)、砷化镓(GaAs)等。连接焊盘120P用于将半导体芯片120与其他构成要素电连接，可以使用铝(Al)等金属。
本实施例中采用的包封件135可以布置于腔室110H的内部侧壁及支撑部件110的第二面110B上以包封半导体芯片120。所述包封件135可以布置在所述绝缘树脂层131和所述半导体芯片120之间。如上所述，所述绝缘树脂层131是用于支撑金属块的包封件，可以是去除金属块之后残留的包封件(参照图6c)。
半导体芯片120可以是几百个至几百万个以上的元件集成于一个芯片内的集成电路(IC:Integrated Circuit)。例如，半导体芯片120可以是中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、加密处理器、微处理器、微控制器等处理器，具体可以为应用处理器(Application Processor；AP)，但不限于此，可以是模数转换器、特定用途集成电路(application-specific IC；ASIC)等逻辑芯片，或易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等存储芯片。并且，这些显然可以彼此组合而布置。
下部封装件200的第二电连接结构体170B和中介层250的电连接结构体270彼此连接，与此类似地，上部封装件300利用单独的电连接结构体370与中介层250连接，因此上部封装件300和下部封装件200可以通过中介层250以单封装件结构连接。在此情况下，包封件135可以在将中介层250搭载于下部封装件基板100上之后提供。
封装叠加(Package on Package，POP)不仅可以减少装置的厚度，还可以提供能够最小化信号路径的优点。例如，对于图形处理器(GPU)而言，需要最小化与高带宽存储器(HBM:High Bandwidth Memory)等存储器之间的信号路径。具体地，可以以如下的POP结构提供：将包括HBM等半导体芯片的上部封装件300层叠在贴装有如GPU等半导体芯片120的下部封装件200上。
以下，参照附图对根据本公开的一实施例的封装件基板制造方法进行说明。在说明制造方法的过程中，可以具体地理解根据本实施例的封装件基板的多种特征及优点。
根据本实施例的封装件基板100的制造方法可以大体上分为支撑部件形成过程(参照图4a至图4d)、连接部件形成过程(参照图5a至图5d)、金属块去除过程(参照图6a至图6d)。
图4a至图4d是示出根据本公开的一实施例的封装件基板制造方法中的支撑部件形成过程的主要工序的剖面图。
参照图4a，在具有位于彼此相反的位置的第一面110A及第二面110B的支撑部件110形成连接第一面110A及第二面110B的布线结构112a、112b、113。
所述布线结构可以包括：第一布线图案112a及第二布线图案112b，分别位于所述第一面110A及第二面110B；贯通过孔113，连接所述第一布线图案112a及第二布线图案112b。
所述支撑部件110可以通过对在第一面110A及第二面110B形成铜箔的铜箔层叠板(CCL:Copper Clad Laminate)进行加工而形成。在利用激光钻和/或机械钻和/或喷砂等而在铜箔层叠板形成孔之后，可以将被图案化的铜箔作为籽晶层而通过电解和/或无电解镀覆工序形成第一布线图案112a、第二布线图案112b及贯通过孔113。为了形成相对深的腔室，如本实施例，贯通过孔113可以通过两面加工而形成。其结果，所述贯通过孔113可以具有小于与所述第一布线图案112a及第二布线图案112b连接的面积(或宽度)的截面积(或宽度)的中间区域。
参照图4b，可以在支撑部件110的第一面110A及第二面110B形成第一平坦化层119a及第二平坦化层119b。
所述第一布线图案112a及第二布线图案112b可以从所述第一面110A及第二面110B突出。所述第一平坦化层119a及第二平坦化层119b可以形成为具有与突出的第一布线图案112a及第二布线图案112b的上表面实质上平坦的共面。
例如，这种平坦化工序可以在涂布ABF或树脂涂膜(resin coated film)等增层树脂膜后，利用表面去污(Desmear)或研磨工序使第一布线图案112a及第二布线图案112b的表面从树脂薄膜暴露。通过上述过程，第一布线图案112a及第二布线图案112b的暴露的表面可以与绝缘材料(即第一平坦化层及第二平坦化层)的表面实质上相同。第一布线图案112a及第二布线图案112b的暴露的表面可以在维持能够形成电气迹线的平坦度的范围内稍微高于绝缘材料。
不同于本实施例，这种平坦化层可以仅在形成导电迹线的支撑部件110的第一面110A提供。并且，在支撑部件110的第一面110A已经具有平坦化的面的情况下，可以省略本工序。
参照图4c，在所述支撑部件110形成连接第一面110A及第二面110B的腔室110H。
腔室110H的形成工序不限于此，可以通过激光钻、机械钻或喷砂等工序执行。然后，将具有粘性的第一载体膜610附着于所述支撑部件110的第一面110A。例如，第一载体膜610可以是包括环氧树脂的胶带。
参照图4d，将金属块MB布置于所述支撑部件110的腔室110H，并利用绝缘树脂层131将位于所述腔室110H的所述金属块MB固定。
本实施例中采用的金属块MB是临时支撑体，可以是与形成布线图案及过孔的金属相同或类似的金属块。例如，金属块MB可以是铜块。所述金属块MB的厚度可以小于或等于支撑部件110的厚度。金属块MB的厚度可以小于将在后续工序中贴装的半导体芯片的厚度。
本实施例中，绝缘树脂层131可以形成为将位于所述腔室110H的金属块MB包封并覆盖支撑部件110的第二面110B。绝缘树脂层131中的位于支撑部件110的第二面110B的部分可以提供为用于形成上部布线层的绝缘层部分。
接着，执行形成导电迹线和连接部件的工序。这种工序的主要步骤在图5a至图5d举例示出。
首先，参照图5a，在所述支撑部件110的第一面110A形成导电迹线R0。
在所述支撑部件110的第二面110B附着第二载体膜620，并从所述支撑部件110的第一面110A去除第一载体膜610。据此，所述金属块MB的表面可以向所述支撑部件110的第一面110A暴露。
如上所述，本实施例中采用的导电迹线R0’可以包括第一金属层146和第二金属层148。在后续工序中蚀刻金属块MB时(参照图6c)，第一金属层146可以用作保护导电迹线R0’中的与金属块MB重叠的接触部分的蚀刻屏障。例如，在金属块MB为Cu的情况下，第一金属层146可以使用蚀刻率与Cu不同的Ni、Ti或其合金。第一金属层146利用湿式蚀刻等图案化工序而具有用于所期望的导电迹线R0’的图案，并且可以将图案化的第一金属层146作为籽晶层而形成如Cu的第二金属层148，从而可以配备双重层结构的导电迹线R0’。
如上所述，导电迹线R0’可以包括位于与所述腔室110H重叠的区域的接触部分146b、148b以及其他布线部分146a、148a。所述接触部分146b、148b与金属块MB的暴露的表面接触，其他布线部分146a、148a可以与所述第一布线图案112a连接或布置在第一平坦化层119a上。所述接触部分146b、148b和其他布线部分146a、148a可以借助在后续工序中形成的再布线层R1、R2而彼此连接。
并且，如本实施例，在贴附第二载体膜620之前，可以在支撑部件110的第二面110B提前布置用于上部布线图案(图5d的118)的金属层118’。
接着，以覆盖所述导电迹线R0’的方式在所述支撑部件110的第一面110A形成具有连接于所述导电迹线R0’的再布线层R的连接部件140。本实施例中采用的连接部件形成工序例示出将在支撑部件110的第二面110B形成追加的布线层(即，上部布线层)的过程结合的形态(参照图5b至图5d)。
首先，如图5b所示，在形成第一绝缘层141a之后形成第一再布线层R1。以覆盖导电迹线R1的方式涂覆感光性绝缘物质PID而形成第一绝缘层141a，并在第一绝缘层141a利用光刻法形成通孔，并且可以通过电解镀覆或无电解镀覆方式形成第一再布线图案142a及第二再布线过孔143a。
接着，如图5c所示，形成第二绝缘层141b及金属层142b’，并且可以去除第二载体膜620。本工序中采用的金属层142b’可以是用于第二再布线图案142b的金属层。
接着，如图5d所示，利用分别位于支撑部件110的第一面及第二面的金属层142b’、118’而形成第二再布线图案142b和上部布线图案118，并形成第二再布线过孔143b和上部布线过孔117。
如上所述，在本实施例中，可以在支撑部件110的第一面及第二面同时形成第二再布线层R2和上部布线层117、118。
接着，执行金属块去除(形成贴装空间)。这种工序的主要步骤图示于图6a至图6d。
参照图6a，可以在从图5d获得的结果物的上表面及下表面分别形成第一钝化层150A及第二钝化层150B。
第一钝化层150A及第二钝化层150B分别具有使各个再布线层(即，第二再布线图案142b)的一部分及上部布线层(尤其，上部布线图案118)的一部分暴露的第一开口O1及第二开口O2。借助第一开口O1及第二开口O2暴露的部分可以被提供为焊盘区域。如上所述，提供成连接上下面的结构，因此可以被用作用于POP结构的封装件。第一钝化层150A及第二钝化层150B不限于此，例如，可以使用阻焊剂。
参照图6b，在图6a中示出的结果物的上表面及下表面形成掩膜630。位于上表面的掩膜630具有对应于金属块MB的位置暴露的开口E。掩膜630可以根据后续的去除工序的种类而选择适当的材料。
参照图6c，从所述支撑部件110去除所述金属块MB。在这种金属块去除工序中，利用掩膜630部分地去除绝缘树脂层131以使金属块MB的上表面暴露，并从金属块MB的暴露的上表面应用蚀刻(如湿式蚀刻)而能够选择性地去除金属块MB。在对于金属块MB的选择性的蚀刻过程中，如连接部件140的绝缘部件141的树脂及采用为蚀刻屏障的第一金属层(尤其，146b)可以几乎不被蚀刻。如上所述，第一金属层(尤其，146b)可以保护导电迹线的接触部分(即，第二金属层部分148b)。
去除金属块MB的空间110H’可以被提供为用于实际贴装半导体芯片的空间。并且，绝缘树脂层131可以由因残留而位于所述支撑部件110的第二面110B上的部分131a以及位于腔室110H的内部侧壁的部分131b构成。
参照图6d，将暴露的第一金属层146b选择性地去除，并去除掩膜630。在本实施例中，在第一金属层146b的导电性不好的情况下(如，Ti)，为了确保与半导体芯片120的连接焊盘120P的良好的连接，可以通过对于第一金属层146b的选择性的蚀刻工序而去除。据此，在导电迹线R0的接触部分，可以具有仅使第二金属层148b残留而稍微凹陷的部分r。与此相反地，在导电迹线R0的其他部分146a、148a，即与支撑部件重叠的区域可以维持第一金属层146a及第二金属层148a的双层结构。
如上所述，可以在制造的封装件基板100贴装半导体芯片。图7是示出在根据本公开的一实施例的封装件基板100贴装半导体芯片120的状态的剖面图。
参照图7，在去除了所述金属块的空间110H’布置所述半导体芯片120。可以贴装成所述半导体芯片120的连接焊盘120P连接于所述导电迹线R0的接触部分148b。本实施例中，所述半导体芯片120可以包括布置于所述连接焊盘120P的导电凸块125以与凹陷的接触部分148b连接。在半导体芯片120的活性面与连接部件140的表面之间可以追加导入粘接层127。这种贴装工序可以通过热压工序而执行。
根据本实施例的制造方法可以变更为多种形态，据此的半导体封装件也可以在结构上变更而得到实现。
图8a及图8b是示出根据本公开的另一实施例的封装件基板的制造方法中的金属块去除过程的主要工序的剖面图。
根据本实施例的制造工序与根据上述实施例的制造工序相比，区别可以在于导电迹线R0具有单层结构、金属块MB’由与导电迹线R0的金属不同的金属构成。在没有相反说明的情况下，图8a中示出的工序可以参照上述实施例中的图示于图6a的工序的说明而理解。
首先，参照图8a，导电迹线R0没有如蚀刻屏障等其他金属层而由单一金属层148形成，例如导电迹线R0的金属层148可以包括如Cu的金属。并且，金属块MB’可以由与导电迹线R0的金属(如，Cu)不同，即蚀刻率不同的金属(Ni或Ti)构成。显然，在本实施例中，举例示出了金属块MB’由与导电迹线R0的蚀刻率不同的金属形成的示例，但是也可以由其他具有选择比的物质构成而非金属。
然后，如图8b所示，局部去除绝缘树脂层131而使金属块MB’的上表面暴露，并且可以利用湿式蚀刻将金属块MB’的暴露的上表面选择性地去除(参照图6b及图6c)。
本实施例中，金属块MB’被选择性地蚀刻，导电迹线R0的接触部分148b在被去除的空间的底面110B暴露，并且接触部分148b可以具有与底面110B实质上平坦的共面。
在图8b中制造的封装件基板100A可以贴装半导体芯片。图9是示出在根据本公开的一实施例的封装件基板100A贴装半导体芯片120的状态的剖面图。
在去除所述金属块MB’的空间110H’布置所述半导体芯片120。可以贴装成所述半导体芯片120的连接焊盘120P连接到所述导电迹线R0的接触部分148b。所述半导体芯片120可以包括布置于所述连接焊盘120P的导电凸块125。在半导体芯片120的活性面与连接部件140的表面之间可以追加导入粘接层127。
图10a至图10c是示出根据本公开的一实施例的封装件基板的制造方法中的金属块去除过程(尤其，形成上部布线层)的主要工序的剖面图。
根据本实施例的制造工序相比于上述实施例，区别可以在于不采用追加的上部布线层以及不追加去除导电迹线的接触部分。
首先，参照图10a，如上述实施例，可以不中断再布线层工序(参照图5c及图5d)，在没有去除第二载体膜620的状态下形成至第二布线层R2而完成连接部件140。
接着，如图10b所示，形成连接部件的钝化层150A，并去除第二载体膜620，然后如图10c所示，利用掩膜630将绝缘树脂层131选择性地去除而使金属块MB暴露并去除金属块MB。在这一去除过程中，位于导电迹线R0’的接触部分的第一金属层146b可以起到蚀刻屏障的作用。并且，在本工序中，可以使位于支撑部件110的第二面110B的绝缘树脂层部分131b局部开放，从而确保用于形成上部电连接结构体的焊盘区域e。
可以在图10c中制造的封装件基板100B贴装半导体芯片。图11是示出在根据本公开的一实施例的封装件基板100B贴装半导体芯片120的状态的剖面图。
参照图11，在去除所述金属块MB的空间110H’布置所述半导体芯片120。与上述实施例类似地，可以贴装成所述半导体芯片120的连接焊盘120P连接到所述导电迹线R0的接触部分148b。半导体芯片120可以包括布置于所述连接焊盘120P的导电凸块125。在半导体芯片120的活性面与连接部件140的表面之间可以追加导入粘接层127。
本实施例中，在接触部分，被用作蚀刻屏障的第一金属层146b可以不被去除。这种第一金属层146b在由Ni等导电性优秀的金属构成的情况下，也可以不去除。如上所述，本实施例中，第一金属层146可以构成最终导电迹线R0’的接触部分146b、148b。所述半导体芯片120的连接焊盘120P可以与接触部分的第一金属层146b连接。
本公开中，“连接”的含义不仅包括直接连接的情形，而且是包括通过粘合剂层等而间接连接的情形的概念。并且，“电连接”的含义是将物理连接的情形和没有物理连接的情形均包括的概念。并且，第一、第二等术语用于区分一个构成要素与另一个构成要素，其不限制相应构成要素的顺序和/或重要性等。根据情况，在不脱离权利范围的情况下，第一构成要素可以被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。
本公开中使用的“示例”这一表述不意味着彼此相同的实施例，而是为了强调说明彼此不同的固有特征而提供。但是，上文中提到的示例不排除与其他示例的特征结合而实现。例如，即使在特定的示例中说明的事项没有在其他示例中说明，在其他示例中没有与该事项相反或矛盾的说明的情况下，可以被理解为与其他示例相关的说明。
本公开中使用的术语仅用于对示例进行说明，其目的不在于限制本公开。此时，单数的表述在文章中没有明确相反的含义的情况下包括复数的表述。

Claims (21)

1.一种封装件基板，包括：
支撑部件，具有位于彼此相反的位置的第一面及第二面，并包括连接所述第一面及第二面的腔室，且包括具有至少从所述第一面突出的部分的布线结构；
平坦化层，布置于所述支撑部件的第一面，并与所述布线结构的突出的部分的表面具有平坦的共面；
导电迹线，布置在所述平坦化层上而与所述布线结构连接，且具有位于与所述腔室重叠的区域的接触部分；
连接部件，以覆盖所述导电迹线的方式布置于所述支撑部件的第一面，并具有与所述导电迹线连接的再布线层，
所述导电迹线包括：第一金属层，与所述布线结构的突出的表面连接；第二金属层，布置在所述第一金属层上，
所述导电迹线的接触部分不包括所述第一金属层部分而通过所述第二金属层构成，并具有相比所述导电迹线的其他区域凹陷的结构。
2.如权利要求1所述的封装件基板，其中，
所述再布线层包括再布线图案及连接所述再布线图案与所述导电迹线的再布线过孔。
3.如权利要求1所述的封装件基板，其中，
还包括：绝缘树脂层，布置于所述腔室的内部侧壁及所述支撑部件的第二面。
4.如权利要求3所述的封装件基板，其中，
所述绝缘树脂层中的位于所述支撑部件的第二面的区域具有平坦的表面。
5.如权利要求3所述的封装件基板，其中，
还包括：上部布线层，布置于所述绝缘树脂层中的位于所述支撑部件的第二面的区域上，并连接于所述支撑部件的所述布线结构。
6.如权利要求1所述的封装件基板，其中，
所述布线结构具有从所述支撑部件的第二面突出的表面，
所述封装件基板还包括：追加的平坦化层，布置于所述支撑部件的第二面，并与所述布线结构的突出的表面具有平坦的共面。
7.一种封装件基板，其中，包括：
支撑部件，具有位于彼此相反的位置的第一面及第二面，并包括连接所述第一面及第二面的腔室，且包括具有从所述第一面及第二面分别突出的第一布线图案及第二布线图案的布线结构；
第一平坦化层及第二平坦化层，分别布置于所述支撑部件的第一面及第二面，所述第一平坦化层与所述布线结构的突出的第一布线图案的表面具有平坦的共面，所述第二平坦化层与所述布线结构的突出的第二布线图案的表面具有平坦的共面；
导电迹线，布置在所述第一平坦化层上而与所述第一布线图案连接，且具有位于与所述腔室重叠的区域的接触部分；
连接部件，具有绝缘部件和再布线层，所述绝缘部件以覆盖所述导电迹线的方式布置于所述支撑部件的第一面上，所述再布线层布置于所述绝缘部件而与所述导电迹线连接；以及
绝缘树脂层，以使所述第二布线图案暴露的方式布置于所述支撑部件的第二面上，
所述第一平坦化层与所述绝缘部件相接，所述绝缘部件的与所述第一平坦化层相接的面和所述腔室的底面为相同平面。
8.如权利要求7所述的封装件基板，其中，
所述布线结构包括：贯通过孔，贯通所述支撑部件，并连接所述第一布线图案及第二布线图案。
9.如权利要求8所述的封装件基板，其中，
所述贯通过孔具有中间区域，所述中间区域的截面积小于所述贯通过孔与所述第一布线图案及第二布线图案连接的截面积。
10.如权利要求7所述的封装件基板，其中，
所述再布线层包括再布线图案及连接所述再布线图案与所述导电迹线的再布线过孔。
11.一种封装件基板，其中，包括：
支撑部件，具有位于彼此相反的位置的第一面及第二面，并包括连接所述第一面及第二面的腔室，且具有连接所述第一面及第二面的布线结构；
导电迹线，与所述布线结构相接，并具有位于与所述腔室重叠的区域的接触部分；
连接部件，具有绝缘部件和再布线层，所述绝缘部件以覆盖所述导电迹线的方式布置于所述支撑部件的第一面，所述再布线层布置于所述绝缘部件且与所述导电迹线连接；
绝缘树脂层，布置于所述腔室的内部侧壁及所述支撑部件的第二面，布置于所述腔室的内部侧壁的部分向所述第二面侧开口且暴露所述接触部分；
上部布线层，布置在所述绝缘树脂层中的位于所述支撑部件的第二面的区域上，并连接于所述支撑部件的布线结构。
12.如权利要求11所述的封装件基板，其中，
所述绝缘树脂层中的位于所述支撑部件的第二面的区域具有平坦的表面，所述导电迹线的与所述布线结构相接的面、所述绝缘部件的上表面以及所述腔室的底面为相同平面。
13.一种封装件基板制造方法，包括如下步骤：
制备支撑部件，所述支撑部件具有位于彼此相反的位置的第一面及第二面，并具有分别位于所述第一面及第二面的第一布线图案及第二布线图案以及连接所述第一布线图案及第二布线图案的贯通过孔；
在所述支撑部件形成连接所述第一面及第二面的腔室；
在所述支撑部件的腔室布置金属块，其中，所述金属块的一面位于所述第一布线图案从所述支撑部件的第一面突出的高度级；
利用包封用树脂将所述金属块固定于所述支撑部件的腔室；
形成导电迹线，所述导电迹线在所述支撑部件的第一面与所述第一布线图案连接，并具有位于所述金属块的一面的接触部分；
以覆盖所述导电迹线的方式，在所述支撑部件的第一面形成具有连接于所述导电迹线的再布线层的连接部件；以及
从所述支撑部件去除所述金属块。
14.如权利要求13所述的封装件基板制造方法，其中，
所述第一布线图案从所述第一面突出，
制备所述支撑部件的步骤包括如下步骤：形成与所述第一布线图案的表面具有平坦的共面的平坦化层。
15.如权利要求13所述的封装件基板制造方法，其中，
布置所述金属块的步骤包括如下步骤：
在载体膜上布置所述支撑部件，以使所述支撑部件的第一面与所述载体膜相接；
将所述金属块布置于暴露于所述支撑部件的腔室的所述载体膜部分。
16.如权利要求13所述的封装件基板制造方法，其中，
固定所述金属块的步骤包括如下步骤：
利用所述包封用树脂形成覆盖所述支撑部件的第二面的绝缘树脂层。
17.如权利要求16所述的封装件基板制造方法，其中，
在形成所述绝缘树脂层的步骤以后还包括如下步骤：
在所述绝缘树脂层上形成上部布线层，以使所述上部布线层与所述第二布线图案连接。
18.如权利要求13所述的封装件基板制造方法，其中，
在去除所述金属块的步骤以后，所述包封用树脂残留于所述腔室的内部侧壁。
19.如权利要求13所述的封装件基板制造方法，其中，
所述金属块利用与构成所述导电迹线的金属不同的金属形成。
20.如权利要求13所述的封装件基板制造方法，其中，
形成所述导电迹线的步骤包括如下步骤：
形成利用与所述金属块的金属不同的金属形成的第一金属层；
在所述第一金属层上形成第二金属层。
21.如权利要求20所述的封装件基板制造方法，其中，
在去除所述金属块的步骤以后，还包括如下步骤：
去除所述第一金属层，以使所述第二金属层在所述接触部分暴露。
CN201811011785.7A 2018-05-30 2018-08-31 封装件基板及其制造方法 Active CN110556354B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180061672A KR102556703B1 (ko) 2018-05-30 2018-05-30 패키지 기판 및 그 제조방법
KR10-2018-0061672 2018-05-30

Publications (2)

Publication Number Publication Date
CN110556354A CN110556354A (zh) 2019-12-10
CN110556354B true CN110556354B (zh) 2023-10-20

Family

ID=68736226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811011785.7A Active CN110556354B (zh) 2018-05-30 2018-08-31 封装件基板及其制造方法

Country Status (3)

Country Link
JP (1) JP7338114B2 (zh)
KR (1) KR102556703B1 (zh)
CN (1) CN110556354B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046021A (ja) * 2001-05-25 2003-02-14 Ibiden Co Ltd Ｉｃチップ実装用基板の製造方法
JP2010239126A (ja) * 2009-03-09 2010-10-21 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
CN105489591A (zh) * 2014-10-01 2016-04-13 Nepes株式会社 半导体封装及其制造方法
JP2016213466A (ja) * 2015-05-11 2016-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファンアウト半導体パッケージ及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046021A (ja) * 2001-05-25 2003-02-14 Ibiden Co Ltd Ｉｃチップ実装用基板の製造方法
JP2010239126A (ja) * 2009-03-09 2010-10-21 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
CN105489591A (zh) * 2014-10-01 2016-04-13 Nepes株式会社 半导体封装及其制造方法
JP2016213466A (ja) * 2015-05-11 2016-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファンアウト半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
JP7338114B2 (ja) 2023-09-05
CN110556354A (zh) 2019-12-10
KR102556703B1 (ko) 2023-07-18
JP2019212881A (ja) 2019-12-12
TW202005029A (zh) 2020-01-16
KR20190136240A (ko) 2019-12-10

Similar Documents

Publication Publication Date Title
US20210384120A1 (en) Semiconductor packages and methods of forming same
TWI690030B (zh) 半導體封裝及其形成方法
US10319681B2 (en) Dummy features in redistribution layers (RDLS) and methods of forming same
KR101963292B1 (ko) 팬-아웃 반도체 패키지
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
TWI644403B (zh) 封裝結構及其製造方法
KR20190003403A (ko) 반도체 패키지 및 방법
TWI717813B (zh) 半導體封裝及其製造方法
TWI697085B (zh) 半導體元件及其形成方法
TWI754839B (zh) 封裝結構及其形成方法
TWI576928B (zh) 模封互連基板及其製造方法
US9209146B2 (en) Electronic device packages having bumps and methods of manufacturing the same
US20200343184A1 (en) Semiconductor package and manufacturing method thereof
KR20220019186A (ko) 반도체 패키지 및 그의 제조 방법
KR102586890B1 (ko) 반도체 패키지
US11545440B2 (en) Semiconductor package
US20210210427A1 (en) Semiconductor package
CN114388471A (zh) 封装结构及其制作方法
TWI694578B (zh) 積體電路封裝及其形成方法
CN110556354B (zh) 封装件基板及其制造方法
CN116072634A (zh) 电子封装件及其制法
TWI831749B (zh) 封裝件基板及其製造方法
CN114628340A (zh) 电子封装件及其制法
TWI779917B (zh) 半導體封裝及其製作方法
US20230420355A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant