JP2010239126A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010239126A JP2010239126A JP2010050962A JP2010050962A JP2010239126A JP 2010239126 A JP2010239126 A JP 2010239126A JP 2010050962 A JP2010050962 A JP 2010050962A JP 2010050962 A JP2010050962 A JP 2010050962A JP 2010239126 A JP2010239126 A JP 2010239126A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- wiring pattern
- insulating resin
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】まず、配線パターン2が形成された表面1aと、配線パターン6が形成された裏面1bとを有するインターポーザ10を準備する。また、平坦面12aを有する支持体12を準備する。次いで、インターポーザ10の表面1aを平坦面12aに合わせて、支持体12上にインターポーザ10を載置する。次いで、インターポーザ10を絶縁樹脂層14で覆い、配線パターン6に電気的に接続される配線パターン16を絶縁樹脂層14上に形成する。次いで、インターポーザ10と支持体12とを分離する。次いで、表面上に、配線パターン2と電気的に接続してチップ11a、11bを実装する。
【選択図】図12
Description
本実施形態における半導体装置では、有機樹脂を基材とするパッケージ基板に半導体チップを実装するにあたり、例えばシリコン(Si)を母材とする半導体チップ(以下、単にチップという)の微細化に対応して、例えばシリコンを母材とするインターポーザ(シリコンインターポーザ)を介在させて用いている。これにより、チップにてファインピッチで形成されたパッドを、再配線が形成されたインターポーザによってラフにピッチ変換することができる。
前記実施形態1ではインターポーザの母材としてシリコン(シリコンインターポーザ)を用いた場合について説明したが、本実施形態ではインターポーザの母材としてセラミック(セラミックインターポーザ)を用いた場合について説明する。このセラミックインターポーザにおいても、チップにてファインピッチで形成されたパッドをピッチ変換することができる。なお、本実施形態では、前記実施形態1のシリコンインターポーザを、セラミックインターポーザに置き換えた点が相違するので、その相違する点を中心に説明する。
前記実施形態1ではインターポーザの母材としてシリコン(シリコンインターポーザ)を用いた場合について説明したが、本実施形態ではインターポーザの母材として樹脂(樹脂インターポーザ)を用いた場合について説明する。この樹脂インターポーザにおいても、チップにてファインピッチで形成されたパッドをピッチ変換することができる。なお、本実施形態では、前記実施形態1のシリコンインターポーザを、樹脂インターポーザに置き換えた点が相違するので、その相違する点を中心に説明する。
1a 表面(第1面)
1b 裏面(第2面)
2 配線パターン(第1配線パターン)
2a、2b 配線
3 パッシベーション膜
4 貫通孔
5 ビア
6 配線パターン(第2配線パターン)
10 インターポーザ
11a、11b チップ
12 支持体
12a 平坦面
13 絶縁接着層
14 絶縁樹脂層
15 貫通孔
16 配線パターン(配線層)
17 絶縁樹脂層(層間絶縁樹脂)
18 貫通孔
19 配線パターン(配線層)
20 ソルダレジスト
21、22 開口部
23 バンプ電極
30 パッケージ基板
30a 表面
30b 裏面
40 インターポーザ
40a 表面
40b 裏面
41 ビア
42 配線パターン
43 セラミック基板
44 絶縁層
45 貫通孔
46 ビア
47 配線パターン
48 絶縁層
51a、51b ビア
52a、52b 配線パターン
53a、53b 貫通孔
54 保護層
60 インターポーザ
60a 表面
60b 裏面
61 ベース材
61a 平坦面
62 接着層
63 絶縁樹脂層
64 貫通孔
65 端子部及び/又は配線パターン
66 配線パターン
67 絶縁樹脂層
68 ビア
70 配線パターン
71 貫通孔
72 絶縁樹脂層
73 ビア
74 配線パターン
Claims (10)
- 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)第1配線パターンが形成された第1面と、第2配線パターンが形成されて、前記第1面とは反対側の第2面とを有するインターポーザを準備する工程;
(b)平坦面を有する支持体を準備する工程;
(c)前記インターポーザの第1面を前記支持体の平坦面に合わせて、前記支持体上に前記インターポーザを載置する工程;
(d)前記(c)工程の後、前記インターポーザを絶縁樹脂で覆い、前記第2配線パターンに電気的に接続される配線層を前記絶縁樹脂上に形成する工程;
(e)前記(d)工程の後、前記インターポーザと前記支持体とを分離する工程;
(f)前記(e)工程の後、前記第1面上に、前記第1配線パターンと電気的に接続して半導体チップを実装する工程。 - 請求項1記載の半導体装置の製造方法において、
前記(f)工程では、前記第1面上に複数の半導体チップを実装し、
前記(a)工程では、前記第1配線パターンのうち、前記複数の半導体チップ間の配線を他の配線よりもファインピッチで形成することを特徴とする。 - 請求項1または2記載の半導体装置の製造方法において、
前記(d)工程では、前記配線層間の層間絶縁樹脂より前記半導体チップに近い熱膨張係数の前記絶縁樹脂を形成することを特徴とする。 - 請求項1、2または3記載の半導体装置の製造方法において、
前記(a)工程では、シリコンウエハの第1面およびそれとは反対側の第2面のそれぞれに前記第1配線パターンおよび前記第2配線パターンを形成した前記インターポーザを準備することを特徴とする。 - 請求項1、2または3記載の半導体装置の製造方法において、
前記(a)工程では、セラミック材を含む基板の第1面およびそれとは反対側の第2面のそれぞれに前記第1配線パターンおよび前記第2配線パターンを形成した前記インターポーザを準備することを特徴とする。 - 請求項1、2または3記載の半導体装置の製造方法において、
前記(a)工程では、樹脂からなる基板の第1面およびそれとは反対側の第2面のそれぞれに前記第1配線パターンおよび前記第2配線パターンを形成した前記インターポーザを準備することを特徴とする。 - 請求項1〜6のいずれか一項に記載の半導体装置の製造方法において、
前記(c)工程では、前記支持体上に接着層を介して前記インターポーザを載置することを特徴とする。 - 請求項1〜7のいずれか一項に記載の半導体装置の製造方法において、
前記(b)工程では、銅板からなる前記支持体を準備し、
前記(e)工程では、エッチングにより前記銅板を除去することを特徴とする。 - パッケージ基板上に実装された半導体チップを備えた半導体装置であって、
第1面とそれとは反対側の第2面とを有するパッケージ基板は、
前記第1面側から前記第2面側へ順に、インターポーザと、前記インターポーザを覆う絶縁樹脂と、前記絶縁樹脂上に形成された配線層とを有して構成されており、
前記インターポーザは、その一面側を除いた面を前記絶縁樹脂に覆われており、
前記インターポーザを介して、前記パッケージ基板上に半導体チップが実装されていることを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記絶縁樹脂はその熱膨張係数が、前記配線層間の層間絶縁樹脂の熱膨張係数より前記半導体チップの熱膨張係数に近いことを特徴とする。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010050962A JP5577760B2 (ja) | 2009-03-09 | 2010-03-08 | パッケージ基板および半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054756 | 2009-03-09 | ||
JP2009054756 | 2009-03-09 | ||
JP2010050962A JP5577760B2 (ja) | 2009-03-09 | 2010-03-08 | パッケージ基板および半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010239126A true JP2010239126A (ja) | 2010-10-21 |
JP2010239126A5 JP2010239126A5 (ja) | 2013-02-14 |
JP5577760B2 JP5577760B2 (ja) | 2014-08-27 |
Family
ID=43093146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010050962A Active JP5577760B2 (ja) | 2009-03-09 | 2010-03-08 | パッケージ基板および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5577760B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195447A (ja) * | 2011-03-16 | 2012-10-11 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2013038386A (ja) * | 2011-08-05 | 2013-02-21 | Kinko Denshi Kofun Yugenkoshi | 介在層が埋め込まれたパッケージ基板及びその製造方法 |
JP2013128000A (ja) * | 2011-12-16 | 2013-06-27 | Advance Materials Corp | パッケージ基板及びその製造方法 |
JP2014123772A (ja) * | 2014-03-17 | 2014-07-03 | Advance Materials Corp | パッケージ基板 |
US20150135527A1 (en) * | 2011-10-31 | 2015-05-21 | Unimicron Technology Corporation | Method of fabricating packaging substrate having embedded through-via interposer |
US9374896B2 (en) | 2012-09-27 | 2016-06-21 | Unimicron Technology Corp. | Packaging carrier and manufacturing method thereof and chip package structure |
KR101731700B1 (ko) | 2015-03-18 | 2017-04-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
JP2017529691A (ja) * | 2014-09-19 | 2017-10-05 | インテル・コーポレーション | ブリッジ型相互接続を埋め込んだ半導体パッケージ |
KR101789765B1 (ko) | 2010-12-16 | 2017-11-21 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
JP2017228647A (ja) * | 2016-06-22 | 2017-12-28 | 富士通株式会社 | 樹脂インターポーザ及びそれを用いた半導体装置及び樹脂インターポーザの製造方法 |
KR101815785B1 (ko) | 2016-08-31 | 2018-01-05 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
KR101815784B1 (ko) | 2016-08-31 | 2018-01-05 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US10410999B2 (en) | 2017-12-19 | 2019-09-10 | Amkor Technology, Inc. | Semiconductor device with integrated heat distribution and manufacturing method thereof |
CN110556354A (zh) * | 2018-05-30 | 2019-12-10 | 三星电机株式会社 | 封装件基板及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837205A (ja) * | 1994-07-22 | 1996-02-06 | Hitachi Ltd | Tabパッケージ |
JP2007027706A (ja) * | 2005-06-17 | 2007-02-01 | Nec Corp | 配線基板及びその製造方法並びに半導体パッケージ |
WO2007129545A1 (ja) * | 2006-05-02 | 2007-11-15 | Ibiden Co., Ltd. | 耐熱性基板内蔵回路配線板 |
JP2008192740A (ja) * | 2007-02-02 | 2008-08-21 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
-
2010
- 2010-03-08 JP JP2010050962A patent/JP5577760B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837205A (ja) * | 1994-07-22 | 1996-02-06 | Hitachi Ltd | Tabパッケージ |
JP2007027706A (ja) * | 2005-06-17 | 2007-02-01 | Nec Corp | 配線基板及びその製造方法並びに半導体パッケージ |
WO2007129545A1 (ja) * | 2006-05-02 | 2007-11-15 | Ibiden Co., Ltd. | 耐熱性基板内蔵回路配線板 |
JP2008192740A (ja) * | 2007-02-02 | 2008-08-21 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101789765B1 (ko) | 2010-12-16 | 2017-11-21 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US9078384B2 (en) | 2011-03-16 | 2015-07-07 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
JP2012195447A (ja) * | 2011-03-16 | 2012-10-11 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2013038386A (ja) * | 2011-08-05 | 2013-02-21 | Kinko Denshi Kofun Yugenkoshi | 介在層が埋め込まれたパッケージ基板及びその製造方法 |
US9385056B2 (en) | 2011-08-05 | 2016-07-05 | Unimicron Technology Corporation | Packaging substrate having embedded interposer and fabrication method thereof |
US20150135527A1 (en) * | 2011-10-31 | 2015-05-21 | Unimicron Technology Corporation | Method of fabricating packaging substrate having embedded through-via interposer |
US9781843B2 (en) * | 2011-10-31 | 2017-10-03 | Unimicron Technology Corp. | Method of fabricating packaging substrate having embedded through-via interposer |
JP2013128000A (ja) * | 2011-12-16 | 2013-06-27 | Advance Materials Corp | パッケージ基板及びその製造方法 |
US9374896B2 (en) | 2012-09-27 | 2016-06-21 | Unimicron Technology Corp. | Packaging carrier and manufacturing method thereof and chip package structure |
JP2014123772A (ja) * | 2014-03-17 | 2014-07-03 | Advance Materials Corp | パッケージ基板 |
US10468352B2 (en) | 2014-09-19 | 2019-11-05 | Intel Corporation | Semiconductor packages with embedded bridge interconnects |
US10446500B2 (en) | 2014-09-19 | 2019-10-15 | Intel Corporation | Semiconductor packages with embedded bridge interconnects |
JP2017529691A (ja) * | 2014-09-19 | 2017-10-05 | インテル・コーポレーション | ブリッジ型相互接続を埋め込んだ半導体パッケージ |
TWI797053B (zh) * | 2015-03-18 | 2023-03-21 | 美商艾馬克科技公司 | 半導體裝置和其製造方法 |
TWI735431B (zh) * | 2015-03-18 | 2021-08-11 | 美商艾馬克科技公司 | 半導體裝置和其製造方法 |
US10008393B2 (en) | 2015-03-18 | 2018-06-26 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US11948808B2 (en) | 2015-03-18 | 2024-04-02 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device and manufacturing method thereof |
KR101731700B1 (ko) | 2015-03-18 | 2017-04-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US11195726B2 (en) | 2015-03-18 | 2021-12-07 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device and manufacturing method thereof |
JP2017228647A (ja) * | 2016-06-22 | 2017-12-28 | 富士通株式会社 | 樹脂インターポーザ及びそれを用いた半導体装置及び樹脂インターポーザの製造方法 |
KR101815785B1 (ko) | 2016-08-31 | 2018-01-05 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
KR101815784B1 (ko) | 2016-08-31 | 2018-01-05 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US10985146B2 (en) | 2017-12-19 | 2021-04-20 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device with integrated heat distribution and manufacturing method thereof |
US11901343B2 (en) | 2017-12-19 | 2024-02-13 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device with integrated heat distribution and manufacturing method thereof |
US10410999B2 (en) | 2017-12-19 | 2019-09-10 | Amkor Technology, Inc. | Semiconductor device with integrated heat distribution and manufacturing method thereof |
CN110556354A (zh) * | 2018-05-30 | 2019-12-10 | 三星电机株式会社 | 封装件基板及其制造方法 |
CN110556354B (zh) * | 2018-05-30 | 2023-10-20 | 三星电机株式会社 | 封装件基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5577760B2 (ja) | 2014-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5577760B2 (ja) | パッケージ基板および半導体装置の製造方法 | |
US11164754B2 (en) | Fan-out packages and methods of forming the same | |
EP2555240B1 (en) | Packaging substrate having embedded interposer and fabrication method thereof | |
US9357659B2 (en) | Packaging substrate having embedded through-via interposer | |
JP4343044B2 (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
US8269337B2 (en) | Packaging substrate having through-holed interposer embedded therein and fabrication method thereof | |
US8704350B2 (en) | Stacked wafer level package and method of manufacturing the same | |
TWI388046B (zh) | 覆晶封裝及半導體晶片封裝 | |
EP2936558B1 (en) | Method for fabricating base for semiconductor package | |
US8580608B2 (en) | Fabrication method of package structure having embedded semiconductor component | |
US10242972B2 (en) | Package structure and fabrication method thereof | |
JP2009141041A (ja) | 電子部品実装用パッケージ | |
JP2008166327A (ja) | 配線基板及びその製造方法と半導体装置 | |
KR102383912B1 (ko) | 팬-아웃 패키지 및 그 형성 방법 | |
KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
JP2008166824A (ja) | マルチチップパッケージおよびその形成方法 | |
JP2006261311A (ja) | 半導体装置及びその製造方法 | |
US8330050B2 (en) | Wiring board having heat intercepting member | |
JP2010245509A (ja) | 半導体装置 | |
US20100144152A1 (en) | Method of manufacturing semiconductor package | |
KR100990396B1 (ko) | 적층 웨이퍼 레벨 패키지 및 이의 제조 방법 | |
US20230009553A1 (en) | Package structure and method of forming the same | |
TWI605556B (zh) | 封裝中的表面安裝裝置、整合式被動裝置及/或打線安裝 | |
JP4887170B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140623 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5577760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |