JP2014123772A - パッケージ基板 - Google Patents
パッケージ基板 Download PDFInfo
- Publication number
- JP2014123772A JP2014123772A JP2014053501A JP2014053501A JP2014123772A JP 2014123772 A JP2014123772 A JP 2014123772A JP 2014053501 A JP2014053501 A JP 2014053501A JP 2014053501 A JP2014053501 A JP 2014053501A JP 2014123772 A JP2014123772 A JP 2014123772A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- package substrate
- electrical contact
- core layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 239000010410 layer Substances 0.000 claims abstract description 65
- 239000012792 core layer Substances 0.000 claims abstract description 38
- 239000011241 protective layer Substances 0.000 claims description 23
- 239000002335 surface treatment layer Substances 0.000 claims description 12
- 239000012790 adhesive layer Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229920001651 Cyanoacrylate Polymers 0.000 claims description 4
- 239000004830 Super Glue Substances 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 7
- 238000004806 packaging method and process Methods 0.000 abstract description 7
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 238000009434 installation Methods 0.000 abstract 2
- 239000004020 conductor Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 38
- 239000002184 metal Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 22
- 238000000034 method Methods 0.000 description 15
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005352 clarification Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】製品の小型化及び信頼性の要求を同時に満たすことができるパッケージ基板を提供する。
【解決手段】パッケージ基板２は、対向する２つの表面２０ａ，２０ｂを有するコア層２０と、前記コア層２０の２つの表面２０ａ，２０ｂに設けられた２つの回路層２３ａ，２３ｂと、前記コア層２０に設けられた複数の導電ビア２４と、前記コア層２０の２つの表面２０ａ，２０ｂ及び２つの回路層２３ａ，２３ｂに設けられた２つの絶縁保護層２５ａ，２５ｂと、前記コア層２０のいずれか一方の表面２０ａの絶縁保護層２５ａに結合された搭載部材２７とを備える。前記パッケージ基板２の一方の側に搭載部材２７が結合されることにより、運送時又はパッケージング時に厚さが薄すぎることによる破損が回避される。
【選択図】 図２Ｉ
【解決手段】パッケージ基板２は、対向する２つの表面２０ａ，２０ｂを有するコア層２０と、前記コア層２０の２つの表面２０ａ，２０ｂに設けられた２つの回路層２３ａ，２３ｂと、前記コア層２０に設けられた複数の導電ビア２４と、前記コア層２０の２つの表面２０ａ，２０ｂ及び２つの回路層２３ａ，２３ｂに設けられた２つの絶縁保護層２５ａ，２５ｂと、前記コア層２０のいずれか一方の表面２０ａの絶縁保護層２５ａに結合された搭載部材２７とを備える。前記パッケージ基板２の一方の側に搭載部材２７が結合されることにより、運送時又はパッケージング時に厚さが薄すぎることによる破損が回避される。
【選択図】 図２Ｉ
Description
本発明は、パッケージ基板に関し、特に製品の薄型化に有利であるパッケージ基板に関するものである。
電子産業の盛んな発展に伴い、電子製品は、多機能化、高性能化の方向へ進んでいる。半導体パッケージの小型化(miniaturization)のパッケージ需要を満たすために、チップ搭載用パッケージ基板の厚さの低減に向けた発展を見せている。現在、チップ搭載用のパッケージ基板には硬質材及び軟質材があり、一般に、ボールグリッドアレイ(Ball Grid Array, BGA)に用いられるパッケージ基板においては、硬質材が選択される。
図１Ａないし図１Ｃは、従来の２層回路のパッケージ基板１の製造方法の断面模式図を示す。
まず、図１Ａに示すようなコア層１０を２つ用意するが、このコア層１０は、対向する第１の表面１０ａ及び第２の表面１０ｂを有し、前記第１の表面１０ａ及び第２の表面１０ｂに第１の金属層１１ａ及び第２の金属層１１ｂがそれぞれ設けられており、前記第１及び第２の表面１０ａ、１０ｂに連通される複数の貫通孔１００を有する。
図１Ｂに示すように、コア層１０の第１及び第２の表面１０ａ、１０ｂに第１及び第２の回路層１３ａ、１３ｂを第１及び第２の金属層１１ａ、１１ｂにより（導電層１２による金属電気めっきを用いて）それぞれ形成するようにパターニング工程を行うとともに、複数の第１及び第２の電気接触パッド１３０ａ、１３０ｂを有する第１及び第２の回路層１３ａ、１３ｂに電気的に接続するように、上記の貫通孔１００に導電ビア１４を形成する。
図１Ｃに示すように、第１及び第２の電気接触パッド１３０ａ、１３０ｂが第１及び第２の開口１５０ａ、１５０ｂに露出されるように、コア層１０の第１及び第２の表面１０ａ、１０ｂに、複数の第１及び第２の開口１５０ａ、１５０ｂを有する第１及び第２の絶縁保護層１５ａ、１５ｂをそれぞれ形成する。次に、上記の第１及び第２の電気接続パッド１３０ａ、１３０ｂの露出表面に第１及び第２の表面処理層１６ａ、１６ｂをそれぞれ形成する。
後続の工程において、第２の保護層１５ｂにチップを搭載しパッケージング工程を行うことにより、パッケージ構造の製造が完了する。小型化及び信頼性の要求を満たすために、現在の製造工程技術において、パッケージ基板１の厚さＳは、１５０μｍまで小さくすることが可能である。
しかしながら、小型化の要求の高まりに伴い、厚さが１５０μｍであるパッケージ基板１は、現在パッケージの小型化の要求を満たすことができなくなっている。その一方、パッケージ基板１の厚さＳを１５０μｍよりも小さくすると、パッケージ基板１が運送時又はパッケージング時に厚さが薄すぎることによって破損しやすくなるため、使用不可又は製品不良となることもある。
従って、上述の従来技術では製品の小型化及び信頼性の要求を同時に満たすことができないという技術のボトルネックをいかにして克服するかが、現在解決すべき極めて重要な課題となっている。
上記の課題を解決するために、本発明は、いずれか一方の側に接着層により結合される搭載部材を含むことを特徴とするパッケージ基板を提供する。
また、本発明は、対向する２つの表面を有し、それらの２つの表面に第１の金属層及び第２の金属層をそれぞれ設け、前記第１の金属層を貫通する貫通孔を有し、前記第２の金属層が前記貫通孔に露出するコア層を２つ用意する工程と、前記第２の金属層を接着部材で結合することにより前記２つのコア層を接続する工程と、前記第１の金属層により第１の電気接触パッドを有する第１の回路層を形成するとともに、前記貫通孔に前記第１の回路層に電気的に接続されるように導電ビアを形成する工程と、前記第１の表面及び第１の回路層に第１の絶縁保護層を形成するとともに前記第１の電気接触パッドを露出させることで、前記第１の電気接触パッドの露出表面に第１の表面処理層を形成する工程と、前記第１の絶縁保護層に搭載部材を接着層により結合する工程と、前記接着部材を除去することにより、２つの基板本体を分離させる工程と、前記第２の金属層により第２の電気接触パッドを有する第２の回路層を形成するとともに、前記第２の回路層を前記導電ビアに電気的に接続させる工程と、前記第２の表面及び第２の回路層に第２の絶縁保護層を形成するとともに前記第２の電気接触パッドを露出させることで、前記第２の電気接触パッドの露出表面に第２の表面処理層を形成することにより２つのパッケージ基板を形成する工程と、を備えることを特徴とするパッケージ基板の製造方法をも提供する。
上述した製造方法によれば、第２の回路層を形成する前に、２つの基板本体の搭載部材を結合部材により互いに積層させることができる。
前述したパッケージ基板及びその製造方法において、前記接着層の材質は、スーパーグルー又は離型剤であり、前記搭載部材の材質は、耐高温材であってもよい。
また、前記パッケージ基板の厚さから前記搭載部材の厚さを減算した値は、１５０μｍよりも小さいことが好ましい。
上記のように、本発明に係るパッケージ基板によれば、パッケージ基板の第１の絶縁保護層に搭載部材を結合させることにより、運送時又はパッケージング時に厚さが薄すぎることによる破損を回避することができる。さらに、パッケージング後に搭載部材を除去した場合、パッケージ基板の厚さが１５０μｍよりも小さくなるため、従来の技術に比して、パッケージ構造全体の厚みを低減させることができる。従って、本発明に係るパッケージ基板により製品の小型化及び信頼性の要求を同時に満たすことができる。
以下、具体的な実施例を用いて本発明の実施形態を説明する。この技術分野に精通した者は、本明細書の記載内容によって容易に本発明のその他の利点や効果を理解できるであろう。
ここで、明細書に添付された図面に記載される構造、比例、寸法等は、この技芸に精通する者がより容易に理解できるように明細書に記載の内容に合わせて開示するためのものに過ぎず、本発明の実施を限定するものではなく、実質的に技術的な意味がない、いかなる構造の修正、比例関係の変更又は寸法の調整も、本発明から生じうる効果及び達成しうる目的に影響を及ぼすものでなければ、本発明に記載の技術内容の範囲内に含まれる。また、本明細書に記載の「第１（の）」、「第２（の）」等の用語は、説明の明瞭化のために用いられるものであり、本発明の実施可能な範囲を限定するものではなく、その相対関係の変更又は調整は、実質的な技術内容の変更がなければ、本発明の実施可能な範囲に属することは言うまでもない。
図２Ａないし図２Ｉは、本発明に係るパッケージ基板２の製造方法の断面模式図を示す。
図２Ａに示すように、対向する（すなわち、コア層２０の両側に位置する）第１の表面２０ａ及び第２の表面２０ｂを有し、第１及び第２の表面２０ａ、２０ｂに第１の金属層２１ａ及び第２の金属層２１ｂをそれぞれ設けるとともに、第１の表面２０ａに第１の金属層２１ａを貫通する複数の貫通孔２００を設けることで、第２の金属層２１ｂがそれらの貫通孔２００に露出されるようにするコア層２０を２つ用意する。
次に、これらのコア層２０の第２の金属層２１ｂどうしを複数の接着部材２２により結合することにより２つのコア層２０が積層される。
前記コア層２０は、例えば、ビスマレイミドトリアジン(Bismaleimide-Triazine, BT)の有機重合材料であってもよく、プリプレグ(prepreg)のような誘電材であってもよく、コア層２０の厚さは６０μｍよりも小さく、第１及び第２の金属層２１ａ、２１ｂは銅であり、接着部材２２はペーストブロックであってもよい。
本発明に係るコア層２０の厚さは、６０μｍよりも小さいが、２つのコア層２０の積層により、パッケージ基板の製造時に全体の厚さが増加し、パッケージ基板の製造工程に用いられる従来の設備を使用することができるため、製造コストを低減することができる。
図２Ｂに示すように、コア層２０の第１の表面２０ａに第１の回路層２３ａを第１の金属層２１ａにより形成するようにパターニング工程を行うことともに、複数の第１の電気接触パッド２３０ａを有する第１の回路層２３ａに電気的に接続するように貫通孔２００に導電ビア２４を形成する。
回路製造工程は、多種多様であるため、特に制限されるものではなく、しかも、本発明の技術特徴ではないため、ここでは詳しい説明を省略する。
図２Ｃに示すように、コア層２０の第１の表面２０ａ及び第１の回路層２３ａに、前記複数の第１の電気接触パッド２３０ａが露出される複数の第１の開口２５０ａを有する第１の絶縁保護層２５ａを形成する。その他の実施例においては、第１の絶縁保護層２５ａの表面高さを低減させ、第１の電気接触パッド２３０ａの高さを第１の絶縁保護層２５ａの表面高さに等しく又はそれよりも高くすることにより、前記複数の第１の電気接触パッド２３０ａが露出されるようにしてもよい。
次に、前記複数の第１の開口２５０ａにおける第１の電気接触パッド２３０ａに第１の表面処理層２６ａを形成する。
図２Ｄに示すように、第１の絶縁保護層２５ａに搭載部材２７を接着層２７０により結合させる。この実施例において、接着層２７０の材質は、例えば、スーパーグルー、離型剤等であり、搭載部材２７の材質は、耐高温材、例えば銅張積層板(Copper clad laminate, CCL)である。
図２Ｅに示すように、前記複数の接着部材２２を除去することにより２つの基板本体２ａを分離させる。
図２Ｆ（ａ）又は図２Ｆ（ｂ）に示すように、２つの基板本体２ａの搭載部材２７を結合部材２８、２８’により互いに積層させることにより第２の金属層２１ｂを露出させる。この実施例において、この結合部材２８、２８’は、接着バンプ（図２Ｆ（ｂ）に示す）又はペースト層（図２Ｆ（ａ）に示す）であってもよい。
図２Ｇに示すように、図２Ｆの製造工程に続いて、第２の金属層２１ｂにより、導電ビア２４に電気的に接続され複数の第２の電気接触パッド２３０ｂを有する第２の回路層２３ｂを形成する。
図２Ｈに示すように、コア層２０の第２の表面２０ｂ及び第２の回路層２３ｂに、前記複数の第２の電気接触パッド２３０ｂが露出される複数の第２の開口２５０ｂを有する第２の絶縁保護層２５ｂを形成することで、２つのパッケージ基板２が形成される。
次に、前記複数の第２の電気接触パッド２３０ｂの露出表面に、第２の表面処理層２６ｂを形成する。
その他の実施例において、第２の絶縁保護層２５ｂの表面高さを低減させ、第２の電気接触パッド２３０ｂの高さを第２の絶縁保護層２５ｂの表面高さに等しく又はそれよりも高くすることにより、前記複数の第２の電気接触パッド２３０ｂを露出させてもよい。
図２Ｉに示すように、結合部材２８を除去することにより２つのパッケージ基板２を分離させ、パッケージ基板２の厚さＬから搭載部材２７（接着層２７０は、厚さが極めて薄いため、考慮に入れなくてもよい）の厚さｄを減じた厚さｈは、１５０μｍよりも小さい。また、搭載部材２７の厚さｄについては必要に応じて変化させてもよいため、特に制限されるものではない。
図３Ａないし図３Ｃは、本発明に係るパッケージ基板２の製造方法の他の実施例の断面模式図を示す。
図３Ａは、図２Ｅの製造工程において、前記複数の接着部材２２を除去することにより分離させた２つの基板本体２ａの１つを示す。
図３Ｂに示すように、２つの基板本体２ａを積層させるのではなく、第２の金属層２１ｂによって、導電ビア２４に電気的に接続され複数の第２の電気接触パッド２３０ｂを有する第２の回路層２３ｂを直接形成する。
図３Ｃに示すように、コア層２０の第２の表面２０ｂ及び第２の回路層２３ｂに、第２の電気接触パッド２３０ｂが露出される複数の第２の開口２５０ｂを有する第２の絶縁保護層２５ｂを形成することで、パッケージ基板２が形成される。
次に、第２の電気接触パッド２３０ｂの露出表面に、第２の表面処理層２６ｂを形成し、パッケージ基板２の厚さＬから搭載部材２７（接着層２７０は、厚さが極めて薄いため、考慮に入れなくてもよい）の厚さｄを減じた厚さｈは、１５０μｍよりも小さい。
一般に、厚さが１５０μｍよりも小さい基板を製造しようとする場合は、新しい製造工程設備を改めて配置する必要があるため、製造コストが増加する。本発明に係るパッケージ基板２では、搭載部材２７を除いた残りの厚さｈが１５０μｍよりも小さいが、搭載部材２７の厚さｄによりパッケージ基板２を製造した場合、その全体の厚さＬが１５０μｍに等しく又はそれよりも大きくなるため、パッケージ基板製造工程に用いられる従来の設備を使用することができ、製造コストが増加することはない。
さらに、本発明に係るパッケージ基板２では、後続の製造工程において、第２の絶縁保護層２５ｂにチップを搭載し（図示せず）パッケージング工程を行ってから搭載部材２７を除去することでパッケージ構造の製造が完了する。従って、パッケージ基板２の厚さＬから搭載部材２７の厚さｄを減じてなる残りの厚さｈは、１５０μｍよりも小さく、パッケージ構造全体の厚さが低減される。そのため、従来の技術に比して、本発明は、パッケージ基板２の厚さを必要に応じて１５０μｍよりも小さくすることにより、小型化の要求を満たすことができる。
また、パッケージ製造工程の前後に、パッケージ基板２が搭載部材２７を有することで、パッケージ全体の強度が向上するため、従来の技術に比して、本発明に係るパッケージ基板２は、運送時又はパッケージング時に破損することがない。
また、例えば２つのコア層２０又は２つの基板本体２ａを積層することにより、２ロット分の基板量を同時に製造することができ、スループットが向上する。
また、本発明に係るパッケージ基板２は、対向する第１の表面２０ａ及び第２の表面２０ｂを有するコア層２０と、コア層２０の第１の表面２０ａに設けられた第１の回路層２３ａと、コア層２０の第２の表面２０ｂに設けられた第２の回路層２３ｂと、コア層２０に設けられた複数の導電ビア２４と、コア層２０の第１の表面２０ａ及び第１の回路層２３ａに設けられた第１の絶縁保護層２５ａと、コア層２０の第２の表面２０ｂ及び第２の回路層２３ｂに設けられた第２の絶縁保護層２５ｂと、第１の絶縁保護層２５ａに結合された搭載部材２７とを備える。
第１の回路層２３ａは複数の第１の電気接触パッド２３０ａを有し、第２の回路層２３ｂは複数の第２の電気接触パッド２３０ｂを有し、導電ビア２４は第１及び第２の回路層２３ａ、２３ｂに電気的に接続される。
第１の絶縁保護層２５ａは、前記複数の第１の電気接触パッド２３０ａが露出される複数の第１の開口２５０ａを有し、これらの第１の開口２５０ａにおける第１の電気接触パッド２３０ａに第１の表面処理層２６ａを形成する。
第２の絶縁保護層２５ｂは、前記複数の第２の電気接触パッド２３０ｂが露出される複数の第２の開口２５０ｂを有し、これらの第２の開口２５０ｂにおける第２の電気接触パッド２３０ｂに第２の表面処理層２６ｂを形成する。
搭載部材２７は、前記複数の第１の電気接触パッド２３０ａ及び第１の絶縁保護層２５ａに接着層２７０により結合される。この実施例において、接着層２７０の材質はスーパーグルー又は離型剤であり、搭載部材２７の材質は耐高温材である。
また、パッケージ基板２の厚さＬから搭載部材２７の厚さｄを減じてなる残りの厚さｈは、１５０μｍよりも小さい。
上述のように、本発明に係るパッケージ基板及びその製造方法は、主にパッケージ基板の第１の絶縁保護層に搭載部材を結合することによりパッケージ基板全体の強度を向上させ、運送時又はパッケージング時による破損を効果的に防止することができる。
さらに、パッケージング後に搭載部材を除去する場合、パッケージ基板の厚さが１５０μｍよりも小さいため、パッケージ構造全体の厚さが低減され、製品の小型化及び信頼性の要求を同時に満たすことができる。
上記のように、これらの実施形態は本発明の原理及び効果を例示的に説明するものに過ぎず、本発明は、これらによって限定されるものではない。本発明は、この技術分野に精通した者により本発明の主旨を逸脱しない範囲で種々に修正や変更されることが可能であり、そうした修正や変更は、本発明の特許請求の範囲に入るものである。
１、２ パッケージ基板
１０、２０ コア層
１０ａ、２０ａ 第１の表面
１０ｂ、２０ｂ 第２の表面
１００、２００ 貫通孔
１１ａ、２１ａ 第１の金属層
１１ｂ、２１ｂ 第２の金属層
１２ 導電層
１３ａ、２３ａ 第１の回路層
１３ｂ、２３ｂ 第２の回路層
１３０ａ、２３０ａ 第１の電気接触パッド
１３０ｂ、２３０ｂ 第２の電気接触パッド
１４、２４ 導電ビア
１５ａ、２５ａ 第１の絶縁保護層
１５ｂ、２５ｂ 第２の絶縁保護層
１５０ａ、２５０ａ 第１の開口
１５０ｂ、２５０ｂ 第２の開口
１６ａ、２６ａ 第１の表面処理層
１６ｂ、２６ｂ 第２の表面処理層
２ａ 基板本体
２２ 接着部材
２７ 搭載部材
２７０ 接着層
２８ 結合部材
Ｌ、ｄ、Ｓ 厚さ
ｈ 残りの厚さ
１０、２０ コア層
１０ａ、２０ａ 第１の表面
１０ｂ、２０ｂ 第２の表面
１００、２００ 貫通孔
１１ａ、２１ａ 第１の金属層
１１ｂ、２１ｂ 第２の金属層
１２ 導電層
１３ａ、２３ａ 第１の回路層
１３ｂ、２３ｂ 第２の回路層
１３０ａ、２３０ａ 第１の電気接触パッド
１３０ｂ、２３０ｂ 第２の電気接触パッド
１４、２４ 導電ビア
１５ａ、２５ａ 第１の絶縁保護層
１５ｂ、２５ｂ 第２の絶縁保護層
１５０ａ、２５０ａ 第１の開口
１５０ｂ、２５０ｂ 第２の開口
１６ａ、２６ａ 第１の表面処理層
１６ｂ、２６ｂ 第２の表面処理層
２ａ 基板本体
２２ 接着部材
２７ 搭載部材
２７０ 接着層
２８ 結合部材
Ｌ、ｄ、Ｓ 厚さ
ｈ 残りの厚さ
Claims (2)
- 対向する第１の表面及び第２の表面を有するコア層と、
前記コア層の前記第１の表面に設けられ、第１の電気接触パッドを有する第１の回路層と、
前記コア層の前記第２の表面に設けられ、第２の電気接触パッドを有する第２の回路層と、
前記コア層に設けられ、前記第１及び第２の回路層に電気的に接続される導電ビアと、
前記コア層の前記第１の表面及び前記第１の回路層に設けられ、前記第１の電気接触パッドが露出される第１の絶縁保護層と、
前記第１の電気接触パッドの露出表面に形成される第１の表面処理層と、
前記コア層の前記第２の表面及び前記第２の回路層に設けられ、前記第２の電気接触パッドが露出される第２の絶縁保護層と、
前記第２の電気接触パッドの露出表面に形成される第２の表面処理層と、
前記第１の絶縁保護層に接着層により結合される搭載部材と、
を備えることを特徴とするパッケージ基板。 - 前記接着層の材質は、スーパーグルー又は離型剤であることを特徴とする請求項１に記載のパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014053501A JP6000297B2 (ja) | 2014-03-17 | 2014-03-17 | パッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014053501A JP6000297B2 (ja) | 2014-03-17 | 2014-03-17 | パッケージ基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011276005A Division JP5536748B2 (ja) | 2011-12-16 | 2011-12-16 | パッケージ基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014123772A true JP2014123772A (ja) | 2014-07-03 |
| JP2014123772A5 JP2014123772A5 (ja) | 2014-12-04 |
| JP6000297B2 JP6000297B2 (ja) | 2016-09-28 |
Family
ID=51403966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014053501A Expired - Fee Related JP6000297B2 (ja) | 2014-03-17 | 2014-03-17 | パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6000297B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003324276A (ja) * | 2002-04-30 | 2003-11-14 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| JP2004140254A (ja) * | 2002-10-18 | 2004-05-13 | Toray Ind Inc | 多層回路基板用部材および多層回路基板の製造方法 |
| JP2009212140A (ja) * | 2008-02-29 | 2009-09-17 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び半導体パッケージの製造方法 |
| JP2010239126A (ja) * | 2009-03-09 | 2010-10-21 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011009686A (ja) * | 2009-06-23 | 2011-01-13 | Kinko Denshi Kofun Yugenkoshi | パッケージ基板及びその製造方法、並びにその基材 |
| JP2011119722A (ja) * | 2009-11-09 | 2011-06-16 | Hitachi Chem Co Ltd | 多層配線基板及びその製造方法 |
-
2014
- 2014-03-17 JP JP2014053501A patent/JP6000297B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003324276A (ja) * | 2002-04-30 | 2003-11-14 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| JP2004140254A (ja) * | 2002-10-18 | 2004-05-13 | Toray Ind Inc | 多層回路基板用部材および多層回路基板の製造方法 |
| JP2009212140A (ja) * | 2008-02-29 | 2009-09-17 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び半導体パッケージの製造方法 |
| JP2010239126A (ja) * | 2009-03-09 | 2010-10-21 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011009686A (ja) * | 2009-06-23 | 2011-01-13 | Kinko Denshi Kofun Yugenkoshi | パッケージ基板及びその製造方法、並びにその基材 |
| JP2011119722A (ja) * | 2009-11-09 | 2011-06-16 | Hitachi Chem Co Ltd | 多層配線基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6000297B2 (ja) | 2016-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI493671B (zh) | 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法 | |
| US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
| TW201505507A (zh) | 封裝基板、封裝結構以及封裝基板的製作方法 | |
| US20130075928A1 (en) | Integrated circuit and method of making | |
| TW200822830A (en) | Circuit board structure and fabrication method thereof | |
| CN118553709A (zh) | 封装基板及其制法 | |
| CN104795356A (zh) | 半导体封装件及其制法 | |
| US8828796B1 (en) | Semiconductor package and method of manufacturing the same | |
| US8628636B2 (en) | Method of manufacturing a package substrate | |
| KR101043328B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JP5346388B2 (ja) | パッケージ基板の製造方法 | |
| CN118553621B (zh) | 封装基板的制法 | |
| CN103208429B (zh) | 封装基板的制法 | |
| CN103066049B (zh) | 封装基板及其制法 | |
| JP6000297B2 (ja) | パッケージ基板 | |
| JP5536748B2 (ja) | パッケージ基板の製造方法 | |
| CN104103602A (zh) | 半导体封装件及其制法 | |
| US9084341B2 (en) | Fabrication method of packaging substrate | |
| KR101378311B1 (ko) | 패키징 기판 및 그 제조 방법 | |
| TWI520276B (zh) | 封裝基板及其製法 | |
| TWI558286B (zh) | 封裝結構及其製法 | |
| TW201601224A (zh) | 封裝基板結構及其製法 | |
| JP5934057B2 (ja) | プリント回路基板 | |
| KR101299140B1 (ko) | 패키지 기판 제조 방법 | |
| KR102117481B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141020 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150914 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160830 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6000297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |