TWI520276B - 封裝基板及其製法 - Google Patents
封裝基板及其製法 Download PDFInfo
- Publication number
- TWI520276B TWI520276B TW100135642A TW100135642A TWI520276B TW I520276 B TWI520276 B TW I520276B TW 100135642 A TW100135642 A TW 100135642A TW 100135642 A TW100135642 A TW 100135642A TW I520276 B TWI520276 B TW I520276B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- package substrate
- electrical contact
- core
- contact pad
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關一種封裝基板及其製法,尤指一種利於產品薄化之封裝基板及其製法。
隨著電子產業的蓬勃發展,電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求,係朝降低承載晶片之封裝基板的厚度發展。目前用於承載晶片之封裝基板可分為硬質材與軟質材,一般用於球閘陣列封裝(Ball Grid Array,BGA)之封裝基板係選擇硬質材。
請參閱第1A至1C圖,係為習知雙層線路之封裝基板1之製法之剖面示意圖。
如第1A圖所示,首先,提供兩芯層10,各該芯層10具有相對之第一表面10a與第二表面10b,且該芯層10之第一與第二表面10a,10b上分別具有一第一金屬層11a與一第二金屬層11b,又該芯層10具有連通該第一及第二表面10a,10b之複數貫穿孔100。
如第1B圖所示,進行圖案化製程,以藉由該第一與第二金屬層11a,11b(利用導電層12進行電鍍金屬),於該芯層10之第一及第二表面10a,10b上分別形成一第一及第二線路層13a,13b,且於該些貫穿孔100中形成導電通孔14以電性連接該第一及第二線路層13a,13b,又該第一及第二線路層13a,13b分別具有複數第一及第二電性接觸墊
130a,130b。
如第1C圖所示,於該芯層10之第一及第二表面10a,10b上分別形成一第一及第二絕緣保護層15a,15b,且該第一及第二絕緣保護層15a,15b分別具有複數第一及第二開孔150a,150b,以令該些第一及第二電性接觸墊130a,130b對應外露出各該第一及第二開孔150a,150b。接著,於該些第一及第二電性接觸墊130a,130b之外露表面上分別形成一第一及第二表面處理層16a,16b。
於後續製程中,係於該第二絕緣保護層15b上承載晶片並進行封裝製程,以製成封裝結構。為了符合微小化與可靠度之需求,於目前製程技術中,該封裝基板1之厚度S可縮小至60μm。
惟,隨著微小化之需求增加,厚度為60μm之封裝基板1已無法滿足現今對封裝件微小化之需求,但若使該封裝基板1之厚度S小於60μm,則該封裝基板1於運送時或封裝時將因太薄而容易破裂,導致無法使用或產品不良。
因此,如何克服上述習知技術無法同時滿足產品微小化與可靠度之需求的技術瓶頸,實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失,本發明係揭露一種封裝基板,其技術特徵在於:該封裝基板包括一藉由黏著層而結合於其中一側上之承載件。
本發明復提供一種封裝基板之製法,係包括:提供兩
芯層,各該芯層具有相對之兩表面,且該兩表面上具有第一與第二金屬層、貫穿該第一金屬層及該芯層之至少一貫穿孔,以令該第二金屬層外露出該貫穿孔;藉由黏著件結合各該第二金屬層,以連接該兩芯層;將該第一金屬層形成具有第一電性接觸墊之第一線路層,且於該貫穿孔中形成導電通孔以電性連接該第一線路層;於該第一表面與第一線路層上形成第一絕緣保護層,且外露該第一電性接觸墊,以於該第一電性接觸墊之外露表面上形成第一表面處理層;於該第一絕緣保護層上藉由黏著層結合一承載件;移除該黏著件,以分離出兩基板本體;將該第二金屬層形成具有第二電性接觸墊之第二線路層,且該第二線路層電性連接該導電通孔;於該第二表面與第二線路層上形成第二絕緣保護層,且外露該第二電性接觸墊,以於該第二電性接觸墊之外露表面上形成第二表面處理層,俾形成兩封裝基板;以及移除該結合件,以分離該兩封裝基板。
依上述製法,可於製作該第二線路層之前,先將該兩基板本體之承載件藉由結合件相疊接。
前述之封裝基板及其製法中,該黏著層的材質可為強力膠或離型劑,且該承載件之材質可為耐高溫材。
另外,前述之封裝基板之厚度減去該承載件之厚度應小於60μm。
由上可知,本發明之封裝基板及其製法,係藉由在該封裝基板之第一絕緣保護層上結合承載件,以避免於運送時或封裝時因太薄而破裂。再者,於封裝後再移除該承載
件,此時之封裝基板之厚度係小於60μm,故相較於習知技術,可降低封裝結構之整體厚度。因此,藉由本發明之封裝基板可同時滿足產品微小化與可靠度之需求。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如“一”、“兩”、“上”等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
請參閱第2A至2I圖,係為本發明封裝基板2之製法之剖視示意圖。
如第2A圖所示,首先,提供兩芯層20,該芯層20具有相對之第一表面20a與第二表面20b,且該芯層20之第一與第二表面20a,20b上分別具有第一金屬層21a與第二金屬層21b,又該芯層20之第一表面20a上具有貫穿該
第一金屬層21a及該芯層20之複數貫穿孔200,以令該第二金屬層21b外露出該些貫穿孔200。
接著,藉由複數黏著件22結合各該芯層20之第二金屬層21b,以堆疊兩芯層20。
所述之芯層20可為例如雙馬來醯亞胺-三氮雜苯(Bismaleimide-Triazine,BT)之有機聚合材料,亦可為如預浸材(prepreg)之介電材,且該芯層20之厚度係小於60μm(如30μm),而該第一與第二金屬層21a,21b係為銅,又該黏著件22可為膠塊。
於製作單一封裝基板2時,該芯層20的厚度若小於30μm,整體厚度太薄會造成生產過程中封裝基板2容易受損,但本發明藉由先堆疊兩芯層20,以於製作該封裝基板2時增加整體厚度,且可使用原先封裝基板製程所用之設備,最後再分離各封裝基板2(如後所述),因而可降低製作成本。
如第2B圖所示,進行圖案化製程,以藉由該第一金屬層21a,於該芯層20之第一表面20a上形成第一線路層23a,且於該貫穿孔200中形成導電通孔24以電性連接該第一線路層23a,又該第一線路層23a具有複數第一電性接觸墊230a。
有關線路製程種類繁多,並無特別限制,且其非本發明之技術特徵,故不詳述,特此述明。
如第2C圖所示,於該芯層20之第一表面20a與第一線路層23a上形成第一絕緣保護層25a,且該第一絕緣保
護層25a具有複數第一開孔250a,以對應外露該些第一電性接觸墊230a。於其他實施例中,亦可藉由降低該第一絕緣保護層25a之表面高度,使該第一電性接觸墊230a之高度高於或齊平該第一絕緣保護層25a之表面高度,以外露該些第一電性接觸墊230a。
接著,於該些第一開孔250a中之第一電性接觸墊230a上形成第一表面處理層26a。
如第2D圖所示,於該第一絕緣保護層25a上藉由黏著層270結合一承載件27。於本實施例中,該黏著層270的材質例如:強力膠、離型劑等,而該承載件27之材質係為耐高溫材,例如銅箔基板(Copper clad laminate,CCL)。
如第2E圖所示,移除該些黏著件22,以分離出兩基板本體2a。
如第2F或2F’圖所示,將該兩基板本體2a之承載件27藉由結合件28,28’相疊接,以露出該第二金屬層21b。於本實施例中,該結合件28,28’係為黏著凸塊(如第2F’圖所示)或膠層(如第2F圖所示)。
如第2G圖所示,接續第2F圖製程,將該第二金屬層21b形成第二線路層23b,且該第二線路層23b電性連接該導電通孔24,又該第二線路層23b具有複數第二電性接觸墊230b。
如第2H圖所示,於該芯層20之第二表面20b與第二線路層23b上形成第二絕緣保護層25b,且該第二絕緣保護層25b具有複數第二開孔250b,以對應外露該些第二電
性接觸墊230b,俾形成兩封裝基板2。
接著,於該些第二電性接觸墊250b之外露表面上形成第二表面處理層26b。
於其他實施例中,亦可藉由降低該第二絕緣保護層25b之表面高度,使該第二電性接觸墊250b之高度高於或齊平該第二絕緣保護層25b之表面高度,以外露該些第二電性接觸墊250b。
如第2I圖所示,移除該結合件28,以分離該兩封裝基板2,且該封裝基板2之厚度L減去該承載件27(該黏著層270極薄,可忽略)之厚度d的所剩厚度h係小於60μm,例如:10μm、20μm、30μm、40μm、50μm。另外,有關該承載件27之厚度d可依需求作變化,並無特別限制。
請參閱第3A至3C圖,係為本發明封裝基板2之製法之另一實施例之剖視示意圖。
如第3A圖所示,係為第2E圖之製程,移除該些黏著件22,以分離出兩基板本體2a。
如第3B圖所示,不堆疊兩基板本體2a,係直接將該第二金屬層21b形成第二線路層23b,且該第二線路層23b電性連接該導電通孔24,又該第二線路層23b具有複數第二電性接觸墊230b。
如第3C圖所示,於該芯層20之第二表面20b與第二線路層23b上形成第二絕緣保護層25b,且該第二絕緣保護層25b具有複數第二開孔250b,以對應外露該些第二電
性接觸墊230b,俾形成該封裝基板2。
接著,於該些第二電性接觸墊250b之外露表面上形成第二表面處理層26b,且該封裝基板2之厚度L減去該承載件27(該黏著層270極薄,可忽略)之厚度d的所剩厚度h係小於60μm,例如:10μm、20μm、30μm、40μm、50μm。
一般欲製作厚度小於60μm之基板時,需重新配置新製程設備,因而增加製作成本。本發明之封裝基板2的所剩厚度h雖小於60μm,但藉由該承載件27之厚度d,以於製作該封裝基板2時,其整體厚度L可大於或等於60μm,故可使用原先封裝基板製程所用之設備,因而不會增加製作成本。
再者,本發明之封裝基板2於後續製程中,係於該第二絕緣保護層25b上承載晶片(圖略)並進行封裝製程,再移除該承載件27,以製成封裝結構。因此,藉由該封裝基板2之厚度L減去該承載件27之厚度d的所剩厚度h係小於60μm,以降低封裝結構之整體厚度,故相較於習知技術,本發明可依需求使該封裝基板2之厚度小於60μm,以滿足微小化之需求。
又,於封裝製程之前後,該封裝基板2具有該承載件27,以提升整體封裝基板2之強度,故相較於習知技術,本發明封裝基板2於運送時或封裝時不會破裂。
另外,藉由堆疊方式,例如:堆疊兩芯層20或堆疊兩基板本體2a,可同時製作兩批板量,以提升產能。
本發明復提供一種封裝基板2,係包括:一具有相對之第一表面20a與第二表面20b之芯層20、設於該芯層20之部分第一表面20a上之第一線路層23a、設於該芯層20之部分第二表面20b上之第二線路層23b、設於該芯層20中之複數導電通孔24、設於該芯層20之部分第一表面20a與第一線路層23a上之第一絕緣保護層25a、設於該芯層20之部分第二表面20b與第二線路層23b上之第二絕緣保護層25b、以及結合於該第一絕緣保護層25a上之承載件27。
所述之第一線路層23a係具有複數第一電性接觸墊230a,且所述之第二線路層23b係具有複數第二電性接觸墊230b,而所述之導電通孔24係電性連接該第一及第二線路層23a,23b。
所述之第一絕緣保護層25a係具有複數第一開孔250a,以對應外露該些第一電性接觸墊230a,且於該些第一開孔250a中之第一電性接觸墊230a上形成第一表面處理層26a。
所述之第二絕緣保護層25b係具有複數第二開孔250b,以對應外露該些第二電性接觸墊230b,且於該些第二開孔250b中之第二電性接觸墊230b上形成第二表面處理層26b。
所述之承載件27係藉由黏著層270結合於該些第一電性接觸墊230a與該第一絕緣保護層25a上。於本實施例中,該黏著層270的材質為強力膠或離型劑,且該承載件
27之材質係為耐高溫材。
另外,所述之封裝基板2之厚度L減去該承載件27之厚度d的所剩厚度h係小於60μm。
綜上所述,本發明之封裝基板及其製法,主要藉由在該封裝基板之第一絕緣保護層上結合承載件,以提升整體封裝基板之強度,有效防止於運送時或封裝時破裂之問題。
再者,於封裝後再移除該承載件,此時之封裝基板之厚度係小於60μm,故可降低封裝結構之整體厚度,以同時滿足產品微小化與可靠度之需求。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
1,2‧‧‧封裝基板
10,20‧‧‧芯層
10a,20a‧‧‧第一表面
10b,20b‧‧‧第二表面
100,200‧‧‧貫穿孔
11a,21a‧‧‧第一金屬層
11b,21b‧‧‧第二金屬層
12‧‧‧導電層
13a,23a‧‧‧第一線路層
13b,23b‧‧‧第二線路層
130a,230a‧‧‧第一電性接觸墊
130b,230b‧‧‧第二電性接觸墊
14,24‧‧‧導電通孔
15a,25a‧‧‧第一絕緣保護層
15b,25b‧‧‧第二絕緣保護層
150a,250a‧‧‧第一開孔
150b,250b‧‧‧第二開孔
16a,26a‧‧‧第一表面處理層
16b,26b‧‧‧第二表面處理層
2a‧‧‧基板本體
22‧‧‧黏著件
27‧‧‧承載件
270‧‧‧黏著層
28‧‧‧結合件
L,d,S‧‧‧厚度
h‧‧‧所剩厚度
第1A至1C圖係為習知雙層線路之封裝基板之製法的剖視示意圖;第2A至2I圖係為本發明封裝基板之製法的剖視示意圖;第2F’圖係為第2F圖之另一實施態樣;以及第3A至3C圖係為本發明封裝基板之製法之另一實施例的剖視示意圖。
2‧‧‧封裝基板
20‧‧‧芯層
20a‧‧‧第一表面
20b‧‧‧第二表面
23a‧‧‧第一線路層
23b‧‧‧第二線路層
230a‧‧‧第一電性接觸墊
230b‧‧‧第二電性接觸墊
24‧‧‧導電通孔
25a‧‧‧第一絕緣保護層
25b‧‧‧第二絕緣保護層
250a‧‧‧第一開孔
250b‧‧‧第二開孔
26a‧‧‧第一表面處理層
26b‧‧‧第二表面處理層
27‧‧‧承載件
270‧‧‧黏著層
L,d‧‧‧厚度
h‧‧‧所剩厚度
Claims (13)
- 一種封裝基板,係包括:芯層,具有相對之第一表面與第二表面;第一線路層,係設於該芯層之部分第一表面上,且具有第一電性接觸墊;第二線路層,係設於該芯層之部分第二表面上,且具有第二電性接觸墊;導電通孔,係設於該芯層中,以電性連接該第一及第二線路層;第一絕緣保護層,係設於該芯層之部分第一表面與第一線路層上,並接觸該芯層且外露該第一電性接觸墊;第一表面處理層,係形成於該第一電性接觸墊之外露表面上並接觸該第一絕緣保護層;第二絕緣保護層,係設於該芯層之部分第二表面與第二線路層上,並接觸該芯層且外露該第二電性接觸墊;第二表面處理層,係形成於該第二電性接觸墊之外露表面上並接觸該第二絕緣保護層;以及承載件,係藉由黏著層結合於該第一絕緣保護層上。
- 如申請專利範圍第1項所述之封裝基板,其中,該黏著層的材質為強力膠或離型劑。
- 如申請專利範圍第1項所述之封裝基板,其中,該承載 件之材質係為耐高溫材。
- 如申請專利範圍第1項所述之封裝基板,其中,該封裝基板之厚度減去該承載件之厚度係小於60μm。
- 一種封裝基板之製法,係包括:提供兩芯層,各該芯層具有相對之第一表面與第二表面,且各該芯層之第一與第二表面上分別具有第一金屬層與第二金屬層;形成至少一貫穿該第一金屬層及該芯層之貫穿孔,且令該第二金屬層外露出該貫穿孔;藉由黏著件結合各該第二金屬層,以連接該兩芯層;藉由該第一金屬層,於該芯層之第一表面上形成具有第一電性接觸墊之第一線路層,且於該貫穿孔中形成導電通孔以電性連接該第一線路層;於該芯層之第一表面與第一線路層上形成第一絕緣保護層,且外露該第一電性接觸墊,以於該第一電性接觸墊之外露表面上形成第一表面處理層;於該第一絕緣保護層上藉由黏著層結合一承載件;移除該黏著件,以分離出兩基板本體;將該兩基板本體之承載件藉由結合件相疊接,以露出該第二金屬層;將該第二金屬層形成具有第二電性接觸墊之第二線路層,且該第二線路層電性連接該導電通孔;於該芯層之第二表面與第二線路層上形成第二絕 緣保護層,且外露該第二電性接觸墊,以於該第二電性接觸墊之外露表面上形成第二表面處理層,俾形成兩封裝基板;以及移除該結合件,以分離該兩封裝基板。
- 如申請專利範圍第5項所述之封裝基板之製法,其中,該結合件係為黏著凸塊或膠層。
- 如申請專利範圍第5項所述之封裝基板之製法,其中,該黏著層的材質為強力膠或離型劑。
- 如申請專利範圍第5項所述之封裝基板之製法,其中,該承載件之材質係為耐高溫材。
- 如申請專利範圍第5項所述之封裝基板之製法,其中,該封裝基板之厚度減去該承載件之厚度係小於60μm。
- 一種封裝基板之製法,係包括:提供兩芯層,各該芯層具有相對之第一表面與第二表面,且各該芯層之第一與第二表面上分別具有第一金屬層與第二金屬層;形成至少一貫穿該第一金屬層及該芯層之貫穿孔,且令該第二金屬層外露出該貫穿孔;藉由黏著件結合各該第二金屬層,以連接該兩芯層;藉由該第一金屬層,於該芯層之第一表面上形成具有第一電性接觸墊之第一線路層,且於該貫穿孔中形成導電通孔以電性連接該第一線路層;於該芯層之第一表面與第一線路層上形成第一絕 緣保護層,且外露該第一電性接觸墊,以於該第一電性接觸墊之外露表面上形成第一表面處理層;於該第一絕緣保護層上藉由黏著層結合一承載件;移除該黏著件,以分離出兩基板本體;將該第二金屬層形成具有第二電性接觸墊之第二線路層,且該第二線路層電性連接該導電通孔;以及於該芯層之第二表面與第二線路層上形成第二絕緣保護層,且外露該第二電性接觸墊,以於該第二電性接觸墊之外露表面上形成第二表面處理層。
- 如申請專利範圍第10項所述之封裝基板之製法,其中,該黏著層的材質為強力膠或離型劑。
- 如申請專利範圍第10項所述之封裝基板之製法,其中,該承載件之材質係為耐高溫材。
- 如申請專利範圍第10項所述之封裝基板之製法,其中,該封裝基板之厚度減去該承載件之厚度係小於60μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100135642A TWI520276B (zh) | 2011-09-30 | 2011-09-30 | 封裝基板及其製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100135642A TWI520276B (zh) | 2011-09-30 | 2011-09-30 | 封裝基板及其製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201314844A TW201314844A (zh) | 2013-04-01 |
TWI520276B true TWI520276B (zh) | 2016-02-01 |
Family
ID=48802624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100135642A TWI520276B (zh) | 2011-09-30 | 2011-09-30 | 封裝基板及其製法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI520276B (zh) |
-
2011
- 2011-09-30 TW TW100135642A patent/TWI520276B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201314844A (zh) | 2013-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI555166B (zh) | 層疊式封裝件及其製法 | |
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
TWI493671B (zh) | 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法 | |
TW201332071A (zh) | 承載板、半導體封裝件及其製法 | |
TWI485815B (zh) | 半導體封裝件及其製法 | |
TWI491017B (zh) | 半導體封裝件及其製法 | |
TWI567888B (zh) | 封裝結構及其製法 | |
US9485863B2 (en) | Carrier and method for fabricating coreless packaging substrate | |
TWI510155B (zh) | 半導體封裝結構及其製造方法 | |
TWI591739B (zh) | 封裝堆疊結構之製法 | |
TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
TWI520276B (zh) | 封裝基板及其製法 | |
TWI442482B (zh) | 封裝基板之製法 | |
TWI425887B (zh) | 具有支撐體的封裝基板及其製法 | |
US9084341B2 (en) | Fabrication method of packaging substrate | |
TWI418006B (zh) | 單層線路之封裝基板及其製法暨封裝結構 | |
TWI632624B (zh) | 封裝基板結構及其製法 | |
TWI446515B (zh) | 無核心及嵌埋堆疊晶片之封裝結構及其製法 | |
TWI541952B (zh) | 半導體封裝件及其製法 | |
TWI827335B (zh) | 電子封裝件及其製法 | |
TW201251527A (en) | Package structure having embedded electronic components and method of making same | |
TWI558286B (zh) | 封裝結構及其製法 | |
JP6000297B2 (ja) | パッケージ基板 | |
JP5536748B2 (ja) | パッケージ基板の製造方法 | |
KR101378311B1 (ko) | 패키징 기판 및 그 제조 방법 |